CN115097227A - 一种测试设备及电源噪声测试方法 - Google Patents
一种测试设备及电源噪声测试方法 Download PDFInfo
- Publication number
- CN115097227A CN115097227A CN202210667131.XA CN202210667131A CN115097227A CN 115097227 A CN115097227 A CN 115097227A CN 202210667131 A CN202210667131 A CN 202210667131A CN 115097227 A CN115097227 A CN 115097227A
- Authority
- CN
- China
- Prior art keywords
- power supply
- noise
- signal
- signal transmission
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开涉及集成电路技术领域,公开一种测试设备及电源噪声测试方法。该测试设备用于测量内存芯片的电源噪声,所述测试设备包括:噪音生成模块,所述噪音生成模块的负载电流随预设的电流曲线进行变化;信号传输模块,连接于所述噪音生成模块和主板之间,所述信号传输模块具有与内存封装结构相匹配的电气参数。本公开提供的测试设备不依赖于内存的生产,在内存芯片的设计阶段即可根据内存芯片的设计参数对内存芯片的电源噪声进行提前测量,通过该测试设备可以模拟内存芯片在实际运行时所产生的电源噪声来判断内存芯片是否会存在风险,该测量结果可以用于指导内存芯片的制造,从而可以提高内存芯片的良品率。
Description
技术领域
本公开涉及集成电路领域,具体而言,涉及一种测试设备及电源噪声测试方法。
背景技术
SODIMM(Small Outline Dual In-line Memory Module),小型双列直插式内存模块,应用在个人笔记本电脑等一些对尺寸要求较高的场合。
SDRAM芯片在运行过程中,会有动态电流的变化,从而在芯片上产生电源噪声。SDRAM芯片会被封装到Package里,导致SDRAM芯片上的电源噪声很难被量测到,并且无法在内存产品下线前进行内存芯片的电源噪声测试。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足,提供一种测试设备及电源噪声测试方法。
根据本公开的示例性实施例,提供一种测试设备,用于获取内存芯片的电源噪声,所述测试设备包括:噪音生成模块,所述噪音生成模块的负载电流随预设的电流曲线进行变化;信号传输模块,连接于所述噪音生成模块和主板之间,所述信号传输模块具有与内存封装结构相匹配的电气参数;电压获取模块,连接于所述信号传输模块与所述噪音生成模块的连接处,所述电压获取模块用于在所述噪音生成模块的负载电流变化时获取所述连接处的电压信号,所述电压信号用于确定所述内存芯片的电源噪声。在一些实施例中,所述预设的电流曲线根据内存芯片中CPM模型的电流-时间曲线进行确定。
在一些实施例中,所述信号传输模块的等效电阻、等效电感和等效电容分别与所述内存封装结构的等效电阻、等效电感和等效电容对应相同。
在一些实施例中,所述噪音生成模块包括:电源;多个负载支路,所述负载支路连接于所述电源的两端,且各所述负载支路并联设置。
在一些实施例中,至少部分所述负载支路的负载电流相同和/或至少部分所述负载支路的负载电流不同。
在一些实施例中,所述负载支路包括:负载电阻,第一端连接所述电源的一端;开关单元,第一端连接所述负载电阻的第二端,第二端连接所述电源的另一端。
在一些实施例中,所述开关单元为晶体管;所述晶体管的控制端接收开关控制信号,所述晶体管的第一端连接同一负载支路中负载电阻的第二端,所述晶体管的第二端连接所述电源的另一端。
在一些实施例中,所述测试设备还包括:控制模块,所述控制模块被配置为基于预设时序输出所述开关控制信号。
在一些实施例中,各所述负载支路中的晶体管类型相同。
在一些实施例中,所述内存封装结构具有多个封装管脚,所述内存通过所述封装管脚连接主板;所述信号传输模块包括多个第一管脚,所述信号传输模块通过所述多个第一管脚连接于主板,且所述第一管脚的管脚数量与所述封装管脚的管脚数量相同。
在一些实施例中,所述第一管脚的管脚结构与所述封装管脚的管脚结构相同。
在一些实施例中,所述信号传输模块包括:多个电源网络,所述电源网络包括等效电阻、等效电感和等效电容,所述等效电阻的第一端连接所述电源网络的信号输入端,所述等效电阻的第二端连接所述等效电感的第一端,所述等效电感的第二端与所述等效电容的第一极连接后连接所述电源网络的信号输出端,所述等效电容的第二极接地;所述电压获取模块具有多个电压接口,所述多个电压接口一一对应地连接于所述多个电源网络的信号输出端。
在一些实施例中,所述信号传输模块还包括:多个去耦单元,与所述电源网络一一对应设置,所述去耦单元的第一极连接对应电源网络的信号输出端,所述去耦单元的第二极接地。
在一些实施例中,所述噪音生成模块与所述信号传输模块设置于同一电路板。
在一些实施例中,所述噪音生成模块的负载电流的动态范围大于等于所述预设的电流曲线的电流波动范围。
根据本公开的示例性实施例,还提供一种电源噪声测试方法,应用于本公开任意实施例所述的测试设备,所述测试方法包括:控制主板向所述信号传输模块进行供电;启动所述噪音生成模块,以使得所述噪音生成模块的负载电流随预设的电流曲线进行变化;启动所述电压获取模块,以通过所述电压获取模块获取所述信号传输模块与所述噪音生成模块的连接处的电压信号;基于所述电压信号对所述内存芯片的电源噪声进行分析。
根据本公开的示例性实施例,还提供一种电源噪声测试方法,应用于本公开实施例所述的测试设备,所述测试方法包括:控制主板向所述信号传输模块进行供电,以使得所述信号传输模块的各电源网络的信号输入端获取到对应的电压信号;启动所述噪音生成模块,以使得所述噪音生成模块的负载电流随预设的电流曲线进行变化;启动所述电压获取模块,以通过所述电压获取模块的各电压接口获取所述信号传输模块的各信号输出端的电压信号;基于所述电压接口获取到的电压信号对对应所述电源网络的电源噪声进行分析。
本公开提供的测试设备,信号传输模块具有与内存封装结构相匹配的电气参数,从而信号传输模块能够真实表征实际运行中内存封装结构对内存芯片的电源噪声的影响。噪音生成模块的负载电流随预设的电流曲线进行变化,而模拟出在实际运行过程中内存芯片的负载电流的变化情况,电压获取模块可以获取到噪音生成模块与信号传输模块的连接位置的电压信号,该电压信号反映了实际运行中内存芯片的电源噪声。本公开提供的测试设备不依赖于内存的生产,在内存芯片的设计阶段即可根据内存芯片的设计参数对内存芯片的电源噪声进行提前测量,通过该测试设备可以模拟内存芯片在实际运行时所产生的电源噪声来判断内存芯片是否会存在风险,该测量结果可以用于指导内存芯片的制造,从而可以提高内存芯片的良品率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为根据本公开一种实施方式的测试设备的结构框图;
图2为根据本公开一种实施方式的测试设备的结构示意图;
图3为根据本公开一种实施方式的内存芯片的电流-时间曲线图;
图4为根据本公开一种实施方式的噪音生成模块的结构示意图;
图5为根据本公开一种实施方式的信号传输模块中一个电源网络的等效电路图;
图6为根据本公开一种实施方式的电源噪声测试方法的流程图;
图7为根据本公开一种实施方式的电源噪声测试方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本公开将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
SDRAM芯片在运行过程中,会有动态电流的变化,从而在芯片上产生电源噪声,SDRAM芯片被封装到Package里,导致SDRAM芯片上的电源噪声很难被量测到。
在主板上进行测量,得到的电源噪声与芯片上的电源噪声往往有很大的差异。为了提高测量精度,相关技术中,主要采用如下两种方法测量芯片上的电源噪声:
1、将内存芯片开盖,用精密探针来量测芯片上的电源噪声,该测量方法虽然能够保证测量精度,但是需要投入的成本很高,难以大规模使用。
2、设计一个特殊的package结构,将芯片上的电源pad引到一个不用的(NC)管脚,也可以测量到片内的电源噪声。该方法由于不符合芯片的datasheet的实际定义,若是用户将该NC管脚接到其他信号上如GND信号上,则会发生电源和地的短路,烧毁芯片。
此外,上述两种测量方法均无法预先根据仿真的结果来进行实物测量,均需要等芯片设计生产出来后才能进行电源噪声的测量,一旦芯片的电源噪声超标,便会造成极大地浪费。
针对上述问题,本公开提供一种测试设备,将该测试设备连接于主板上,可以测量出内存芯片的电源噪声。图1为根据本公开一种实施方式的测试设备的结构框图,图中Vin1、Vin2、Vin3表示信号传输模块20的各电源网络的信号输入端,Vout1、Vout2、Vout3表示信号传输模块20的各电源网络的信号输出端,通过在信号传输模块20各电源网络的信号输出端可量测到噪音生成模块10对各电源网络的电源噪声信号,该电源噪声信号表征了内存芯片电流变化时所产生的电源噪声。图2为根据本公开一种实施方式的测试设备的结构示意图,图2所示的VDD、VPP仅为示例性说明,不应理解为对本***号传输模块的电源网络数量的限制。如图1、图2所示,该测试设备可以包括噪音生成模块10、信号传输模块20和电压获取模块30,噪音生成模块10的负载电流随预设的电流曲线进行变化;信号传输模块20连接于噪音生成模块10和主板1之间,信号传输模块20具有与内存封装结构相匹配的电气参数。电压获取模块30连接于信号传输模块20与噪音生成模块10的连接处,电压获取模块30用于在噪音生成模块10的负载电流变化时获取连接处的电压信号,该电压信号用于确定内存芯片的电源噪声。
本公开提供的测试设备,信号传输模块20具有与内存封装结构相匹配的电气参数,从而信号传输模块20能够真实表征实际运行中内存封装结构对内存芯片的电源噪声的影响。噪音生成模块10的负载电流随预设的电流曲线进行变化,而模拟出在实际运行过程中内存芯片的负载电流的变化情况,电压获取模块30可以获取到噪音生成模块10与信号传输模块20的连接位置的电压信号,该电压信号反映了实际运行中内存芯片的电源噪声。本公开提供的测试设备不依赖于内存的生产,在内存芯片的设计阶段即可根据内存芯片的设计参数对内存芯片的电源噪声进行提前测量,通过该测试设备可以模拟内存芯片在实际运行时所产生的电源噪声来判断内存芯片是否会存在风险,该测量结果可以用于指导内存芯片的制造,从而可以提高内存芯片的良品率。
在示例性实施例中,噪音生成模块10是要模拟内存芯片在实际运行中进行电流切换时所产生的噪音。预设的电流曲线可以根据内存芯片的设计参数进行确定,例如,预设的电流曲线可根据内存芯片中CPM(Chip Power Model)模型的电流-时间曲线进行确定,从而使得噪音生成模块10的负载电流随内存芯片的电流曲线进行变化,由此而模拟出内存芯片在实际运行中因为负载电流变化而产生的电源噪声信号。可按照一定的采样间隔对该预设的电流曲线进行采样,以得到多个离散点,每一离散点均对应一电流值,通过获取全部采样时刻的电流值而确定出内存芯片的负载电流的变化情况。应该理解的是,对预设的电流曲线进行采样的采样率越高,则对于内存芯片的负载电流的仿真结果越准确。
示例性的,图3为根据本公开一种实施方式的内存芯片的电流-时间曲线图,图中,横坐标表示时间,纵坐标表示电流,如图3所示,通过控制噪音生成模块10的负载电流在每一采样时刻具有图3所示的电流值,从而使得噪音生成模块10具有随电流曲线变化的负载电流,即噪音生成模块10的动态电流与内存芯片在实际运行中的动态电流的变化情况相同,使得噪音生成模块10所产生的噪声能够如实反映内存芯片实际运行中产生的电源噪声信号。
可以理解的是,控制噪音生成模块10的负载电流随预设的电流曲线进行变化,可以是控制噪音生成模块10具有预设的电流曲线中每个采样时刻的负载电流值。例如,在图3中,在采样时刻1~4,电流为0,则可控制噪声生成模块10断开全部负载,而使得噪音生成模块10的负载电流为0;在采样时刻5电流变为10mA,则可调整噪音生成模块10的负载,以使得噪音生成模块10的负载电流为10mA,以此类推,通过调节噪音生成模块10的负载而控制噪音生成模块10的负载电流随该电流曲线进行变化,模拟出内存芯片在实际运行中的电流波动情况。
应该理解的是,本公开所述的信号传输模块20的电气参数与内存封装结构的电气参数相匹配,可以理解为,信号传输模块20的电气参数与内存封装结构的电气参数相同或接近相同。信号传输模块20的电气参数与内存封装结构的电气参数接近相同例如可以为,信号传输模块20的电气参数与内存封装结构的电气参数的比值在设定的容差范围内,或者信号传输模块20的电气参数与内存封装结构的电气参数的差值在设定的容差范围内等。
通常,内存芯片被封装在封装结构内,封装结构的电气参数可通过封装结构的等效电阻、等效电容和等效电感进行表征,因此,本公开提供的测试设备中信号传输模块20的等效电阻ESR、等效电容ESC和等效电感ESL与内存封装结构的等效电阻、等效电容和等效电感分别对应相同。当然,在其他实施例中,封装结构的电气参数还可以通过其他的电学特征进行表征,当通过其他的电学特征进行表征时,同样需要满足信号传输模块20的电气参数与封装结构的电气参数相匹配。
预设的电流曲线可以是内存芯片的设计参数,该预设的电流曲线反映了内存芯片在实际运行中的电流变化情况,因此,噪音生成模块10的负载电流随预设的电流曲线的进行变化,相当于是噪音生成模块10的负载电流反映了内存芯片在实际运行中的电流变化情况,因此,噪音生成模块10进行负载电流变化时对信号传输模块20的电源网络造成的电压干扰信号反映了内存芯片在实际运行时动态电流变化情况下所产生的电源噪声。
可以理解的是,本公开提供的测试设备中的噪音生成模块10和信号传输模块20可以设置于同一电路板上。
信号传输模块20连接于噪音生成模块10与主板1之间,其可以理解为,信号传输模块20连接在主板1上,噪音生成模块10连接在信号传输模块20上。示例性的,信号传输模块20具有多个电压输入端和多个电压输出端,电压输入端连接主板1的对应供电信号端以获取主板1提供的供电信号,电压输出端连接噪音信号生成模块,从而可以将噪音生成模块10产生的干扰电压信号叠加到信号传输模块20的电压输出端。电压获取模块30连接于信号传输模块20与噪音生成模块10的连接处,即相当于是电压获取模块30连接在信号传输模块20的电压输出端,显然,电压获取模块30获取到的电压信号叠加了噪音生成模块10产生的干扰电压信号,由此,通过检测电压获取模块30的电压信号可以分析出内存芯片实际运行时的电源噪声信号。本公开确定内存芯片的电源噪声可以是定性地分析内存芯片的电源噪声信号,也可以是定量地确定内存芯片的电源信号大小。
下面结合附图对测试设备中的噪音生成模块10和信号传输模块20的结构作进一步介绍。
图4为根据本公开一种实施方式的噪音生成模块的结构示意图,如图4所示,在示例性实施例中,噪音生成模块10可以包括多个负载支路101,多个负载支路101可以并联设置,负载支路101被可控地导通或断开,从而通过改变被导通的负载支路的数量可以调整噪音生成模块10的负载电流。例如,每个负载支路101可以包括负载电阻R和开关单元102,负载电阻R的第一端连接电源的一端,负载电阻R的第二端连接开关单元102的第一端,开关单元102的第二端连接电源的另一端。由此,通过对各负载支路101中开关单元102进行通断控制可以控制该负载支路101连接电源或是断开与电源的连接。
在一些实施例中,各负载支路101在连接电源时所具有的负载电流可以互不相同。例如,噪音生成模块10可以包括10个负载支路101,每个负载支路101开启时的电流消耗分别为10mA、20mA、30mA、40mA…100mA,则通过该10个负载支路101可以实现0-550mA的电流范围,最小分辨率为10mA。在另一些实施例中,噪音生成模块10中负载支路101的负载电流也可以部分相同。例如,噪音生成模块10可以包括10个负载支路101,其中的两个负载支路101开启时的电流消耗均为10mA,其他的负载支路101开启时的电流消耗分别为30mA、40mA…100mA,当某一时刻需要噪音生成模块10的负载电流为20mA时,可通过同时导通两个导通时负载电流均为10mA的负载支路101而使得噪音生成模块10在该时刻的负载电流为20mA。
应该理解的是,本公开所述的某一负载支路101所具有的负载电流可以理解为在该负载支路101连接电源时,流过该负载支路101的电流。可以通过调节负载支路101中负载电阻R的阻值,以使得该负载支路101具有设定的负载电流值。
此外,应该理解的是,需要按照一定的时序输出开关控制信号,以根据预设电流曲线导通相应的负载支路101,使得噪音生成模块10在对应时刻的负载电流与预设的电流曲线相匹配。
如图4所示,在示例性实施例中,测试设备还可以包括控制模块40,控制模块40与噪音生成模块10中各负载支路中的开关单元连接,该控制模块40可用于按照预设时序输出开关控制信号,以对噪音生成模块10中各负载支路101中的开关单元102进行通断控制,实时调整连接于电源的负载支路101,使得噪音生成模块10的负载电流随预设的电流曲线进行波动。
控制模块40可以是单片机、ARM等通用处理器,也可以是FPGA等其他具有数据运算和数据处理能力的器件。控制模块40可以与噪音生成模块10和信号传输模块20设置于同一电路板上,例如控制模块40可以为设置于电路板上的嵌入式ARM处理器,由该ARM处理器的IO口输出的高低电平信号作为开关控制信号来控制开关单元102导通或关断。当然,在其他实施例中,也可以在电路板上预留控制信号接口,由电路板外的处理器来生成开关控制信号,这些都属于本公开的保护范围。
在示例性实施例中,开关单元102可以通过晶体管来实现。例如,开关单元102例如可以为P型晶体管或N型晶体管。晶体管的控制端用于接收开关控制信号,晶体管的第一端连接同一负载支路101中负载电阻R的第二端,晶体管的第二端连接电源的另一端。因为各负载支路101并联,根据并联电路的分流公式,各负载支路101的电流可通过如下公式计算得到:
I=V0/(Ron+Resistot) (1)
式中:I为流过负载支路101的电流,V0为噪音生成模块10中为负载支路101供电的电源电压,Ron为晶体管的开态电阻,Resistant为负载支路101中的负载电阻R阻值。
可以知道的是,晶体管的开态电阻为确定值,因此可根据所确定的各负载支路101需要流过的电流值来设定该负载支路101的电阻阻值,以使得该负载支路101中的晶体管被导通时,该负载支路101的支路电流为预先确定的设定值。
在示例性实施例中,各负载支路101中的晶体管类型可以相同,即各负载支路101中的晶体管为同一种晶体管。例如,各负载支路101中的晶体管可以均为N型MOS管。当控制模块40向某一晶体管输出的开关控制信号为高电平时,则该晶体管被导通,该晶体管所在负载支路101导通并具有对应的负载电流。当然,在其他实施例中,各负载支路101中的晶体管类型也可以不同,或者部分相同等,这些都属于本公开的保护范围。
在示例性实施例中,负载支路101中的开关单元102可通过集成器件来实现。例如,可以通过一个或多个高速CMOS集成开关来构成各负载支路101的开关单元102。高速CMOS开关具有多个信号选择端,一个信号选择端用于接收一路开关控制信号,一路开关控制信号控制一路负载支路101,从而一个集成CMOS开关可以控制多个负载支路101,由此可以简化噪音生成模块10的结构并提高噪音生成模块10的运行可靠性。
在示例性实施例中,噪音生成模块10中的负载电流的动态范围要大于或等于预设的电流曲线中的电流波动范围。例如,预设的电流曲线中电流的最大值为170mA,最小值为0,即预设的电流曲线中电流的波动范围即为0~170mA,则本公开提供的噪音生成模块10所能提供的最大负载电流要大于等于170mA,以使得噪音生成模块10的负载电流的动态范围能够覆盖预设的电流曲线的电流波动范围。
如上所述,内存包括芯片和封装结构,芯片设置于封装结构内,因为封装结构的存在,而不能直接测量内存芯片的电源噪声。本公开通过设置信号传输模块20,并将信号传输模块20的电气参数设置为与内存封装结构的电气参数相匹配,不会引入其他的干扰信号,从而基于本公开测试设备得到的噪声检测结果能够真实表征实际运行时内存芯片的电源噪声。
通常,内存芯片需要多路供电信号,各供电信号的电压值不同以满足内存芯片不同操作的电压需求。例如,多路供电信号可以包括VDD电压、VPP电压和VTT电压,VDD电压可以为1.2V,VDD电压可用于为内存的I/O操作和内存芯片提供电压;VPP电压可以为2.5V,VPP电压可用于为内存提供激活电压;VTT电压可以为0.6V,VTT电压可用于为内存的寻址操作、命令操作和控制总线提供电压。各路供电信号构成各自对应的电源网络,本公开提供的测试设备可以对各路供电信号形成的电源网络分别进行电源噪声测试。
示例性的,图5为根据本公开一种实施方式的信号传输模块中一个电源网络的等效电路图,图5仅以VDD电源网络为例进行示例性说明,如图5所示,对于每一电源网络,可将该电源网络的电气参数用等效电阻ESR、等效电感ESL和等效电容ESC的等效电路来体现,其中,等效电阻ESR的第一端连接电源网络的信号输入端,等效电阻ESR的第二端连接等效电感ESL的第一端,等效电感ESL的第二端与等效电容ESC的第一极连接后连接电源网络的信号输出端,等效电容ESC的第二极接地。电源网络的信号输出端与噪音生成模块10通过管脚进行连接,信号输出端即为该电源网络的电源噪声的测试引脚,即通过将测试设备的探针连接该信号输出端可检测出内存芯片在该电源网络的电源噪声。
应该理解的是,本公开提供的信号传输模块20中所具有的电源网络的数量与内存实际所具有的电源网络数量一一对应,并且信号传输模块20中每个电源网络的电气参数与内存的电源网络的电气参数相匹配,即根据内存的各电源网络的电气参数来具体确定本***号传输模块20中各电源网络的电气参数。
此外,如图5所示,本***号传输模块20还可以包括多个去耦单元203,去耦单元203可用于仿真内存芯片内的去耦电容,以降低噪音生成模块10耦合到电源网络的噪声。去耦单元203与电源网络一一对应,每一电源网络中,去耦单元203的第一极连接对应电源网络的信号输出端,去耦单元203的第二极接地。去耦单元203例如可以为等效去耦电容C,等效去耦电容C的容值需要与内存芯片所具有的片内去耦电容的容值对应匹配。例如,对于VDD电源网络而言,与其连接的去耦单元203的等效电容值与内存芯片中VDD电源网络对应的去耦电容的电容值相同。本公开通过设置与内存芯片中片内去耦电容对应匹配的多个去耦单元203,可使得信号传输模块20能够具有实际内存芯片与内存封装结构的去耦效果,使得通过本公开测试设备检测到的电源噪声能够真实表征内存芯片在电流切换时实际产生的电源噪声。
信号传输模块20可设置于电路板上,电路板例如可以为PCB电路板。在一些实施例中,可以通过调整电路板上电源网络的走线宽度、电路板的叠层结构等来调整信号传输模块20中各电源网络的电气参数,使得信号传输模块20中电源网络的等效电阻ESR、等效电容ESC和等效电感ESL与内存封装结构中同一电源网络的等效电阻、等效电容和等效电感分别对应相同。例如,通过增大走线宽度可以降低等效电阻ESR的阻值,通过减小电源与地层之间的间隔厚度可以增大等效电容ESC的电容值C,通过缩短走线长度可以减小等效电感ESL的电感值。在另外一些实施例中,还可以在电路板上设置对应的等效电阻ESR、等效电容ESC和等效电感ESL,并通过调整等效电阻ESR、等效电容ESC和等效电感ESL的具体数值以使得信号传输模块20的等效电阻ESR、等效电感ESL和等效电容ESC与内存封装结构的等效电阻ESR、等效电感ESL和等效电容ESC对应相同。例如,在通过调整电路板的走线宽度、电路板的叠层结构无法使得信号传输模块20的电气参数与内存封装结构的电气参数完全匹配时,可通过在信号传输模块20的电路板上设置相应的等效电阻ESR和/或等效电容ESC和/或等效电感ESL,以使得信号传输模块20的电气参数与封装结构的电气参数对应匹配。
可以知道的是,内存封装结构具有多个封装管脚,内存通过这些封装管脚连接于主板1。在示例性实施例中,如图5所示,信号传输模块20可以包括多个第一管脚301,多个第一管脚301可以沿行列方向阵列分布,信号传输模块20通过这些第一管脚301与主板1连接,并且第一管脚301的管脚数量与内存所具有的封装管脚的管脚数量相同,从而保证信号传输模块20与主板1的电气连接特征与内存封装结构与主板1的电气连接特征相同或接近相同,提高本公开测试设备的测试结果的可靠性。
在示例性实施例中,信号传输模块20连接主板1的第一管脚301的管脚类型可以与内存的封装管脚的管脚类型相同。例如,内存的封装管脚为BGA管脚结构,则本公开中信号传输模块20连接主板1的第一管脚301也为BGA管脚结构。当然,在其他实施例中,内存的封装管脚还可以为其他结构,相应地,信号传输模块20具有与内存封装管脚相匹配的管脚结构,以使得信号传输模块20能够连接于主板1。
此外,信号传输模块20还可以包括多个第二管脚302,信号传输模块20通过第二管脚302与噪音生成模块10相连接。并且,第二管脚302的管脚类型可以与信号传输模块20的第一管脚301的管脚类型相同或不同,只要能够保证信号传输模块20与噪音生成模块10进行电气连接即可。
如图1、图2所示,在示例性实施例中,电压获取模块30例如可以为示波器等电压量取设备。电压获取模块30可以包括多个电压接口,电压接口连接于信号传输模块20的电源网络的信号输出端,即一个电源网络的信号输出端连接一个电压接口,从而电压获取模块30通过多个电压接口可以获取到各电源网络的电压信号。显然,在噪音生成模块10的负载电流随预设电流曲线变化时,电压获取模块30的各电压接口获取到的电压信号叠加了噪音生成模块10所产生的噪声信号,因此根据电压获取模块30获取到的电压信号可以分析内存芯片实际运行时的电源噪声信号大小。示例性的,可以根据电压信号的波动情况来分析电源噪声信号,例如,当电压信号波动较小即电压信号比较稳定,说明噪音生成模块10在进行负载电流变化时产生的干扰信号较小,其反映了内存芯片实际运行时所产生的电源噪声信号较小;当电压信号变化比较大,说明噪音生成模块10在进行负载电流变化时产生的干扰信号较大,其反映了内存芯片在实际运行时所产生的电源噪声信号较大,说明芯片具有较大风险。应该理解的是,电压获取模块30的任意电压接口获取到的电压信号变化较大时,均说明该内存芯片具有较大风险,只有全部电压接口获取到的电压信号均变化较小时,才表明该内存芯片的电源噪声信号较小。应该理解的是,在其他实施例中,还可以通过其他方式根据电压获取模块30得到的电压信号来确定内存芯片的电源噪声信号。
本公开还提供一种电源噪声测试方法,该电源噪声测试方法可以应用于本公开任意实施例所述的电源噪声测试设备,图6为根据本公开一种实施方式的电源噪声测试方法的流程图,图7为根据本公开一种实施方式的电源噪声测试方法的流程图,图7所示方法是具体到信号传输模块的电源网络的结构所进行的测试方法,如图6、图7所示,该测试方法可以包括如下步骤:
S110、控制主板向信号传输模块进行供电;
S120、启动噪音生成模块,以使得噪音生成模块的负载电流随预设的电流曲线进行变化;
S130、启动电压获取模块,以通过电压获取模块获取信号传输模块与噪音生成模块的连接处的电压信号;
S140、基于该电压信号对内存芯片的电源噪声进行分析。
其中,在步骤S110中,在将本公开提供的测试设备连接于主板后,主板在通电后可向测试设备中的信号传输模块输出对应的供电信号。
在步骤S120中,启动噪音生成模块,噪音生成模块的负载电流能够随预设的电流曲线进行变化,而预设电流曲线根据内存芯片的设计参数所确定,从而通过噪音生成模块可以仿真出内存芯片实际运行时所具有的动态电流变化情况。
如上文所述,信号传输模块可以具有多个电源网络,主板可以向信号传输模块的各电源网络的信号输入端提供对应的供电信号,信号传输模块的电源网络的信号输出端分别与噪音生成模块连接,因此,噪音生成模块所产生的干扰电压信号会叠加到信号传输模块的各电源网络的信号输出端。
然后在步骤S130中,信号获取模块在启动后,可以获取到信号传输模块的各电源网络的信号输出端的电压信号,显然,该电压信号叠加了噪音生成模块的干扰信号。然后在步骤S140中,通过对电压获取模块获取的电压信号进行分析,可以分析出噪音生成模块所产生的干扰信号,亦即内存芯片在实际运行时产生的电源噪声信号。示例性的,可以分析获取到的电压信号是否平稳变化来确定内存芯片的电源噪声信号,例如,若是获取到的电压信号比较稳定,说明噪音生成模块在进行负载电流变化时产生的干扰信号较小,其反映了内存芯片实际运行时所产生的电源噪声信号较小;若是获取到的电压信号波动较大,说明噪音生成模块在进行负载电流变化时产生的干扰信号较大,其反映了内存芯片在实际运行时所产生的电源噪声信号较大,说明芯片具有较大风险。应该理解的是,在其他实施例中,还可以通过信号提取等方法提取出电压信号中所叠加的干扰信号,判断干扰信号是否在允许的噪音范围内。这些都属于本公开的保护范围。
需要注意的是,本公开测试方法是基于已经调好的测试设备所进行的测试方法,即在运行本公开所述的测试方法之前,测试设备已经调节好相关参数,即噪音生成模块的负载电流能够随预设电流曲线进行变化,信号传输模块的电气参数已经匹配于内存封装结构的电气参数。测试设备的参数调试工作可以在运行本公开测试方法之前进行,有关参数调试过程,可参见上述设备实施例的介绍,此处不再详述。
应该理解的是,上述步骤并不具有时间上的先后关系,各步骤可以是同时运行,上述的序号仅为表述方便,不应理解为是对测试方法的时序的限制。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
Claims (15)
1.一种测试设备,其特征在于,用于获取内存芯片的电源噪声,所述测试设备包括:
噪音生成模块,所述噪音生成模块的负载电流随预设的电流曲线进行变化;
信号传输模块,连接于所述噪音生成模块和主板之间,所述信号传输模块具有与内存封装结构相匹配的电气参数;
电压获取模块,连接于所述信号传输模块与所述噪音生成模块的连接处,所述电压获取模块用于在所述噪音生成模块的负载电流变化时获取所述连接处的电压信号,所述电压信号用于确定所述内存芯片的电源噪声。
2.根据权利要求1所述的测试设备,其特征在于,所述预设的电流曲线根据内存芯片中CPM模型的电流-时间曲线进行确定。
3.根据权利要求1所述的测试设备,其特征在于,所述信号传输模块的等效电阻、等效电感和等效电容分别与所述内存封装结构的等效电阻、等效电感和等效电容对应相同。
4.根据权利要求1所述的测试设备,其特征在于,所述噪音生成模块包括:
电源;
多个负载支路,所述负载支路连接于所述电源的两端,且各所述负载支路并联设置。
5.根据权利要求4所述的测试设备,其特征在于,至少部分所述负载支路的负载电流相同和/或至少部分所述负载支路的负载电流不同。
6.根据权利要求4所述的测试设备,其特征在于,所述负载支路包括:
负载电阻,第一端连接所述电源的一端;
开关单元,第一端连接所述负载电阻的第二端,第二端连接所述电源的另一端。
7.根据权利要求6所述的测试设备,其特征在于,所述开关单元为晶体管;
所述晶体管的控制端接收开关控制信号,所述晶体管的第一端连接同一负载支路中负载电阻的第二端,所述晶体管的第二端连接所述电源的另一端。
8.根据权利要求7所述的测试设备,其特征在于,所述测试设备还包括:
控制模块,所述控制模块被配置为基于预设时序输出所述开关控制信号。
9.根据权利要求1所述的测试设备,其特征在于,所述内存封装结构具有多个封装管脚,所述内存通过所述封装管脚连接主板;
所述信号传输模块包括多个第一管脚,所述信号传输模块通过所述多个第一管脚连接于主板,且所述第一管脚的管脚数量与所述封装管脚的管脚数量相同。
10.根据权利要求9所述的测试设备,其特征在于,所述第一管脚的管脚结构与所述封装管脚的管脚结构相同。
11.根据权利要求1所述的测试设备,其特征在于,所述信号传输模块包括:
多个电源网络,所述电源网络包括等效电阻、等效电感和等效电容,所述等效电阻的第一端连接所述电源网络的信号输入端,所述等效电阻的第二端连接所述等效电感的第一端,所述等效电感的第二端与所述等效电容的第一极连接后连接所述电源网络的信号输出端,所述等效电容的第二极接地;
所述电压获取模块具有多个电压接口,所述多个电压接口一一对应地连接于所述多个电源网络的信号输出端。
12.根据权利要求11所述的测试设备,其特征在于,所述信号传输模块还包括:
多个去耦单元,与所述电源网络一一对应设置,所述去耦单元的第一极连接对应电源网络的信号输出端,所述去耦单元的第二极接地。
13.根据权利要求1所述的测试设备,其特征在于,所述噪音生成模块与所述信号传输模块设置于同一电路板;
所述噪音生成模块的负载电流的动态范围大于等于所述预设的电流曲线的电流波动范围。
14.一种电源噪声测试方法,其特征在于,应用于权利要求1-13任一项所述的测试设备,所述测试方法包括:
控制主板向所述信号传输模块进行供电;
启动所述噪音生成模块,以使得所述噪音生成模块的负载电流随预设的电流曲线进行变化;
启动所述电压获取模块,以通过所述电压获取模块获取所述信号传输模块与所述噪音生成模块的连接处的电压信号;
基于所述电压信号对所述内存芯片的电源噪声进行分析。
15.一种电源噪声测试方法,其特征在于,应用于权利要求11所述的测试设备,所述测试方法包括:
控制主板向所述信号传输模块进行供电,以使得所述信号传输模块的各电源网络的信号输入端获取到对应的电压信号;
启动所述噪音生成模块,以使得所述噪音生成模块的负载电流随预设的电流曲线进行变化;
启动所述电压获取模块,以通过所述电压获取模块的各电压接口获取所述信号传输模块的各信号输出端的电压信号;
基于所述电压接口获取到的电压信号对对应所述电源网络的电源噪声进行分析。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210667131.XA CN115097227A (zh) | 2022-06-13 | 2022-06-13 | 一种测试设备及电源噪声测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210667131.XA CN115097227A (zh) | 2022-06-13 | 2022-06-13 | 一种测试设备及电源噪声测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115097227A true CN115097227A (zh) | 2022-09-23 |
Family
ID=83291790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210667131.XA Pending CN115097227A (zh) | 2022-06-13 | 2022-06-13 | 一种测试设备及电源噪声测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115097227A (zh) |
-
2022
- 2022-06-13 CN CN202210667131.XA patent/CN115097227A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110763981B (zh) | 集成电路芯片的检测***和方法 | |
US6954079B2 (en) | Interface circuit coupling semiconductor test apparatus with tested semiconductor device | |
US8204733B2 (en) | Power testing apparatus for universal serial bus interface | |
US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
KR20070097095A (ko) | 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치 | |
KR20140112135A (ko) | 디바이스 인터페이스 보드의 반도체 소자 및 이를 이용한 테스트 시스템 | |
US20020133748A1 (en) | Circuit for measuring on-chip power supply integrity | |
CN103267940A (zh) | 多模块平行测试***及测试方法 | |
CN105823990B (zh) | 一种用于测试soc电源的模拟负载 | |
CN115097227A (zh) | 一种测试设备及电源噪声测试方法 | |
CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
Wallquist | Achieving I/sub DDQ/I/sub SSQ/production testing with QuiC | |
CN113009223B (zh) | 阻抗量测方法 | |
CN209895333U (zh) | 服务器硬盘背板电源测试装置 | |
CN114295962A (zh) | 一种电源芯片测试*** | |
US6987394B1 (en) | Full-wave rectifier for capacitance measurements | |
KR20100031473A (ko) | 측정 장치, 시험 시스템 및 측정 방법 | |
CN112415253A (zh) | 一种电路板工作电流的测试电路和*** | |
CN113900003A (zh) | 芯片引脚的断线检测装置及检测方法 | |
KR100231649B1 (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 | |
CN111693754A (zh) | 通信模组pin脚电压检测装置、设备及方法 | |
CN214503692U (zh) | 一种场效应管测试用适配器 | |
US20040160231A1 (en) | Capacitance measurement system | |
US9081056B2 (en) | Method for detecting working state of I/O pins of electronic components using charges from human body | |
CN212459794U (zh) | 一种具有通道测试功能的探针卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |