CN115084110A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN115084110A CN115084110A CN202110273788.3A CN202110273788A CN115084110A CN 115084110 A CN115084110 A CN 115084110A CN 202110273788 A CN202110273788 A CN 202110273788A CN 115084110 A CN115084110 A CN 115084110A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- layer
- terminals
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims description 228
- 239000000758 substrate Substances 0.000 claims abstract description 570
- 239000010410 layer Substances 0.000 claims description 788
- 230000008569 process Effects 0.000 claims description 204
- 239000012790 adhesive layer Substances 0.000 claims description 94
- 238000012546 transfer Methods 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 23
- 238000005516 engineering process Methods 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 12
- 239000013256 coordination polymer Substances 0.000 description 102
- 238000002161 passivation Methods 0.000 description 73
- 101100242304 Arabidopsis thaliana GCP1 gene Proteins 0.000 description 65
- 101100412054 Arabidopsis thaliana RD19B gene Proteins 0.000 description 65
- 101150118301 RDL1 gene Proteins 0.000 description 65
- 239000010409 thin film Substances 0.000 description 65
- 229910052751 metal Inorganic materials 0.000 description 45
- 239000002184 metal Substances 0.000 description 45
- 229910004438 SUB2 Inorganic materials 0.000 description 43
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 43
- 101150018444 sub2 gene Proteins 0.000 description 43
- 101100412055 Arabidopsis thaliana RD19C gene Proteins 0.000 description 36
- 101150054209 RDL2 gene Proteins 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 34
- 230000006870 function Effects 0.000 description 31
- 238000000059 patterning Methods 0.000 description 26
- 239000010408 film Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 24
- 101100407152 Arabidopsis thaliana PBL7 gene Proteins 0.000 description 22
- 101100249083 Human cytomegalovirus (strain Merlin) RL12 gene Proteins 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 238000010494 dissociation reaction Methods 0.000 description 18
- 230000005593 dissociations Effects 0.000 description 18
- 230000000149 penetrating effect Effects 0.000 description 18
- 101100355967 Arabidopsis thaliana RDL3 gene Proteins 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 238000001514 detection method Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 14
- 230000014509 gene expression Effects 0.000 description 13
- 101100195396 Human cytomegalovirus (strain Merlin) RL11 gene Proteins 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 101100141719 Human cytomegalovirus (strain Merlin) RL13 gene Proteins 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 10
- 238000001459 lithography Methods 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 101150094878 SNC1 gene Proteins 0.000 description 9
- 239000003292 glue Substances 0.000 description 9
- 101150023658 SUB4 gene Proteins 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 102100026533 Cytochrome P450 1A2 Human genes 0.000 description 7
- 101000855342 Homo sapiens Cytochrome P450 1A2 Proteins 0.000 description 7
- 239000002033 PVDF binder Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000000609 electron-beam lithography Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 101000690100 Homo sapiens U1 small nuclear ribonucleoprotein 70 kDa Proteins 0.000 description 6
- 101100001773 Oryza sativa subsp. japonica AOC gene Proteins 0.000 description 6
- 101100029173 Phaeosphaeria nodorum (strain SN15 / ATCC MYA-4574 / FGSC 10173) SNP2 gene Proteins 0.000 description 6
- 101100236128 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LSM2 gene Proteins 0.000 description 6
- 101100094821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SMX2 gene Proteins 0.000 description 6
- 102100024121 U1 small nuclear ribonucleoprotein 70 kDa Human genes 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 101000957815 Culex pipiens Alpha-glucosidase Proteins 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 101100355968 Arabidopsis thaliana RDL4 gene Proteins 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 3
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 3
- 229910004444 SUB1 Inorganic materials 0.000 description 3
- 101150067183 SUB9 gene Proteins 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000004606 Fillers/Extenders Substances 0.000 description 2
- 101150061527 SUB7 gene Proteins 0.000 description 2
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- -1 CPM3 Proteins 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004831 Hot glue Substances 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 101150086029 SUB5 gene Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000013310 covalent-organic framework Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000025 interference lithography Methods 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
提供一种半导体装置及其制造方法。半导体装置包括：相对设置的第一衬底和第二衬底；设置于第一衬底的芯片，芯片包括芯片主体和设置于芯片主体上的多个第一端子；设置于第一衬底的端子扩展层；以及设置于第二衬底的多个第二端子。端子扩展层和至少一个第一端子位于芯片主体的同一侧，半导体装置还包括位于端子扩展层中的多个扩展走线，多个扩展走线分别与多个第一端子电连接，用于引出多个第一端子；多个扩展走线在第一衬底上的正投影完全覆盖与该扩展走线电连接的第一端子在第一衬底上的正投影。多个第一端子分别通过多个扩展走线与多个第二端子电连接，多个第二端子在第一衬底上的正投影与多个扩展走线在所述第一衬底上的正投影至少部分重叠。
Description
技术领域
本公开涉及集成电路技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
在目前的例如显示装置的半导体装置中，通常需要采用多种不同的集成电路(缩写为IC)，包括但不限于，驱动IC，触控IC以及ROIC等，这些芯片通过COF或COG等不同的方式与显示背板进行连接，这种传统的方式难以实现显示像素单元与不同芯片之间的有机结合，同时也占据了显示背板外的额外空间，难以实现***的微型化与集成化。另外，受限于PCB及FPC工艺的低精度以及后续的键合工艺精度，封装后的芯片引脚的Pad的尺寸会比较大，从而降低了芯片微型化的可行性。
在本部分中公开的以上信息仅用于对本公开的发明构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。
发明内容
为了解决上述问题的至少一个方面，本公开实施例提供一种半导体装置及其制造方法。
在一个方面，提供一种半导体装置，所述半导体装置包括：衬底；设置于所述衬底的芯片，所述芯片包括芯片主体和设置于所述芯片主体上的多个端子；设置于所述衬底的端子扩展层，所述端子扩展层包括导电材料，其中，所述端子扩展层和至少一个端子位于所述芯片主体的同一侧，所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述多个扩展走线分别与所述多个端子电连接，用于引出所述多个端子；以及至少一个扩展走线在所述衬底上的正投影完全覆盖与该扩展走线电连接的端子在所述衬底上的正投影。
根据一些示例性的实施例，所述半导体装置还包括粘性层，所述粘性层设置在所述衬底与所述芯片主体之间，用于将所述芯片固定于所述衬底上；以及所述芯片主体包括第一表面，所述第一表面面向或接触所述粘性层，至少一个端子设置在所述芯片主体除该第一表面之外的表面上。
根据一些示例性的实施例，所述衬底包括第一衬底表面，所述芯片设置在该第一衬底表面上，所述第一衬底表面包括第一衬底边缘；以及至少一个扩展走线在所述衬底上的正投影相对于所述第一衬底边缘倾斜。
根据一些示例性的实施例，所述芯片主体具有远离所述衬底的第二表面，所述第二表面在所述衬底上的正投影具有规则形状，所述第二表面所述衬底上的正投影包括第一边缘；以及所述第一边缘相对于所述第一衬底边缘倾斜。
根据一些示例性的实施例，所述至少一个扩展走线在所述衬底上的正投影的延长线与所述第一衬底边缘的延长线之间形成第一夹角，所述第一夹角大于0°小于90°；和/或，所述第一边缘的延长线与所述第一衬底边缘的延长线之间形成第二夹角，所述第二夹角大于0°小于90°。
根据一些示例性的实施例，所述衬底包括第一衬底表面，所述芯片设置在该第一衬底表面上；所述芯片的芯片主体包括第二表面、第一侧表面和第二侧表面，所述第二表面和所述第一表面分别位于所述芯片主体的相对侧，所述第一侧表面和所述第二侧表面分别位于所述芯片主体的侧表面，所述第一侧表面和所述第二侧表面中的每一个均连接所述第一表面与所述第二表面；以及所述第一侧表面和所述第二侧表面中的至少一个相对于所述第一衬底表面倾斜。
根据一些示例性的实施例，至少一个扩展走线与至少一个端子直接接触，并且所述至少一个扩展走线的一部分与所述第一侧表面和所述第二侧表面中的一个直接接触。
根据一些示例性的实施例，所述半导体装置还包括设置于所述芯片的一侧且覆盖所述端子的第一平坦化层；以及所述端子扩展层位于所述第一平坦化层远离所述芯片的一侧，所述扩展走线的一端通过贯穿所述第一平坦化层的过孔或凹槽与所述端子电连接。
根据一些示例性的实施例，所述半导体装置还包括衬垫，所述衬垫位于所述芯片主体靠近所述衬底的一侧，所述衬垫在所述衬底上的正投影与所述芯片主体在所述衬底上的正投影至少部分重叠。
根据一些示例性的实施例，所述半导体装置还包括设置于所述芯片的一侧且覆盖所述端子的第一平坦化层和设置于所述第一平坦化层远离所述衬底一侧的第二平坦化层；所述半导体装置还包括第一走线，所述第一走线位于重布线层中；以及所述重布线层位于所述第二平坦化层远离所述芯片的一侧，所述第一走线的一端通过贯穿所述第一平坦化层和所述第二平坦化层两者的过孔或凹槽与所述扩展走线电连接。
根据一些示例性的实施例，所述半导体装置还包括功能器件，所述功能器件与所述芯片的至少一个端子电连接；以及所述功能器件与所述芯片位于不同的层。
根据一些示例性的实施例，所述半导体装置包括多个重复单元，多个重复单元沿第一方向和第二方向成阵列地布置在所述衬底上；每个重复单元包括多个所述芯片，位于每个重复单元内的多个芯片沿第一方向和第二方向成阵列地布置在所述衬底上，或者，位于每个重复单元内的多个芯片中的至少一部分沿第一方向和第二方向成阵列地布置在所述衬底上；以及在所述多个重复单元中的至少两个中，一个重复单元中的至少一个芯片在该重复单元中的相对位置与另一个重复单元中的对应芯片在该另一个重复单元中的相对位置不相同；和/或，在所述多个重复单元中的至少两个中，一个重复单元中的至少一个芯片在该重复单元中的朝向与另一个重复单元中的对应芯片在该另一个重复单元中的朝向不相同。
根据一些示例性的实施例，在所述多个重复单元中的至少两个中，用于引出一个重复单元中的至少一个芯片的至少一个端子的扩展走线的长度与用于引出另一个重复单元中的对应芯片的对应端子的扩展走线的长度不相等；和/或，在所述多个重复单元中的至少两个中，用于引出一个重复单元中的至少一个芯片的至少一个端子的扩展走线的延伸方向与用于引出另一个重复单元中的对应芯片的对应端子的扩展走线的延伸方向不相同。
根据一些示例性的实施例，对于位于沿所述第一方向或所述第二方向的同一排的两个芯片，每一个芯片的芯片主体具有远离所述衬底的第二表面，所述第二表面在所述衬底上的正投影具有规则形状，所述两个芯片的芯片主体的第二表面在所述衬底上的正投影的几何中心之间的连线与所述第一方向或所述第二方向之间形成第三夹角，所述第三夹角大于0°小于90°。
根据一些示例性的实施例，所述芯片包括的多个端子均位于该芯片的芯片主体的第二表面上；或者，所述芯片包括的多个端子分别位于该芯片的芯片主体的第一侧表面和第二侧表面上；或者，所述芯片包括的多个端子分别位于该芯片的芯片主体的第一表面和第二表面上。
根据一些示例性的实施例，其特征在于，所述芯片包括第一芯片和第二芯片，所述第一芯片包括至少两个第一端子，所述第二芯片包括至少两个第二端子；其中，所述第一芯片和所述第二芯片被配置为实现不同的功能，所述第一芯片包括发光芯片和传感芯片中的至少一种，所述第二芯片包括传感芯片和控制芯片中的至少一种；以及所述至少一个扩展走线的一端与所述第一芯片电连接，所述至少一个扩展走线的另一端与所述第二端子电连接。
根据一些示例性的实施例，所述第一芯片包括发光芯片，所述第一芯片和所述第二芯片布置在同一层。
根据一些示例性的实施例，所述第一芯片包括发光芯片，所述第一芯片和所述第二芯片布置在不同的层；以及所述半导体装置还包括驱动元件，所述驱动元件和所述第一芯片通过至少一个扩展走线电连接。
根据一些示例性的实施例，所述驱动元件为驱动芯片，所述驱动芯片在所述衬底上的正投影与所述第一芯片在所述衬底上的正投影至少部分重叠；以及所述第一芯片包括主发光面，所述主发光面位于所述第一芯片远离所述驱动芯片的一侧。
根据一些示例性的实施例，所述驱动元件为驱动芯片，所述驱动芯片在所述衬底上的正投影与所述第一芯片在所述衬底上的正投影不重叠；以及所述第一芯片包括主发光面，所述主发光面位于所述第一芯片靠近所述驱动芯片的一侧。
根据一些示例性的实施例，所述半导体装置还包括保护层，所述保护层位于所述第一芯片远离所述第二芯片的一侧，所述保护层覆盖所述至少一个端子扩展层，且暴露所述第一芯片的出光面。
根据一些示例性的实施例，所述驱动元件包括用于驱动所述第一芯片的驱动电路，所述驱动电路至少包括薄膜晶体管，所述薄膜晶体管位于与所述第一芯片和所述第二芯片不同的层；以及所述薄膜晶体管至少包括源极和漏极，所述源极或所述漏极通过过孔或凹槽与至少一个扩展走线电连接。
根据一些示例性的实施例，所述第一芯片和所述第二芯片布置于不同的层；以及所述薄膜晶体管位于所述第一芯片远离所述衬底的一侧，所述第二芯片位于所述薄膜晶体管远离所述衬底的一侧。
根据一些示例性的实施例，所述芯片还包括第三芯片，所述第一芯片、所述第二芯片和所述第三芯片被配置为彼此实现不同的功能；所述半导体装置包括至少一个芯片组，每个芯片组包括至少一个第二芯片和至少一个第三芯片；以及多个芯片组以一一对应的方式与多个第一芯片电连接；或者，一个芯片组与多个第一芯片电连接。
根据一些示例性的实施例，所述第一芯片包括传感芯片，多个传感芯片串联连接；以及所述第二芯片包括控制芯片。
根据一些示例性的实施例，所述传感芯片包括换能器芯片和压电传感芯片中的至少一种。
根据一些示例性的实施例，每一个所述传感芯片包括第一电极、第二电极和夹设在所述第一电极与所述第二电极之间的功能薄膜；多个传感芯片的第一电极位于同一层，多个传感芯片的第二电极位于同一层；以及在相邻的两个传感芯片中，一个传感芯片的第一电极通过过孔或凹槽与另一个传感芯片的第二电极电连接。
根据一些示例性的实施例，每一个所述传感芯片包括第一电极、第二电极和夹设在所述第一电极与所述第二电极之间的功能薄膜；所述半导体装置包括多个传感芯片组和多个导电部，每一个传感芯片组包括至少两个传感芯片；多个传感芯片组分别设置在多个导电部上，多个导电部间隔设置；以及在一个传感芯片组中，任意两个相邻的传感芯片中的一个传感芯片的第一电极和另一个传感芯片的第二电极与同一个导电部接触。
根据一些示例性的实施例，所述半导体装置还包括覆盖所述多个传感芯片的第二平坦化层和设置在所述第二平坦化层远离所述衬底一侧的第二端子扩展层，所述第二端子扩展层包括多个第二扩展走线；以及在两个相邻的传感芯片组中，一个传感芯片组的传感芯片的第一电极与另一个传感芯片组的传感芯片的第二电极通过至少一个第二扩展走线和贯穿所述第二平坦化层的过孔或凹槽电连接。
根据一些示例性的实施例，每一个所述传感芯片包括第一电极、第二电极和夹设在所述第一电极与所述第二电极之间的功能薄膜；所述半导体装置包括多个传感芯片组和至少一个导电部，每一个传感芯片组包括至少两个传感芯片；至少两个传感芯片组设置在同一个导电部上；以及在一个传感芯片组中，至少两个传感芯片堆叠放置于导电部上，最靠近所述导电部的一个传感芯片的第一电极或第二电极与所述导电部接触，任意两个相邻的传感芯片中的一个传感芯片的第一电极和另一个传感芯片的第二电极接触。
根据一些示例性的实施例，所述至少一个芯片还包括控制芯片；所述控制芯片与所述多个传感芯片位于同一层；所述半导体装置还包括覆盖所述多个传感芯片和所述控制芯片的第二平坦化层和设置在所述第二平坦化层远离所述衬底一侧的第二端子扩展层，所述第二端子扩展层包括多个第二扩展走线；以及最靠近所述控制芯片的一个传感芯片的第一电极或第二电极与所述控制芯片的一个端子通过至少一个第二扩展走线和贯穿所述第二平坦化层的过孔或凹槽电连接。
根据一些示例性的实施例，所述半导体装置还包括：设置于所述衬底的多个像素，所述多个像素沿行方向和列方向成阵列地布置；选通芯片，所述选通芯片包括至少两个端口；多个行信号连接线，一个行信号连接线与位于同一行的多个像素电连接；多个列信号连接线，一个列信号连接线与位于同一列的多个像素电连接；以及选通晶体管，所述第一芯片通过所述选通晶体管与列信号连接线电连接，其中，所述多个行信号连接线分别通过第一扩展走线与所述选通芯片的多个端口电连接，多个第一芯片通过第二扩展走线与第二芯片电连接，所述第一扩展走线和所述第二扩展走线位于所述至少一个端子扩展层中。
根据一些示例性的实施例，提供一种显示装置，所述显示装置包括：衬底；设置于所述衬底的多个芯片，其中，每个第一芯片包括至少两个端子，所述芯片包括从发光二极管芯片、次毫米发光二极管芯片和微型发光二极管芯片中选择的至少一种；用于驱动所述芯片的驱动电路，所述驱动电路包括至少一个薄膜晶体管；和设置于所述衬底的至少一个端子扩展层，所述端子扩展层包括导电材料，其中，所述端子扩展层和至少一个端子位于所述芯片主体的同一侧，所述半导体装置还包括位于所述至少一个端子扩展层中的多个扩展走线，所述多个扩展走线分别与所述多个端子电连接，用于引出所述多个端子；至少一个扩展走线在所述衬底上的正投影覆盖与该扩展走线电连接的端子在所述衬底上的正投影；以及所述至少一个扩展走线的一端与所述驱动电路的薄膜晶体管电连接。
在另一方面，提供一种半导体装置的制造方法，所述制造方法包括：
将芯片置于衬底上，其中，所述芯片包括芯片主体和设置于所述芯片主体上的多个端子；以及
通过后对准工艺在所述芯片远离所述衬底的一侧形成端子扩展层，其中，所述端子扩展层包括导电材料，
其中，所述通过后对准工艺在芯片远离所述衬底的一侧形成端子扩展层包括：
对设置有所述芯片的衬底进行拍照；
采用图像识别技术确定多个端子的坐标，生成端子的图形文件；在所述芯片远离所述衬底的一侧形成导电材料层；以及
根据所述图形文件，通过光刻工艺刻蚀所述导电材料层，以在所述端子扩展层中形成多个扩展走线，
其中，所述多个扩展走线分别与所述多个端子电连接，用于引出所述多个端子；以及
至少一个扩展走线在所述衬底上的正投影完全覆盖与该扩展走线电连接的端子在所述衬底上的正投影。
根据一些示例性的实施例，所述对设置有所述芯片的衬底进行拍照包括：
对设置有所述芯片的衬底的第一拍照区域进行拍照；以及
以设置于所述衬底上的一个位置标定标记为原点，按固定的步进距离平移拍照设备，以对设置有所述芯片的衬底的第二拍照区域进行拍照，
其中，拍照的次数与所述芯片的分布密度相关，每一个拍照区域中设置有至少一个所述芯片。
根据一些示例性的实施例，所述将芯片置于衬底上包括：
在所述衬底上形成粘性层；以及
通过转移工工艺将芯片转移至所述粘性层上，使得所述芯片通过所述粘性层固定于所述衬底上。
根据一些示例性的实施例，所述制造方法还包括：
在所述通过后对准工艺在多个芯片远离所述衬底的一侧形成至少一个端子扩展层之后，在所述端子扩展层远离所述衬底的一侧形成驱动元件，
其中，所述驱动元件包括驱动芯片或具有薄膜晶体管的驱动电路。
根据一些示例性的实施例，所述制造方法还包括：
在将多个芯片置于衬底上之前，在所述衬底上形成驱动元件，
其中，所述驱动元件包括驱动芯片或具有薄膜晶体管的驱动电路。
根据一些示例性的实施例，所述通过后对准工艺在多个芯片远离所述衬底的一侧形成至少一个端子扩展层包括：
直接在所述芯片上形成第一端子扩展层，通过光刻工艺形成位于所述第一端子扩展层中的第一扩展走线，使得所述第一扩展走线的一端与所述第一端子接触，所述第一扩展走线的一部分与所述芯片的侧壁接触。
根据一些示例性的实施例，所述制造方法还包括：在所述芯片远离所述衬底的一侧形成第一平坦化层，所述第一平坦化层覆盖所述芯片的端子；以及
通过光刻工艺在所述第一平坦化层中形成多个过孔或凹槽，所述多个过孔或凹槽分别暴露所述芯片的端子的至少一部分，
其中，所述通过后对准工艺在所述芯片远离所述衬底的一侧形成端子扩展层包括：
在所述第一平坦化层远离所述衬底的一侧形成端子扩展层，通过后对准工艺形成位于所述端子扩展层中的扩展走线，使得所述扩展走线的一端通过所述过孔或凹槽与所述端子接触。
根据一些示例性的实施例，所述通过后对准工艺在芯片远离所述衬底的一侧形成端子扩展层包括：
通过所述后对准工艺形成端子扩展层；
在所述端子扩展层远离所述衬底的一侧形成第一平坦化层；
通过光刻工艺在所述第一平坦化层中形成多个过孔或凹槽，所述多个过孔或凹槽暴露所述端子扩展层的至少一部分；以及
在所述第一平坦化层远离所述衬底的一侧形成重布线层，
其中，所述制造方法还包括：
以所述端子扩展层为种子层，采用电化学方式镀金属层，以在所述多个过孔或凹槽中生长与所述第一平坦化层的厚度相等的导电连接部，其中，所述导电连接部用于电连接所述端子扩展层和所述重布线层。
根据一些示例性的实施例，所述制造方法还包括：
在所述后对准工艺中，采用图像识别技术确定不良点的坐标信息；以及
基于所述坐标信息并通过所述光刻工艺刻蚀所述导电材料层，以在所述端子扩展层中形成至少一个用于修复所述不良点的扩展走线。
在又一方面，提供一种半导体装置，所述半导体装置包括：衬底；设置于所述衬底的多个芯片，每个芯片包括芯片主体和设置于所述芯片主体上的多个端子；设置于所述衬底的多个固定连接部；设置于所述衬底的端子扩展层，所述端子扩展层包括导电材料，其中，所述多个固定连接部分别邻近所述多个芯片设置；所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述扩展走线用于电连接所述多个芯片；以及用于电连接两个芯片的扩展走线至少包括第一走线段和第二走线段，所述第一走线段用于电连接一个芯片的端子与该芯片邻近的一个固定连接部，所述第二走线段用于连接两个芯片之间的两个固定连接部。
根据一些示例性的实施例，至少一个第二走线段沿第一方向延伸；以及在通过包括沿第一方向延伸的第二走线段的扩展走线电连接的两个芯片中，一个芯片在所述第一方向上的相对位置与另一个芯片在所述第一方向上的相对位置不相同。
根据一些示例性的实施例，在通过包括至少一个第二走线段的扩展走线电连接的两个芯片中，至少一个芯片相对于所述第二走线段的延长线倾斜。
根据一些示例性的实施例，在通过包括至少一个第二走线段的扩展走线电连接的两个芯片中，一个芯片相对于所述第二走线段的延长线的朝向与另一个芯片相对于所述第二走线段的延长线的朝向不相同。
根据一些示例性的实施例，在通过包括至少一个第二走线段的扩展走线电连接的两个芯片中，每一个芯片包括的多个端子至少包括第一端子和第二端子；用于电连接两个芯片的第一端子的扩展走线包括的第二走线段和用于电连接两个芯片的第二端子的扩展走线包括的第二走线段彼此平行，和/或，用于电连接两个芯片的第一端子的扩展走线包括的第二走线段和用于电连接两个芯片的第二端子的扩展走线包括的第二走线段的长度基本相等。
根据一些示例性的实施例，至少一个第一走线段和与它相邻且电连接的第二走线段之间具有夹角，所述夹角大于0°小于180°。
根据一些示例性的实施例，在与同一个第二走线段相邻且电连接的两个第一走线段中，一个第一走线段和与它相邻且电连接的第二走线段之间的夹角不同于另一个第一走线段和与它相邻且电连接的第二走线段之间的夹角。
根据一些示例性的实施例，在与同一个芯片的第一端子和第二端子电连接的两个第一走线段中，一个第一走线段和与它相邻且电连接的第二走线段之间的夹角不同于另一个第一走线段和与它相邻且电连接的第二走线段之间的夹角。
根据一些示例性的实施例，多个所述第一走线段位于同一层中；以及所述第二走线段与所述第一走线段位于相同或不同的层中。
根据一些示例性的实施例，提供一种显示装置，所述显示装置包括：衬底；设置于所述衬底的多个像素，所述多个像素沿第一方向和第二方向成阵列地布置；设置于所述衬底的多个芯片，每个芯片包括芯片主体和设置于所述芯片主体上的多个端子；设置于所述衬底的多个固定连接部；设置于所述衬底的至少一个端子扩展层，所述端子扩展层包括导电材料，其中，所述多个固定连接部分别邻近所述多个芯片设置；所述半导体装置还包括位于所述至少一个端子扩展层中的多个扩展走线，所述扩展走线用于电连接所述多个芯片；用于电连接两个芯片的扩展走线至少包括第一走线段和第二走线段，所述第一走线段用于电连接一个芯片的端子与该芯片邻近的一个固定连接部，所述第二走线段用于连接两个芯片之间的两个固定连接部；以及至少一个芯片相对于所述第一方向和所述第二方向倾斜。
根据一些示例性的实施例，所述多个芯片沿第一方向和第二方向成阵列地布置；以及至少一个第一走线段相对于所述第一方向和所述第二方向倾斜。
根据一些示例性的实施例，所述第二走线段沿所述第一方向或所述第二方向延伸。
在再一方面，提供一种半导体装置的制造方法，所述制造方法包括：
将多个芯片置于衬底上，其中，每个芯片包括芯片主体和设置于所述芯片主体上的多个端子；
在所述衬底上形成多个固定连接部；以及
通过后对准工艺在多个芯片远离所述衬底的一侧形成端子扩展层，其中，所述端子扩展层包括导电材料，
其中，所述通过后对准工艺在多个芯片远离所述衬底的一侧形成端子扩展层包括：
对设置有所述多个芯片和多个固定连接部的衬底进行拍照；
采用图像识别技术确定各个芯片的端子的坐标，以生成端子的图形文件；
在多个芯片远离所述衬底的一侧形成导电材料层；以及
根据所述图形文件，通过光刻工艺刻蚀所述导电材料层，以在所述端子扩展层中形成多个扩展走线，
其中，所述扩展走线用于电连接所述多个芯片，用于电连接两个芯片的扩展走线至少包括第一走线段和第二走线段，所述第一走线段用于电连接一个芯片的端子与该芯片邻近的一个固定连接部，所述第二走线段用于连接两个芯片之间的两个固定连接部。
根据一些示例性的实施例，所述生成端子的图形文件的步骤包括：
采用图像识别技术，确定各个芯片的端子的坐标；
读取各个固定连接部的预置坐标；以及
根据确定出的各个芯片的端子的坐标和读取的各个固定连接部的预置坐标，生成端子的图形文件。
根据一些示例性的实施例，所述对设置有所述多个芯片和多个固定连接部的衬底进行拍照包括：
对设置有所述多个芯片和多个固定连接部的衬底的第一拍照区域进行拍照；以及
以设置于所述衬底上的一个整体绝对坐标标定标记为原点，按固定的步进距离平移拍照设备，以对设置有所述多个芯片和多个固定连接部的衬底的第二拍照区域进行拍照，
其中，拍照的次数与所述芯片的分布密度相关，每一个拍照区域中设置有至少一个所述芯片。
根据一些示例性的实施例，至少两个拍照区域之间存在重叠的拍照区域。
根据一些示例性的实施例，所述制造方法还包括：
在所述衬底上形成整体绝对坐标标定标记和多个位置标定标记，
其中，所述多个位置标定标记分别与多个拍照区域一一对应。
在还再一方面，提供一种半导体装置，所述半导体装置包括：相对设置的第一衬底和第二衬底；设置于所述第一衬底的芯片，所述芯片包括芯片主体和设置于所述芯片主体上的多个第一端子；设置于所述第一衬底的端子扩展层，所述端子扩展层包括导电材料；以及设置于所述第二衬底的多个第二端子，其中，所述端子扩展层和至少一个第一端子位于所述芯片主体的同一侧，所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述多个扩展走线分别与所述多个第一端子电连接，用于引出所述多个第一端子；多个扩展走线在所述第一衬底上的正投影完全覆盖与该扩展走线电连接的第一端子在所述第一衬底上的正投影；以及所述多个第一端子分别通过所述多个扩展走线与所述多个第二端子电连接，所述多个第二端子在所述第一衬底上的正投影与所述多个扩展走线在所述第一衬底上的正投影至少部分重叠。
根据一些示例性的实施例，所述半导体装置还包括多个驱动元件，所述多个驱动元件设置于所述第二衬底上，所述多个第二端子位于所述多个驱动元件远离所述第二衬底的一侧，所述多个第二端子分别与所述多个驱动元件电连接。
根据一些示例性的实施例，所述芯片包括的多个第一端子均位于该芯片的芯片主体远离所述第一衬底的一侧；以及所述半导体装置还包括粘性层，所述粘性层设置在所述第一衬底与所述芯片主体之间，用于将所述至少一个芯片固定于所述第一衬底上。
根据一些示例性的实施例，所述芯片包括的多个第一端子分别位于该芯片的芯片主体沿平行于所述第一衬底的第一衬底表面的方向的两侧，其中，所述第一衬底的第一衬底表面为所述第一衬底设置所述芯片的表面；以及所述半导体装置还包括粘性层，所述粘性层设置在所述第一衬底与所述芯片主体之间，用于将所述芯片固定于所述第一衬底上。
根据一些示例性的实施例，所述芯片包括的多个第一端子分别位于该芯片的芯片主体沿垂直于所述第一衬底的第一衬底表面的方向的两侧，其中，所述第一衬底的第一衬底表面为所述第一衬底设置所述芯片的表面；以及所述半导体装置还包括粘性层和第一导电层，所述粘性层设置在所述第一衬底与所述芯片主体之间，所述第一导电层设置在所述粘性层与所述芯片之间之间，所述第一导电层与所述芯片的靠近所述第一衬底的至少一个第一端子电连接。
根据一些示例性的实施例，所述第一衬底包括第一衬底表面，所述芯片设置在该第一衬底表面上，所述第一衬底表面包括第一衬底边缘；以及至少一个扩展走线在所述第一衬底上的正投影相对于所述第一衬底边缘倾斜。
根据一些示例性的实施例，所述芯片主体具有远离所述第一衬底的第二表面，所述第二表面在所述第一衬底上的正投影具有规则形状，所述第二表面所述第一衬底上的正投影包括第一边缘；以及所述第一边缘相对于所述第一衬底边缘倾斜。
在还再一方面，提供一种半导体装置的制造方法，所述制造方法包括：
将芯片置于第一衬底上，其中，所述芯片包括芯片主体和设置于所述芯片主体上的多个第一端子；
通过后对准工艺在所述芯片远离所述第一衬底的一侧形成端子扩展层，其中，所述端子扩展层包括导电材料；
在第二衬底上形成多个第二端子；以及
对盒所述第一衬底和所述第二衬底，使得所述多个第一端子分别与多个第二端子电连接，
其中，所述通过后对准工艺在所述芯片远离所述第一衬底的一侧形成端子扩展层包括：
对设置有所述芯片的衬底进行拍照；
采用图像识别技术确定芯片的第一端子的坐标，以生成第一端子的图形文件；
在所述芯片远离所述第一衬底的一侧形成导电材料层；以及
根据所述图形文件，通过光刻工艺刻蚀所述导电材料层，以在所述端子扩展层中形成多个扩展走线，
其中，多个扩展走线在所述第一衬底上的正投影完全覆盖与该扩展走线电连接的第一端子在所述第一衬底上的正投影；以及
所述多个第一端子分别通过所述多个扩展走线与所述多个第二端子电连接，所述多个第二端子在所述第一衬底上的正投影与所述多个扩展走线在所述第一衬底上的正投影至少部分重叠。
根据一些示例性的实施例，所述将芯片置于第一衬底上包括：
在所述第一衬底上形成粘性层；以及
通过转移工工艺将所述芯片转移至所述粘性层上，使得所述芯片通过所述粘性层固定于所述第一衬底上。
附图说明
通过下文中参照附图对本公开所作的描述，本公开的其它目的和优点将显而易见，并可帮助对本公开有全面的理解。
图1示意性示出了根据本公开的一些示例性实施例的显示装置的方框图。
图2是示意性示出根据本公开实施例的显示基板中多个芯片的布置的示意图。
图3A至图3C分别是示意性示出根据本公开实施例的显示基板中功能单元组与显示区的相对位置关系的示意图。
图4是示意性示出本公开实施例的半导体装置(例如显示基板)中衬底上的端子(pad)与芯片上的端子(pad)之间的对位关系的示意图。
图5A至图5D是示意性示出根据本公开实施例的后对准工艺的一些步骤的示意图。
图6A和图6B分别是根据本公开实施例的微型芯片的截面示意图和俯视示意图。
图7A、图7B和图7C分别是根据本公开实施例的微型芯片和端子扩展层中的扩展走线的透视图和截面示意图。
图8A、图8B和图8C分别是根据本公开的一些实施例的微型芯片和端子扩展层中的扩展走线的截面示意图。
图9是示出根据本公开实施例的chip first工艺形成的结构的示意图。
图10是示出根据本公开实施例的chip later工艺形成的结构的示意图。
图11A和图11B分别是根据本公开的一些实施例的显示装置包括的芯片和显示单元的示例性布置的示意图。
图12A至图12F是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图。
图13A至图13G是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图。
图14是根据本公开的一些实施例的半导体装置(例如显示装置)的示意截面图，其中所述显示装置可以为大尺寸显示装置或拼接式显示装置。
图15是根据本公开的一些实施例的半导体装置(例如显示装置)的示意截面图，其示意性示出了朝上发光的实施方式。
图16是根据本公开的一些实施例的半导体装置(例如显示装置)的示意截面图。
图17A至图17I是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图。
图18示意性示出了根据本公开的一些实施例的半导体装置的示意截面图，其中芯片的端子位于芯片的两个相对侧面上。
图19A至图19H是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中芯片的端子位于芯片的上、下表面上。
图20A至图20F是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中所述显示装置的驱动元件包括TFT驱动电路，以及所述制造方法通过上述chip first工艺实现。
图21是图20E的部分I的局部当大图。
图22是根据本公开的一些实施例的显示装置的示意截面图，其中LED芯片和其他芯片位于不同的层中。
图23是图22中的部分II的局部放大图。
图24是根据本公开的一些实施例的显示装置的示意截面图，其中LED芯片和其他芯片位于不同的层中。
图25A至图25F是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中所述显示装置的驱动元件包括TFT驱动电路，以及所述制造方法通过上述chip later工艺实现。
图26A和图26B分别示意性示出了根据本公开实施例的显示装置的过孔的示意截面图。
图27是根据本公开的一些实施例的显示装置的示意截面图，其中薄膜晶体管为底栅型薄膜晶体管。
图28A和图28B分别是根据本公开的一些实施例的声学传感器的示意方框图。
图28C示意性示出了根据本公开的一些实施例的声学传感器在显示器中的布置方式。
图29是根据本公开的一些实施例的集成有传感器的显示装置的示意截面图，其中所述传感器为Si基传感器。
图30示意性示出了在根据本公开的实施例的传感器中输出电压的增大倍数与串联的换能器的个数的关系。
图31是根据本公开的一些实施例的集成有传感器的显示装置的示意截面图，其中所述传感器为包含压电薄膜的压电传感器。
图32是图31中的部分III的局部放大图。
图33A至图33C是分别示意根据本公开的一些实施例的集成有传感器的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中所述传感器为包含压电薄膜的压电传感器。
图34是根据本公开的一些实施例的集成有传感器的显示装置的示意截面图。
图35A至图35E是根据本公开的示例性实施例的半导体装置(例如显示装置)的制造方法的一些步骤被执行后形成的结构的示意截面图。
图36A示意性示出了在根据本公开的一些实施例的后对准工艺的过程中形成多个扩展走线的俯视图。
图36B和图36C分别示意性示出了在根据本公开的一些实施例的后对准工艺的过程中形成多个扩展走线的俯视图。
图37A和图37B是沿图36B中的线AA’截取的截面图。
图38示意性示出了两个芯片之间的布线的局部放大图。
图39A、图39B和图39C分别示意性示出了后对准工艺中形成的拍照区域。
图40A至图40C分别示意性示出了根据本公开实施例的显示装置的驱动芯片和各个像素的布置方式。
图41示意性示出了芯片和像素的投影关系。
图42是根据本公开实施例的选通芯片的选通TFT的原理图。
图43是根据本公开实施例的包括选通芯片的显示装置的局部平面图。
图44A和图44B分别是根据本公开实施例的包括选通芯片的显示装置的电路连接图。
需要注意的是，为了清晰起见，在用于描述本公开的实施例的附图中，层、结构或区域的尺寸可能被放大或缩小，即这些附图并非按照实际的比例绘制。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多具体细节以提供对各种示例性实施例的全面的理解。然而，明显的是，在不具有这些具体细节或者具有一个或多个等同布置的情况下，可以实施各种示例性实施例。在其它情况下，以框图形式示出了公知的结构和装置，以避免使各种示例性实施例不必要地模糊。此外，各种示例性实施例可以是不同的，但不必是排他的。例如，在不脱离发明构思的情况下，可以在另一示例性实施例中使用或实施示例性实施例的具体形状、配置和特性。
在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以与描述的顺序不同地执行具体的工艺顺序。例如，可以基本上同时执行或者以与描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”或“在……上”对“直接在……上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件，但是这些元件不应受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。例如，在不脱离示例实施例的范围的情况下，第一元件可以被命名为第二元件，类似地，第二元件可以被命名为第一元件。
应该理解，集成电路(缩写为IC)是一种将电路(包括半导体装置、被动器件等)小型化的方式，例如，制造在半导体晶圆表面上的器件。例如，集成电路也可以称为微电路(microcircuit)、晶片、芯片(chip)等。通常情况下，集成电路是以大批方式，经光刻等多个步骤，制作在大片的半导体晶圆上，然后再分割成若干小片。这一小片就称为芯片，每个芯片就是一个集成电路的集合。晶圆所用的半导体材料通常是电子级的硅或其他半导体(例如砷化镓)的单晶。
应该理解，裸晶(英文表述为die，也称为裸芯片、裸芯片、晶粒或裸片)是以半导体材料制作而成未经封装的一小块集成电路，该集成电路的既定功能就是在这一小片半导体上实现的。
应该理解，在集成电路领域中，封装是将集成电路装配为芯片最终产品的过程，例如，将集成电路裸片放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。具体地，把集成电路裸片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装结构不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装结构的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。
在本文中，面板级封装技术是指将半导体裸晶黏于载具上，在裸晶的端点上拉出所需的电路到重分布层(简称为RDL)，进而形成封装，不需要封装载板，更不用打线以及凸块(英文表述为Bump)，进而得以降低生产成本。
在本文中，数字化曝光工艺指的是一种直写或是无掩模(maskless)的光刻工艺，通常可以采用数字曝光机实施。例如，可以采用数字化曝光工艺(即不使用掩模)在基板上形成电连接芯片的端子的布线层。具体地，可以通过低精度的转移工艺将多个芯片转移至基板上；芯片的各个端子在基板上的位置可以通过Mapping读取，或通过光学检测获取芯片图片，再通过算法获得各个端子的位置；获得各个端子的位置后，将各个端子的坐标信息形成数字曝光机可以识别的文件，数字曝光机可以根据该文件对导电层实施曝光工艺，以形成电连接芯片的端子的布线层。在上述过程中，数字化曝光工艺可以自动被校正各个芯片转移至基板上的位置偏移，例如，数字化曝光工艺的精度可以达到＜1μm，因此，可以大大降低键合所带来的工艺难度，提升工艺精度。
在本文中，表述“端子”表示芯片与外部引线、走线、电极等电连接的部分，包括但不限于，芯片的pad。
在本文中，“后对准工艺”表示一种用于对准芯片的端子(例如pad)的工艺。例如，在本公开的实施例中，可以先将多个芯片通过SMT或巨量转移等工艺转移至衬底上，然后通过图像分析技术确定转移至衬底上的各个芯片的pad的位置(例如各个pad的坐标信息)、面积和形貌等参数，基于所述参数并通过例如光刻工艺等高精度的构图工艺，形成电连接至各个芯片的pad的扩展走线或引线，以实现各个芯片的键合。应该理解，由于后对准工艺包括光刻工艺等高精度的构图工艺，所以其精度会高于巨量转移工艺的精度。例如，光刻机形成的金属扩展走线的偏移精度一般小于0.6微米，而目前的巨量转移设备的精度为5-10微米左右，在本公开的实施例中，通过所述后对准工艺，可以解决微型芯片巨量转移时发生的转移精度不高的问题。
另外，在本文中，“后对准工艺”除了识别芯片的端子进行自动布线之外，还可以用于修复不良点。例如，在后对准工艺中，可以识别获得不良点，获得不良点的坐标信息；然后基于所述坐标信息并通过例如光刻工艺等高精度的构图工艺，形成电连接至各个不良点的的扩展走线或引线，以修复各个不良点。
需要说明的是，在本文中，表述“不良点”包括在其电连接路径中存在断路的端子。
在本文中，除非另有特别说明，表述“位置”、“相对位置”表示例如芯片、芯片主体等部件在空间坐标系中的位置，例如，在XYZ坐标系中，可以用X、Y、Z轴的坐标值表示。表述“朝向”表示芯片、芯片主体等部件在空间坐标系中相对于各个坐标轴的角度，例如，在XYZ坐标系中，可以用相对于X、Y、Z轴的角度表示。
例如，无掩模光刻技术大概可以分为两类：(1)带电粒子无掩模光刻，例如电子束直写和离子束光刻技术等。(2)光学无掩模技术，例如DMD无掩模光刻技术、激光直写、干涉光刻技术、衍射光学元件光刻技术等。具体地，DMD无掩模光刻技术是从传统光学光刻技术衍生出的一种技术，其曝光成像的方式与传统投影光刻基本相似，区别在于使用数字DMD代替传统的掩模，主要原理是通过计算机将所需的光刻图案通过软件输入到DMD芯片中，并根据图像中的黑白像素的分布来改变DMD芯片微镜的转角，并通过准直光源照射到DMD芯片上形成与所需图形一致的光图像投射到基片表面，并通过控制样品台的移动实现大面积的微结构制备。电子束光刻(通常缩写为EBL)是一种利用电子束在抗蚀剂覆盖的表面上绘制自定义图案的技术。电子束改变了抗蚀剂的溶解性，通过将其浸入溶剂中(即显影)，可以选择性地除去抗蚀剂的已曝光或未曝光区域。
还应该理解，引线键合(Wire Bonding)是一种利用热、压力或超声波能量使金属键合引线与基板焊盘紧密焊合的工艺。例如，在IC封装中，可以利用引线键合，将半导体芯片焊区与微电子封装的I/O键合引线或基板上的金属布线焊区用金属细丝连接起来。引线键合的原理是采用加热、加压或超声波等方式破坏被焊表面的氧化层和污染，产生塑性变形，使得金属键合引线与被焊面亲密接触，达到原子间的引力范围并导致界面间原子扩散而形成焊合点。
在本文中，表述“发光芯片”表示被配置为可以发出特定波长的光的芯片，例如，所述发光芯片可以包括发光二极管芯片，所述发光二极管芯片包括但不限于MiniLED芯片或MicroLED芯片。
在本文中，无机发光二极管是指利用无机材料制成的发光元件，其中，LED表示有别于OLED的无机发光元件。具体地，无机发光元件可以包括次毫米发光二极管(Mini LightEmitting Diode，英文缩写为MiniLED)和微型发光二极管(Micro Light Emitting Diode，英文缩写为MicroLED)。其中，微型发光二极管(即MicroLED)指的是晶粒尺寸在100微米以下的超小型发光二极管，次毫米发光二极管(即MiniLED)是指晶粒尺寸在MicroLED与传统LED之间的小型发光二极管，例如，MiniLED的晶粒尺寸可以在100～300微米之间，MicroLED的晶粒尺寸可以在10～100微米之间。
在本文中，SMT或SMT工艺表示表面贴装技术，巨量转移或巨量转移工艺是一种将大量的微型芯片转移至目标衬底上的技术，例如，常见的巨量转移技术包括如下步骤：从预定位置以非常高的空间精度和方向拾取微型芯片；将这些微型芯片移动到预定位置，同时保持微型芯片的相对空间位置和方向；然后，在保持新的相对位置和方向的同时，有选择地在该新位置分配这些微型芯片至目标衬底上。
在本文中，PVDF指的是聚偏二氟乙烯材料，其具有压电特性。
关于“芯片尺寸”，发明人经研究发现，芯片经过封装后相对于原有裸晶尺寸增加至少20％，同时，芯片内集成了各种不同的功能模块，也导致芯片的尺寸会增加。在本公开的实施例中，通过对芯片的功能拆解，并对包括该芯片的装置(例如显示基板)进行封装，可以实现芯片尺寸的减小。随着芯片尺寸的减小，可以有效降低缺陷对每片晶圆(wafer)上芯片良率的影响。而且，随着芯片尺寸的减小，产率逐渐提升，单片晶圆的等效直径不断增大，每片晶圆产出的芯片数量增大，从而可以大大降低芯片的成本。
在本文中，除非另有特别说明，表述“芯片”、“芯片模块”、“微型芯片”、“微芯片”等表示尺寸相对较小的芯片，例如，未封装的微米级芯片。以显示基板为例，所述显示基板可以包括但不限于如下芯片：传感芯片、控制芯片、逻辑运算芯片、存储芯片、驱动芯片、LED芯片以及其他功能芯片，还可以包括数模转换电路、放大电路、比较器、计数器等更为细分的子模块芯片。应该理解，所述显示基板可以包括至少一个上述芯片。
在本文中，除非另有特别说明，表述“功能器件”可以包括用于实现特定功能的器件，其可以包括单个芯片、多个芯片组成的芯片组或电路结构等多种形式，例如，功能器件可以包括通过薄膜制程制作的薄膜晶体管和传感器中的至少一种。
在本文中，除非另有特别说明，表述“规则形状”表示规则图形，包括但不限于，矩形、圆角矩形、菱形、正方形、六边形、八边形、圆形、椭圆形、矩形、三角形等。
本公开的一些示例性实施例提供一种半导体装置及其制造方法。所述半导体装置包括：衬底；设置于所述衬底的芯片，所述芯片包括芯片主体和设置于所述芯片主体上的多个端子；设置于所述衬底的端子扩展层，所述端子扩展层包括导电材料，其中，所述端子扩展层和至少一个端子位于所述芯片主体的同一侧，所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述多个扩展走线分别与所述多个端子电连接，用于引出所述多个端子；以及至少一个扩展走线在所述衬底上的正投影完全覆盖与该扩展走线电连接的端子在所述衬底上的正投影。在所述半导体装置中，通过所述端子扩展层引出芯片的端子，有利于芯片的键合。
例如，所述半导体装置包括：衬底；设置于所述衬底的多个芯片，每个芯片包括芯片主体和设置于所述芯片主体上的多个端子；设置于所述衬底的多个固定连接部；设置于所述衬底的端子扩展层，所述端子扩展层包括导电材料，其中，所述多个固定连接部分别邻近所述多个芯片设置；所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述扩展走线用于电连接所述多个芯片；以及用于电连接两个芯片的扩展走线至少包括第一走线段和第二走线段，所述第一走线段用于电连接一个芯片的端子与该芯片邻近的一个固定连接部，所述第二走线段用于连接两个芯片之间的两个固定连接部。在所述半导体装置中，通过设置固定连接部，有利于实现各个芯片之间的电连接。
例如，所述半导体装置包括：相对设置的第一衬底和第二衬底；设置于所述第一衬底的芯片，所述芯片包括芯片主体和设置于所述芯片主体上的多个第一端子；设置于所述第一衬底的端子扩展层，所述端子扩展层包括导电材料；以及设置于所述第二衬底的多个第二端子，其中，所述端子扩展层和至少一个第一端子位于所述芯片主体的同一侧，所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述多个扩展走线分别与所述多个第一端子电连接，用于引出所述多个第一端子；多个扩展走线在所述第一衬底上的正投影完全覆盖与该扩展走线电连接的第一端子在所述第一衬底上的正投影；以及所述多个第一端子分别通过所述多个扩展走线与所述多个第二端子电连接，所述多个第二端子在所述第一衬底上的正投影与所述多个扩展走线在所述第一衬底上的正投影至少部分重叠。在所述半导体装置中，通过所述端子扩展层引出芯片的端子，有利于实现芯片与其它部件之间的键合。
需要说明的是，在本文中，主要以显示基板、显示面板和显示装置等显示装置为例，对本公开的示例性实施例进行说明。本公开的实施例不局限于此，还可以应用于其他类型的包括至少一个芯片的半导体装置。在本文中，芯片的类型包含但不限于发光芯片、传感芯片、控制芯片和驱动芯片，例如，LED芯片、模拟电路芯片、数字电路芯片、存储芯片、数模转换芯片、传感(声、光、电等)芯片或其他功能模块芯片。
例如，图1示意性示出了根据本公开的一些示例性实施例的显示装置的方框图。参照图1，在本公开的实施例中，将用于所述显示装置的具有集成功能的芯片可以拆分为多个微型芯片，每一个微型芯片可以比具有集成功能的芯片具有更少的功能，即，可以根据功能将所述具有集成功能的芯片进行拆分，这样，在所述显示装置中设置多个微型芯片。应该理解，每一个微型芯片的尺寸比所述具有集成功能的芯片的尺寸小，例如，每一个微型芯片可以为未封装的微米级芯片。相应地，在本文中，微型芯片上的端子的尺寸比传统芯片的端子的尺寸小，例如，微型芯片上的端子的尺寸在十几微米的级别，甚至可能小于10微米。这样，传统的bonding工艺无法满足微型芯片上的端子的尺寸精度；而且，现有的巨量转移工艺的精度也无法满足微型芯片上的端子的尺寸精度。
例如，在所述显示装置中，可以设置多个芯片，每一个芯片可以用于实现一个功能。例如，所述多个芯片可以包括LED芯片和与显示相关的驱动芯片、存储芯片、数模转换芯片和信息处理芯片等芯片。如图1所示，可以设置控制芯片1、逻辑运算芯片2、存储芯片3、驱动芯片4以及其他功能芯片5。驱动芯片4可以与显示单元6电连接。
例如，显示单元6可以包括LCD显示(液晶显示)单元、OLED(有机发光二极管)显示单元或LED(无机发光二极管)显示单元中的一种。
图2是示意性示出根据本公开实施例的显示基板中多个芯片的布置的示意图。图3A～图3C分别是示意性示出根据本公开实施例的显示基板中功能单元组与显示区的相对位置关系的示意图。
结合参照图1至图3C，具备特定功能的多个芯片之间可以互连形成功能单元组CU。例如，控制芯片1、逻辑运算芯片2、存储芯片3、驱动芯片4以及其他功能芯片5可以互连，以形成一个功能单元组CU。
例如，所述显示装置可以包括显示基板。所述显示基板可以包括显示区AA和非显示区NA。所述显示基板可以包括位于所述显示区AA中的多个像素PX。例如，所述多个功能单元组CU可以周期性地或非周期性地排列在显示基板的衬底基板上。所述多个功能单元组CU可以位于所述显示区AA中，也可以位于非显示区NA中。可选地，所述多个功能单元组CU中的一些可以位于所述显示区AA中，所述多个功能单元组CU中的另一些可以位于非显示区NA中。
例如，参照图3A，多个功能单元组CU可以分别位于多个像素PX中，例如，一个像素PX中可以设置一个功能单元组CU。参照图3B，可以两个或两个以上的像素PX共用一个功能单元组CU。参照图3C，可以在一些像素PX中设置一个功能单元组CU，另一些像素PX中可以不设置功能单元组CU。
例如，功能单元组CU可以仅设置在特定的像素PX中，以实现低数据量需求的应用，例如眼球追踪等应用场景中。
例如，多个功能单元组CU之间可以根据需要可以进行互连，以实现数据的交互。
也就是说，根据本公开实施例的半导体装置(例如显示装置)包括设置在衬底上的多个芯片。在本公开的实施例中，通过后对准工艺，可以实现芯片内部、多个芯片之间以及芯片与显示单元之间的电连接，解决了微型芯片布线精度的问题。
图4是示意性示出本公开实施例的半导体装置(例如显示基板)中衬底上的端子(pad)与芯片上的端子(pad)之间的对位关系的示意图。结合参照图1至图4，上述多个芯片可以通过巨量转移工艺转移到例如衬底基板的衬底上。通过巨量转移工艺，可以实现衬底上的端子p2与芯片上的端子p1的对位。受限于巨量转移工艺的精度，衬底上的端子p2与芯片上的端子p1之间可能产生一定的对位偏差。
需要说明的是，在本公开的实施例中，芯片上的端子(例如p1)与衬底上的端子(例如p2)不需要重合，至少有一部分区域中的芯片上的端子(例如p1)与衬底上的端子(例如p2)不是面对面接触的。上面的描述中所述的“衬底上的端子p2与芯片上的端子p1之间可能产生一定的对位偏差”可以理解为在芯片转移过程中可能发生的芯片上的端子p1与其理想位置之间的对位偏差导致的位置偏差。
例如，图4中示意性示出了六对衬底上的端子p2与芯片上的端子p1。在图4中，小尺寸的虚线框表示端子p2所处的位置，大尺寸的虚线框表示端子p1所处的理想位置(即，与端子p2精准对位的端子p1所处的位置)。为了描述方便，按照从上至下且从左至右的方式，将所述端子分别描述为第一对端子、第二对端子、第三对端子、第四对端子、第五对端子和第六对端子。在第一对端子中，端子p1位于其理想位置，在此情况下，端子p2与端子p1精准对位；在第二对端子中，端子p1相对于其理想位置向左偏移了一定的距离，导致端子p1相对于端子p2向左偏移了一定的距离；在第三对端子中，端子p1相对于其理想位置向上偏移了一定的距离，导致端子p1相对于端子p2向上偏移了一定的距离；在第四对端子中，端子p1相对于其理想位置向右偏移了一定的距离，导致端子p1相对于端子p2向右且向上偏移了一定的距离；在第五对端子中，端子p1相对于其理想位置向顺时针偏转了一定的角度，导致端子p1相对于端子p2顺时针偏转了一定的角度；在第六对端子中，端子p1相对于其理想位置向逆时针偏转了一定的角度，导致端子p1相对于端子p2逆时针偏转了一定的角度。也就是说，在实际的巨量转移工艺中，可能出现如下的情况：端子p1与端子p2精准对位，端子p1相对于端子p2沿第一方向和第二方向中的至少一个方向偏移一定的距离，端子p1相对于端子p2偏转一定的角度。
继续参照图4，所述半导体装置可以包括多个重复单元PU，多个重复单元沿第一方向D1和第二方向D2成阵列地布置在所述衬底上。每个重复单元PU可以包括多个所述芯片，位于每个重复单元PU内的多个芯片沿第一方向D1和第二方向D2成阵列地布置在所述衬底上，或者，位于每个重复单元内的多个芯片中的至少一部分沿第一方向和第二方向成阵列地布置在所述衬底上。
需要说明的是，在图示的实施例中，示意性示出了2个重复单元PU，每个重复单元PU包括3个芯片，但是，这些数量不应视为对本公开的实施例的限制。
例如，在所述多个重复单元PU中的至少两个中，一个重复单元PU中的至少一个芯片在该重复单元中的相对位置与另一个重复单元中的对应芯片在该另一个重复单元中的相对位置不相同。
在所述多个重复单元PU中的至少两个中，一个重复单元中的至少一个芯片在该重复单元中的朝向与另一个重复单元中的对应芯片在该另一个重复单元中的朝向不相同。
在所述多个重复单元PU中的至少两个中，用于引出一个重复单元中的至少一个芯片的至少一个端子的扩展走线的长度与用于引出另一个重复单元中的对应芯片的对应端子的扩展走线的长度不相等。
在所述多个重复单元PU中的至少两个中，用于引出一个重复单元中的至少一个芯片的至少一个端子的扩展走线的延伸方向与用于引出另一个重复单元中的对应芯片的对应端子的扩展走线的延伸方向不相同。
需要说明的是，在本公开的实施例中，表述“对应芯片”可以理解为各个重复单元内处于对应位置的芯片，例如，在图4所示的实施例中，位于上侧的一个重复单元内最左侧的芯片和位于下侧的另一个重复单元内最左侧的芯片互为对应芯片。
在本公开的实施例中，可以采用后对准工艺形成位于端子扩展层(即RDL)的扩展走线，以电连接所述端子p1和所述端子p2。例如，可以采用拍照的方法识别所述端子p1和所述端子p2的位置，根据所述端子p1和所述端子p2的位置进行光刻图形的设计，利用无掩模光刻技术进行曝光，在端子扩展层RDL中形成多个扩展走线RL。基于设计出的光刻图形，所述多个扩展走线RL根据设计需要电连接所述端子p1和所述端子p2。在本公开的实施例中，无需提高巨量转移工艺的对位精度，可以实现微型芯片内部以及微型芯片之间的电连接，提高了微型芯片的布线精度。
图5A～图5D是示意性示出根据本公开实施例的后对准工艺的一些步骤的示意图。参照图5A，多个芯片CP可以形成于承载板SUB1上，例如，多个芯片CP可以成阵列地形成于承载板SUB1上，或者，多个芯片CP可以非周期性地形成于承载板SUB1上。例如，此处的“芯片CP”可以是上述的微型芯片，包括但不限于，上述的LED芯片、控制芯片1、逻辑运算芯片2、存储芯片3、驱动芯片4以及其他功能芯片5等。
参照图5B，通过巨量转移工艺，将多个芯片CP转移到衬底SUB2上。例如，衬底SUB2上可以设置粘性层AD1。该粘性层AD1可以起到固定芯片的作用。该粘性层AD1可以是整面的，也可以是图案化的。然后，可以通过后对准工艺形成多个扩展走线。具体地，参照图5C，可以在芯片CP上沉积金属层ML1和光刻胶层PR1，然后，通过构图工艺，形成图案化的光刻胶层PR1。参照图5D，刻蚀金属层ML1，以形成图案化的金属层ML1，该图案化的金属层ML1为上述端子扩展层RDL，形成在该端子扩展层RDL中的多个图案形成为多个扩展走线RL，以电连接各个端子。
例如，在图5C所示的实施例中，所述构图工艺包括但不限于数字曝光机、激光直写、EBL等亚微米曝光技术。
在本公开的实施例中，可以通过低位置精度的巨量转移工艺将芯片转移至衬底上，然后通过后对准工艺对低位置精度的芯片进行识别及分析，例如，可以通过拍照和图像识别的方法对芯片的端子p1和衬底的端子p2进行识别和分析，确定各个端子之间的相对位置关系。基于识别和分析的结果，生成自动布线文件。在图5C所示的构图工艺中，可以根据所述自动布线文件图案化光刻胶层PR1。这样，可以实现自动布线及高精度的芯片键合，实现微型芯片与显示单元的集成。此外，所述后对准工艺还至少具有以下优点：所述后对准工艺的精度取决于光学曝光的对位精度，光学曝光的对位精度远高于巨量转移工艺的对位精度，更适合微型芯片的键合；以及，后对准工艺采用曝光、显影、刻蚀工艺，更适合大面积、高效率的批量芯片键合。
例如，同一衬底上的芯片的形状和功能可以相同或不同。芯片的端子p1的引脚向上且数量大于等于2个，各个端子p1的尺寸和形貌可以相同或不同。图6A和图6B分别是根据本公开实施例的微型芯片的截面示意图和俯视示意图。如图6A所示，在同一衬底SUB2上，设置多个芯片CP，多个芯片CP的功能可以不同。多个芯片CP在截面图和俯视图中的形状可以不同。例如，参照图6A，芯片CP在截面图中可以呈矩形、梯形等各种形状。参照图6B，芯片CP在俯视图中可以呈现梯形、矩形、菱形、三角形、圆形、椭圆形等各种形状。
图7A、图7B和图7C分别是根据本公开实施例的微型芯片和端子扩展层中的扩展走线的透视图和截面示意图。如图7A和图7B所示，芯片CP在截面图中具有梯形形状。换句话说，芯片CP的至少一个侧面较平缓，即，芯片CP的至少一个侧面的坡度角小于90°，例如，小于70°。在该情况下，可以直接从芯片CP的端子p1上引出扩展走线，如图7B所示，从芯片CP的端子p1引出的扩展走线RL可以形成在坡度角小于90°的侧面上。例如，可以设置端子扩展层和至少一个重布线层，为了方便描述，将它们分别称为端子扩展层RDL1和重布线层RDL2，相应地，将位于端子扩展层RDL1和重布线层RDL2中的扩展走线分别称为扩展走线RL1和第一走线RL2。如图7A所示，端子扩展层RDL1和重布线层RDL2之间可以设置平坦化层PLN1。扩展走线RL1从芯片CP的端子p1直接引出。第一走线RL2通过贯穿平坦化层PLN1的过孔与扩展走线RL1电连接。以此方式，可以实现引出芯片的端子，有利于芯片的各个端子之间的电连接。
如图7C所示，芯片CP在截面图中具有大致矩形形状。换句话说，芯片CP的侧面较陡峭，即，芯片CP的侧面的坡度角基本等于90°或接近90°，例如，在70°～90°的范围内。在该情况下，扩展走线不适合直接形成在芯片CP的侧面上，即，不适合直接从芯片CP的端子p1上引出扩展走线。可以先在芯片CP远离衬底的一侧形成平坦化层PLN1，且平坦化层PLN1的高度大于芯片CP的高度，使得平坦化层PLN1可以覆盖芯片CP及其上的端子p1。然后，通过后对准工艺形成扩展走线RL1。如图7C所示，所述半导体装置可以包括衬底SUB2，设置在衬底SUB2上的粘性层AD1，设置在粘性层AD1上的芯片CP，设置在芯片CP远离衬底一侧的平坦化层PLN1，和设置在平坦化层PLN1远离衬底一侧的扩展走线RL1。扩展走线RL1可以通过贯穿平坦化层PLN1的过孔与端子p1电连接。以此方式，可以实现引出芯片的端子，有利于芯片的各个端子之间的电连接。
结合参照图32，在芯片CP在截面图中具有大致矩形形状的情况下，可以在芯片CP的至少一个侧面上形成平坦化层，以形成具有较小坡度的侧面。这样，与图7A和图7B类似，可以在具有较小坡度的平坦化层的侧面上形成扩展走线。
需要说明的是，平坦化层PLN1可以具有单层或多层的结构。
图8A、图8B和图8C分别是根据本公开的一些实施例的微型芯片和端子扩展层中的扩展走线的截面示意图。如图8A所示，在根据本公开实施例的半导体装置中，衬底SUB2上设置有多个芯片CP，至少两个芯片CP之间存在高度差。为了方便描述，将具有高度差的两个芯片分别成为芯片CP1和芯片CP2。
如图8A所示，在芯片CP1与芯片CP2之间的高度差小于后对准曝光工艺在垂直方向上的工艺极限的情况下，可以通过一步后对准工艺实现布线，即，通过一步后对准工艺形成一层端子扩展层RDL1，位于该端子扩展层RDL1中的多个扩展走线RL1可以将芯片CP1和芯片CP2的端子都引出。例如，所述半导体装置可以包括衬底SUB2，设置在衬底SUB2上的粘性层AD1，设置在粘性层AD1上的芯片CP1、CP2，设置在芯片CP1、CP2远离衬底一侧的平坦化层PLN1，和设置在平坦化层PLN1远离衬底一侧的端子扩展层RDL1。端子扩展层RDL1中设置有多个扩展走线RL1。平坦化层PLN1的高度大于芯片CP1、CP2中每一个的高度。一部分扩展走线RL1可以通过贯穿平坦化层PLN1的过孔与芯片CP1的端子p1电连接，另一部分扩展走线RL1可以通过贯穿平坦化层PLN1的过孔与芯片CP2的端子p1电连接。以此方式，可以实现引出芯片CP1和芯片CP2的端子，有利于芯片的各个端子之间的电连接。以此类推，可以实现引出多个芯片的端子，有利于多个芯片的端子之间的电连接。
如图8B所示，在芯片CP1与芯片CP2之间的高度差大于后对准曝光工艺在垂直方向上的工艺极限的情况下，可以通过至少两步后对准工艺实现布线，即，对薄的芯片CP1先进行后对准工艺及布线，再依次对不同厚度范围(例如较厚)的芯片CP2进行后对准工艺及布线。后一次后对准工艺与前一次后对准工艺中间需增加一层平坦化层。例如，所述半导体装置可以包括衬底SUB2，设置在衬底SUB2上的粘性层AD1，设置在粘性层AD1上的芯片CP1、CP2，设置在芯片CP1远离衬底一侧的平坦化层PLN1，设置在平坦化层PLN1远离衬底一侧的端子扩展层RDL1，设置在端子扩展层RDL1远离衬底一侧的平坦化层PLN2，和设置在平坦化层PLN2远离衬底一侧的重布线层RDL2。端子扩展层RDL1中设置有扩展走线RL1，重布线层RDL2中设置有第一走线RL2。扩展走线RL1可以通过贯穿平坦化层PLN1的过孔与芯片CP1的端子p1电连接，第一走线RL2可以通过贯穿平坦化层PLN2的过孔与芯片CP2的端子p1电连接。以此方式，可以实现引出芯片CP1和芯片CP2的端子，有利于芯片的各个端子之间的电连接。
如图8C所示，在芯片CP1与芯片CP2之间的高度差大于后对准曝光工艺在垂直方向上的工艺极限的情况下，可以在衬底上先制备衬垫，其中，芯片的高度差-后对准曝光工艺在垂直方向上的工艺极限≤衬垫的高度≤芯片的高度差；然后，可以通过一步后对准工艺实现布线。例如，所述半导体装置可以包括衬底SUB2，设置在衬底SUB2上的粘性层AD1，设置在粘性层AD1上的衬垫PS、芯片CP2，设置在衬垫PS上的芯片CP1，设置在芯片CP1、CP2远离衬底一侧的平坦化层PLN1，和设置在平坦化层PLN1远离衬底一侧的端子扩展层RDL1。端子扩展层RDL1中设置有多个扩展走线RL1。平坦化层PLN1的高度大于芯片CP1、CP2中每一个的高度，即，平坦化层PLN1远离衬底SUB2的表面的高度大于芯片CP1、CP2中每一个远离衬底SUB2的表面的高度。芯片CP1在衬底上的正投影位于衬垫PS在衬底上的正投影内，且芯片CP1在衬底上的正投影的面积小于衬垫PS在衬底上的正投影的面积。这样，芯片CP1和衬垫PS之间的对位精度不需要较高，有利于将芯片CP1置于衬垫PS上。一部分扩展走线RL1可以通过贯穿平坦化层PLN1的过孔与芯片CP1的端子p1电连接，另一部分扩展走线RL1可以通过贯穿平坦化层PLN1的过孔与芯片CP2的端子p1电连接。以此方式，可以实现引出芯片CP1和芯片CP2的端子，有利于芯片的各个端子之间的电连接。
需要说明的是，在图8C所示的实施例中，衬底PS的高度也可以略大于芯片的高度差，例如，衬底PS的高度减去芯片的高度差的差值可以小于后对准曝光工艺在垂直方向上的工艺极限。
在本公开的实施例中，可以采用chip first工艺或chip later工艺，在所述衬底上形成所述芯片。例如，以所述半导体装置为显示装置为例，可以先形成所述芯片，后形成所述显示装置的驱动单元，即chip first工艺；或者，可以先形成所述显示装置的驱动单元，后形成所述芯片，即chip later工艺。
参照图4至图8C，在本公开的实施例中，所述芯片可以包括芯片主体CPM和设置在芯片主体CPM上的多个端子p1、p2。所述芯片主体CPM可以包括第一表面CPM1、第二表面CPM2、第一侧表面CPM3和第二侧表面CPM4，所述第二表面CPM2和所述第一表面CPM1分别位于所述芯片主体的相对侧，所述第一侧表面CPM3和所述第二侧表面CPM4分别位于所述芯片主体的侧表面，所述第一侧表面CPM3和所述第二侧表面CPM4中的每一个均连接所述第一表面CPM1与所述第二表面CPM2，所述第一表面CPM1面向或接触所述粘性层AD1，至少一个端子p1、p2设置在所述芯片主体除该第一表面CPM1之外的表面(例如CPM2、CPM3、CPM4)上。
如图4和图6A所示，所述衬底可以包括第一衬底表面SUBP，所述芯片设置在该第一衬底表面SUBP上，所述第一衬底表面SUBP包括第一衬底边缘SUBP1。
在本公开的实施例中，至少一个扩展走线RL在所述衬底上的正投影相对于所述第一衬底边缘SUBP1倾斜。
例如，所述第二表面CPM2在所述衬底上的正投影具有规则形状，如图6B所示，所述规则形状包括但不限于，矩形、圆角矩形、菱形、正方形、六边形、八边形、圆形、椭圆形、矩形、三角形等。如图4所示，所述第二表面CPM2在所述衬底上的正投影包括第一边缘CPM21。所述第一边缘CPM21相对于所述第一衬底边缘SUBP1倾斜。
例如，所述至少一个扩展走线RL在所述衬底上的正投影的延长线与所述第一衬底边缘SUBP1的延长线之间形成第一夹角，所述第一夹角大于0°小于90°。
例如，所述第一边缘CPM21的延长线与所述第一衬底边缘SUBP1的延长线之间形成第二夹角，所述第二夹角大于0°小于90°。
在常规的半导体装置及其制造工艺中，芯片相对于衬底的朝向不能偏转或仅能偏转较小的角度，例如，偏转的角度需要小于10°。这样，才能保证芯片的各个端子的有效键合。在本公开的实施例中，芯片相对于衬底的朝向可以偏转一定的角度，该偏转的角度可以在0°～90°之间，例如，可以在0°～50°之间，可以在1°～60°之间，可以大于10°小于90°，可以为约10°、约20°、约30°、约40°、约15°、约25°、约35°、约45°、约50°、约60°、约70°、约80°等。即，在本公开的实施例中，芯片相对于衬底可以偏转较大的角度，例如，可以大于10°。在本公开的实施例中，即使在芯片相对于衬底偏转较大的角度的情况下，仍可以通过后续的后对准工艺形成扩展布线层，实现芯片的有效键合，避免形成不良点。
图9是示出根据本公开实施例的chip first工艺形成的结构的示意图。图10是示出根据本公开实施例的chip later工艺形成的结构的示意图。
如图9所示，所述显示装置可以包括衬底SUB2，设置在衬底SUB2上的粘性层AD1，设置在粘性层AD1上的芯片CP1，设置在芯片CP1远离衬底一侧的端子扩展层RDL1，设置在端子扩展层RDL1远离衬底一侧的平坦化层PLN1，设置在平坦化层PLN1远离衬底一侧的重布线层RDL2，设置在重布线层RDL2远离衬底一侧的平坦化层PLN2，和设置在平坦化层PLN2远离衬底一侧的重布线层RDL3和驱动单元DRU。端子扩展层RDL1中设置有扩展走线RL1，重布线层RDL2中设置有第一走线RL2，重布线层RDL3中设置有第二走线RL3。例如，扩展走线RL1的至少一部分设置于芯片CP1的侧壁上，直接与芯片CP1的端子p1电连接。第一走线RL2可以通过贯穿平坦化层PLN1的过孔与扩展走线RL1电连接，第二走线RL3可以通过贯穿平坦化层PLN2的过孔与第一走线RL2电连接。例如，第二走线RL3与驱动单元DRU可以位于同一层，第二走线RL3可以与驱动单元DRU电连接。以此方式，可以实现引出芯片CP1的端子，并且实现芯片CP1与驱动单元DRU的电连接。在该实施例中，芯片CP1比驱动单元DRU更靠近衬底SUB2。在实际制造时，可以先在衬底SUB2上形成芯片CP1，接着通过后对准工艺形成多个端子扩展层，然后形成所述驱动单元DRU。应该理解，微型芯片的加工工艺精度通常会高于例如薄膜晶体管等的驱动单元的加工工艺精度，在该实施例中，将芯片转移到衬底后，再采用后对准工艺进行键合集成，有利于规避例如薄膜晶体管等的驱动单元的加工工艺的壁垒，从而实现高分辨率的显示。
可选地，如图10所示，所述显示装置可以包括衬底SUB2，设置在衬底SUB2上的驱动单元DRU，设置在驱动单元DRU远离衬底一侧的平坦化层PLN1，设置在平坦化层PLN1远离衬底一侧的端子扩展层RDL1，设置在端子扩展层RDL1远离衬底一侧的粘性层AD1，设置在粘性层AD1上的芯片CP1，设置在芯片CP1远离衬底一侧的重布线层RDL2。端子扩展层RDL1中设置有扩展走线RL1，重布线层RDL2中设置有第一走线RL2。例如，第一走线RL2的至少一部分设置于芯片CP1的侧壁上，直接与芯片CP1的端子p1电连接。第一走线RL2可以通过贯穿粘性层AD1的过孔与扩展走线RL1电连接，扩展走线RL1可以通过贯穿平坦化层PLN1的过孔与驱动单元DRU电连接。以此方式，可以实现芯片CP1与驱动单元DRU的电连接。在该实施例中，芯片CP1比驱动单元DRU更远离衬底SUB2。在实际制造时，可以先在衬底SUB2上形成驱动单元DRU，接着通过后对准工艺形成端子扩展层，然后形成芯片CP1。在该实施例中，先在衬底上转移或制备例如薄膜晶体管等的驱动单元，后转移芯片至衬底上，避免了例如薄膜晶体管等的驱动单元的加工过程影响芯片性能。
在本公开的实施例中，所述驱动单元DRU包括但不限于薄膜晶体管(TFT)驱动电路、MOS驱动电路、驱动芯片(IC)等。例如，所述驱动单元或驱动元件可以用于LED芯片提供电信号，控制其发光亮度。例如，在一些示例中，所述驱动单元或驱动元件可以为与每个发光二极管芯片一一对应连接的多个像素驱动电路，或者是与每个发光二极管芯片一一对应连接的多个微型芯片等结构，可以控制每个LED芯片发出不同的亮度灰阶。需要说明的是，所述驱动单元或驱动元件的具体电路结构可以根据实际需要进行设置，本公开的实施例对此不作限制。
下面，以所述半导体装置为显示装置为例，进一步描述本公开的一些示例性实施例。
图11A和图11B分别是根据本公开的一些实施例的显示装置包括的芯片和显示单元的示例性布置的示意图。例如，芯片CP1可以是用于驱动显示单元的驱动芯片，显示单元DU可以是可以发光的LED芯片。
参照图11A，一个像素可以包括3个LED芯片，例如，对应R、G、B子像素。一个芯片CP1可以对应一个像素，即，一个驱动芯片用于驱动一个像素。可选地，参照图11B，一个芯片CP1可以对应多个像素，即，一个驱动芯片用于驱动多个像素。通过这样的布置，可以利用驱动芯片以有源矩阵方式(AM方式)驱动多个像素。
参照图11A，多个发光二极管沿第一方向X和第二方向Y成阵列地排列。例如，第一方向X为行方向且第二方向Y为列方向。当然，本公开的实施例不限于此，第一方向和第二方向可以为任意的方向，只需使第一方向和第二方向交叉即可。并且，多个LED芯片也不限于沿直线排列，也可以沿曲线排列、沿环形排列或按照任意的方式排列，这可以根据实际需求而定，本公开的实施例对此不作限制。
需要说明的是，在本公开的实施例中，芯片CP1不局限于用于驱动显示单元的驱动芯片，还可以包括控制芯片、逻辑运算芯片、存储芯片以及其他功能芯片等。
在本文中，为了描述方便，将用于驱动或控制LED的芯片称为芯片CP1，将用于发光的LED芯片称为CP3。
根据芯片CP1的尺寸大小，根据本公开实施例的显示装置的制造方法可以包括至少两种工艺路线。
图12A至图12F是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图。在芯片CP1的尺寸较小的情况下，根据本公开的示例性实施例的显示装置的制造方法可以至少包括以下步骤。需要说明的是，芯片CP1的尺寸较小的情况可以包括：芯片CP1的尺寸基本等于或小于LED芯片的尺寸，或者说，芯片CP1在衬底上的正投影的面积与LED芯片在衬底上的正投影的面积之比小于等于1.2。
参照图12A，在衬底SUB2上涂覆或者粘贴粘性层AD1。例如，衬底SUB2可以是玻璃衬底。粘性层AD1的材料可以包括热熔胶、激光固化胶或紫外固化胶等。
参照图12B，将驱动芯片CP1和/或LED芯片CP3通过SMT或者巨量转移工艺转移至衬底SUB2上，并通过粘性层AD1固定于衬底上。
例如，驱动芯片CP1和LED芯片CP3可以均位于粘性层AD1上，驱动芯片CP1和LED芯片CP3的端子p1可以朝上，即位于芯片远离衬底的一侧。
例如，驱动芯片CP1可以采用Si基COMS工艺，本公开的实施例对此不做限定。
参照图12C，在驱动芯片CP1和LED芯片CP3远离衬底的一侧沉积钝化层PVX1，并且在钝化层PVX1远离衬底的一侧涂覆平坦化层PLN1。
例如，钝化层PVX1可以包括二氧化硅等材料，用于绝缘及增加覆盖层OC1的粘附力。平坦化层PLN1可以包括树脂类材料，用于填平驱动芯片CP1和LED芯片CP3等各个芯片之间的段差，实现平坦化。可选地，在其他实施例中，可以不制备所述钝化层PVX1。
可选地，可以在平坦化层PLN1远离衬底的一侧制备钝化层PVX2。例如，钝化层PVX2可以包括氮化硅等材料，用于隔绝平坦化层PLN1中的水汽，防止平坦化层PLN1中的水汽腐蚀上层的端子扩展层。
参照图12D，对形成有所述芯片的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个驱动芯片CP1和LED芯片CP3的端子p1的位置，按照相应的逻辑生成端子区(即pad区)的开孔的图形文件。接着，在背板上涂覆光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶，然后，刻蚀钝化层PVX2、平坦化层PLN1和钝化层PVX2未被光刻胶的图案覆盖的部分，以形成暴露各个驱动芯片CP1和LED芯片CP3的端子p1的一部分的过孔VH3。可选地，也可以直接用EBL刻蚀钝化层PVX2、平坦化层PLN1和钝化层PVX2位于端子上方的部分，以形成暴露各个驱动芯片CP1和LED芯片CP3的端子p1的一部分的过孔VH3。
参照图12E，在钝化层PVX2远离衬底的一侧制备端子扩展层RDL1。然后，根据各个端子的连接关系，且基于之前确定的各个驱动芯片CP1和LED芯片CP3的端子p1的位置，自动生成端子扩展层RDL1的图形文件。采用数字曝光或者EBL图案化端子扩展层RDL1，以形成多个扩展走线RL1。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
例如，端子扩展层RDL1可以包括单个膜层结构或多个膜层组成的叠层结构。在端子扩展层RDL1包括单个膜层结构的情况下，端子扩展层RDL1可以包含铜(Cu)等金属材料。在端子扩展层RDL1包括多个膜层组成的叠层结构的情况下，端子扩展层RDL1可以包含钛/铝/钛(Ti/Al/Ti)、钼铝钼(Mo/Al/Mo)等材料。
可选地，参照图12F，在完成上述后对准工艺后，根据线路互连的需求，可以制备重布线层RDL2。
例如，可以在端子扩展层RDL1远离衬底的一侧形成覆盖层PLN2。然后，在覆盖层PLN2远离衬底的一侧形成重布线层RDL2。
例如，重布线层RDL2可以通过传统的光刻工艺制备，以在重布线层RDL2中形成用于电连接各个芯片的第一走线RL2。本公开的实施例不局限于此，重布线层RDL2也可以通过后对准工艺制备。
例如，覆盖层PLN2可以包括氮化硅、氧化硅或者氮化硅和氧化硅组成的叠层结构，也可以包括聚合物材料，用于隔离和绝缘端子扩展层RDL1与重布线层RDL2。
例如，根据走线需求，还可以制备第三层布线、第四层布线等，本公开的实施例在此不做特别限制。
参照图12F，根据本公开的一些实施例的半导体装置可以是显示装置，它可以包括：衬底SUB2；设置在衬底SUB2上的粘性层AD1；设置在粘性层AD1远离衬底一侧的多个芯片CP1、CP3，每一个芯片可以包括至少一个端子p1；设置在多个芯片CP1、CP3远离衬底一侧的钝化层PVX1；设置在钝化层PVX1远离衬底一侧的平坦化层PLN1；设置在平坦化层PLN1远离衬底一侧的钝化层PVX2；设置在钝化层PVX2远离衬底一侧的端子扩展层RDL1；设置在端子扩展层RDL1远离衬底一侧的覆盖层PLN2；和设置在覆盖层PLN2远离衬底一侧的重布线层RDL2。多个扩展走线RL1位于端子扩展层RDL1中，多个第一走线RL2位于重布线层RDL2中。
例如，多个芯片CP1、CP3可以位于同一层，即，芯片CP1、CP3面向衬底的表面均可以与粘性层AD1接触。芯片CP1、CP3中的一些端子p1可以通过多个扩展走线RL1电连接。芯片CP1、CP3中的另一些端子p1可以通过多个第一走线RL2电连接。
图13A至图13G是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图。在芯片CP1的尺寸较大的情况下，根据本公开的示例性实施例的显示装置的制造方法可以至少包括以下步骤。需要说明的是，芯片CP1的尺寸较大的情况可以包括：芯片CP1的尺寸大于LED芯片的尺寸，或者说，芯片CP1在衬底上的正投影的面积与LED芯片在衬底上的正投影的面积之比大于1.2。
参照图13A，在衬底SUB2上涂覆或者粘贴粘性层AD1。
参照图13B，将LED芯片CP3通过SMT或者巨量转移工艺转移至衬底SUB2上，并通过粘性层AD1同定于衬底上。
例如，LED芯片CP3的端子p1可以朝上，即位于芯片远离衬底的一侧。
参照图13C，在驱动芯片CP1和LED芯片CP3远离衬底的一侧沉积钝化层PVX1，并且在钝化层PVX1远离衬底的一侧涂覆平坦化层PLN1。
可选地，可以在平坦化层PLN1远离衬底的一侧制备钝化层PVX2。
参照图13D，对形成有所述芯片的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个LED芯片CP3的端子p1的位置，按照相应的逻辑生成端子区(即pad区)的开孔的图形文件。接着，在背板上涂覆光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶，然后，刻蚀钝化层PVX2、平坦化层PLN1和钝化层PVX2未被光刻胶的图案覆盖的部分，以形成暴露各个LED芯片CP3的端子p1的一部分的过孔VH3。可选地，也可以直接用EBL刻蚀钝化层PVX2、平坦化层PLN1和钝化层PVX2位于端子上方的部分，以形成暴露各个LED芯片CP3的端子p1的一部分的过孔VH3。
参照图13E，在钝化层PVX2远离衬底的一侧制备端子扩展层RDL1。然后，根据各个端子的连接关系，且基于之前确定的各个LED芯片CP3的端子p1的位置，自动生成端子扩展层RDL1的图形文件。采用数字曝光或者EBL图案化端子扩展层RDL1，以形成多个扩展走线RL1。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
可选地，参照图13F，在完成上述后对准工艺后，根据线路互连的需求，可以制备重布线层RDL2。
例如，可以在端子扩展层RDL1远离衬底的一侧形成覆盖层PLN2。然后，在覆盖层PLN2远离衬底的一侧形成重布线层RDL2。
例如，重布线层RDL2可以通过传统的光刻工艺制备，以在重布线层RDL2中形成用于电连接各个芯片的第一走线RL2。本公开的实施例不局限于此，重布线层RDL2电可以通过后对准工艺制备。
例如，根据走线需求，还可以制备第三层布线、第四层布线等，本公开的实施例在此不做特别限制。
参照图13G，将驱动芯片CP1通过SMT或者巨量转移工艺转移到衬底SUB2上。例如，驱动芯片CP1的端子p1可以通过共晶焊、锡膏焊、导电胶等与位于重布线层RDL2中的第一走线RL2电连接，从而实现驱动芯片CP1与LED芯片CP3之间的电连接。
参照图13G，根据本公开的一些实施例的半导体装置可以是显示装置，它可以包括：衬底SUB2；设置在衬底SUB2上的粘性层AD1；设置在粘性层AD1远离衬底一侧的多个LED芯片CP3，每一个LED芯片CP3可以包括至少一个端子p1；设置在多个LED芯片CP3远离衬底一侧的钝化层PVX1；设置在钝化层PVX1远离衬底一侧的平坦化层PLN1；设置在平坦化层PLN1远离衬底一侧的钝化层PVX2；设置在钝化层PVX2远离衬底一侧的端子扩展层RDL1；设置在端子扩展层RDL1远离衬底一侧的覆盖层PLN2；设置在覆盖层PLN2远离衬底一侧的重布线层RDL2；和设置在重布线层RDL2远离衬底一侧的至少一个芯片CP1。多个扩展走线RL1位于端子扩展层RDL1中，多个第一走线RL2位于重布线层RDL2中。
例如，芯片CP1和芯片CP3可以位于不同的层。多个LED芯片CP3可以位于同一层，均与粘性层AD1接触。驱动芯片CP1可以位于多个LED芯片CP3远离衬底的一侧。位于下层的LED芯片CP3通过扩展走线RL1和第一走线RL2与位于上层的驱动芯片CP1电连接。
图14是根据本公开的一些实施例的半导体装置(例如显示装置)的示意截面图，其中所述显示装置可以为大尺寸显示装置或拼接式显示装置。结合参照图13G和图14，可以在图13G示出的2个结构之间设置用于电连接电路板(例如柔性电路板FPC)的绑定区BND。在本公开的实施例中，绑定区BND无需打孔或者引线，绑定区BND处于LED的发光区的背侧，从而有利于实现无缝拼接显示。而且，显示装置的边缘无需设置扩展走线区，这样，形成的显示装置的边缘尺寸仅与衬底的切割工艺边有关。例如，在采用激光切割工艺的情况下，激光切割崩边的宽度可以控制在20微米以内，热影响区的宽度可以小于50微米，因此，可以实现更小的边框，且可以实现显示装置的四边等宽，有利于应用于拼接显示。
返回参照图13G，LED的主发光面可以面向衬底SUB2，即，驱动芯片CP1可以位于LED的发光侧的背面，这样，驱动芯片CP1可以不占用发光区的面积，即，驱动芯片CP1在衬底SUB2上的正投影可以与LED芯片CP3在衬底SUB2上的正投影至少部分重叠。因此，可以较小的间距设置多个驱动芯片CP1，从而有利于实现高分辨率显示。
需要说明的是，本公开的实施例不局限于朝下发光这样的实施方式。图15是根据本公开的一些实施例的半导体装置(例如显示装置)的示意截面图，其示意性示出了朝上发光的实施方式。参照图15，LED芯片CP3可以朝上发光，即，驱动芯片CP1可以位于LED的发光侧。即，驱动芯片CP1在衬底SUB2上的正投影与LED芯片CP3在衬底SUB2上的正投影不重叠。
图16是根据本公开的一些实施例的半导体装置(例如显示装置)的示意截面图。结合参照图13G和图16，所述显示装置还可以包括：设置在重布线层RDL2远离衬底一侧的粘性层AD2；设置在粘性层AD2远离衬底一侧的驱动芯片CP1；设置在驱动芯片CP1远离衬底一侧的钝化层PVX3；设置在钝化层PVX3远离衬底一侧的平坦化层PLN3；和设置在平坦化层PLN3远离衬底一侧的重布线层RDL3。多个第二走线RL3可以设置在重布线层RDL3中。驱动芯片CP1的多个端子p1可以朝上，即面向远离衬底的一侧。驱动芯片CP1设置在粘性层AD2上，有利于驱动芯片CP1的固定。
例如，制备重布线层RDL3和第二走线RL3的工艺可以与制备端子扩展层RDL1和扩展走线RL1的工艺相似，即，也采用后对准工艺制备重布线层RDL3和第二走线RL3。
驱动芯片CP1可以通过第二走线RL3与第一走线RL2电连接，第一走线RL2与扩展走线RL1电连接，以及扩展走线RL1与LED芯片CP3的端子p1电连接。这样，可以实现驱动芯片CP1与LED芯片CP3之间的电连接。
下面，进一步以显示装置为例，详细描述本公开的一些示例性实施例。
图17A至图17I是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图。
参照图17A和图17B，在衬底SUB2上涂覆或者粘贴粘性层AD1。例如，衬底SUB2可以是玻璃衬底、聚酰亚胺(即PI)衬底或石英衬底。粘性层AD1可以采用激光解离胶、温度变化解离胶、UV解离胶等，这样，可以在后续工艺中采用特定手段进行剥离，以去除该衬底SUB2。
例如，在本公开的实施例中，所述衬底的材料可以包括但不限于玻璃，石英，塑料，硅，聚酰亚胺等。所述端子可以为柱状结构。所述端子的材料可以包括导电材料，例如金属材料等，具体地，可以为金、银、铜、铝、钼、金合金、银合金、铜合金、铝合金、钼合金等中选择的至少一种或者至少两种的组合，本公开的实施例对此不作限制。
然后，将LED芯片CP3和/或功能元件CP4通过SMT或者巨量转移工艺转移至衬底SUB2上，并通过粘性层AD1固定于衬底上。
例如，LED芯片CP3和功能元件CP4可以均位于粘性层AD1上，LED芯片CP3和功能元件CP4的端子p1可以朝上，即位于芯片远离衬底的一侧。例如，此处的功能元件CP4可以是上述的微型芯片，用于实现特定的功能，包括但不限于，控制芯片、存储芯片、逻辑运算芯片、传感芯片等。
参照图17B和图17C，对设置有所述LED芯片CP3和功能元件CP4的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个LED芯片CP3和功能元件CP4的端子p1的坐标和面积，生成端子区(即pad区)的图形文件。接着，在整个背板上沉积金属层，在金属层上涂布光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶。然后，根据图案化的光刻胶，对金属层进行刻蚀，以形成端子扩展层RDL1。在该端子扩展层RDL1中形成有多个扩展走线RL1，该多个扩展走线RL1可以分别与各个LED芯片CP3和功能元件CP4的端子p1电连接，以将各个端子p1引出。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
例如，端子扩展层RDL1可以包括单个膜层结构或多个膜层组成的叠层结构。在端子扩展层RDL1包括单个膜层结构的情况下，端子扩展层RDL1可以包含铜(Cu)等金属材料。在端子扩展层RDL1包括多个膜层组成的叠层结构的情况下，端子扩展层RDL1可以包含钛/铝/钛(Ti/Al/Ti)、钼铝钼(Mo/Al/Mo)等材料。
参照图17D，在端子扩展层RDL1远离衬底的一侧涂覆平坦化层PLN1。
例如，平坦化层PLN1可以包括树脂类材料，用于填平各个LED芯片CP3和功能元件CP4之间的段差，实现平坦化。
可选地，可以在平坦化层PLN1远离衬底的一侧制备钝化层PVX2。例如，钝化层PVX2可以包括氮化硅等材料，用于隔绝平坦化层PLN1中的水汽，防止平坦化层PLN1中的水汽腐蚀上层的端子扩展层。
继续参照图17D，可以形成贯穿平坦化层PLN1和钝化层PVX2的过孔，以暴露各个扩展走线RL1的至少一部分。然后，在钝化层PVX2远离衬底的一侧沉积金属层，通过包括涂覆光刻胶、曝光、显影、刻蚀等步骤的构图工艺，形成重布线层RDL2。例如，在该重布线层RDL2中形成有多个第一走线RL2。该多个第一走线RL2可以分别通过上述过孔与多个扩展走线RL1电连接，以进一步将各个端子p1引出。
参照图17E，在重布线层RDL2远离衬底的一侧形成粘性层AD2。接着，粘性层AD2远离衬底的一侧形成驱动元件DRU。驱动元件DRU可以通过粘性层AD2固定于衬底上。
例如，所述驱动元件DRU可以包括驱动芯片CP1，所述驱动芯片CP1可以通过SMT或者巨量转移工艺转移至衬底SUB2上，并通过粘性层AD2固定于衬底上。再例如，所述驱动元件DRU可以包括薄膜晶体管等电子元件，即，可以通过制备TFT的工艺在衬底SUB2上形成多个薄膜晶体管。
接着，在驱动元件DRU远离衬底的一侧形成平坦化层PLN2。例如，平坦化层PLN2可以包括树脂类材料，用于填平各个驱动元件DRU之间的段差，实现平坦化。
然后，可以形成贯穿平坦化层PLN2和粘性层AD2的过孔，以暴露各个第一走线RL2的至少一部分。在平坦化层PLN2远离衬底的一侧沉积金属层，通过包括涂覆光刻胶、曝光、显影、刻蚀等步骤的构图工艺，形成重布线层RDL3。例如，在该重布线层RDL3中形成有多个第二走线RL3。该多个第二走线RL3可以分别通过上述过孔与多个第一走线RL2电连接，以进一步将各个端子p1引出，并且电连接驱动元件DRU与各个LED芯片CP3和各个功能元件CP4。
参照图17F，在重布线层RDL3远离衬底的一侧形成平坦化层PLN3。然后，衬底SUB4通过粘性层AD3贴附在平坦化层PLN3远离衬底SUB2的表面上。
参照图17G，通过激光解离、温度解离或者UV解离等方式将衬底SUB2与其上形成的器件分离。
参照图17H，在各个LED芯片CP3和各个功能元件CP4远离衬底SUB4的一侧涂布保护层PTL。
参照图17I，对保护层PTL执行构图工艺，以暴露各个LED芯片CP3和各个功能元件CP4靠近保护层PTL的表面。这样，保护层PTL可以保护例如扩展走线RL1的金属层，使得金属层可以不暴露于空气中，同时，使得各个LED芯片CP3的主发光面以及各个功能元件CP4的功能表面可以暴露出来，有利于发光和实现各自的功能。
需要说明的是，在本公开的实施例中，对保护层PTL执行构图工艺这一步骤是可选的。例如，在一些实施例中，至少一部分芯片或功能元件面向保护层PTL的表面可以不暴露出来，此时，不需要对于这些芯片或功能元件对应的保护层PTL的部分执行构图工艺。
例如，所述保护层PTL可以包括绝缘层，即起到绝缘的作用。
在上述实施例中，各个芯片的端子p1位于芯片的一个表面上，例如，LED芯片CP3包括至少两个端子p1，该至少两个端子p1均位于LED芯片CP3的远离出光面的表面上，即位于出光侧的背面。但是，本公开的实施例不局限于这样的端子布置方式。
图18示意性示出了根据本公开的一些实施例的半导体装置的示意截面图，其中芯片的端子位于芯片的两个相对侧面上。参照图18，芯片CP包括至少两个端子p1，至少两个端子p1分别位于芯片CP的两个相对侧面上。芯片CP包括面向衬底SUB2的表面(即图18中的下表面)，所述芯片CP的两个相对侧面分别位于该下表面的两侧。例如，图18中所示的芯片CP可以是上述的LED芯片CP3和/或功能元件CP4。
在图18所示的实施例中，位于端子扩展层RDL1中的扩展走线RL1也可以分别与至少两个端子p1电连接，从而将芯片的端子p1引出。
图19A至图19H是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中芯片的端子位于芯片的上、下表面上。
参照图19A，在衬底SUB2上涂覆或者粘贴粘性层AD1。例如，衬底SUB2可以是玻璃衬底、聚酰亚胺(即PI)衬底或石英衬底。粘性层AD1可以采用激光解离胶、温度变化解离胶、UV解离胶等，这样，可以在后续工艺中采用特定手段进行剥离，以去除该衬底SUB2。
接着，在粘性层AD1远离衬底的一侧形成导电层CDL1。例如，该导电层CDL1可以包括金属、导电氧化物等导电材料。
在导电层CDL1远离衬底的一侧形成粘性层AD2。例如，粘性层AD2可以具有粘性，并可以通过加热回流的方式蒸发掉。例如，粘性层AD2可以包含阻焊剂。
然后，将芯片CP(例如LED芯片CP3和/或功能元件CP4)通过SMT或者巨量转移工艺转移至衬底SUB2上。如图19A所示，芯片CP在靠近衬底SUB2的表面(即图中的下表面)和远离衬底SUB2的表面(即图中的上表面)上均具有端子。此处，为了方便描述，将位于下表面上的端子称为端子p11，将位于上表面上的端子称为端子p12。
参照图19B，通过加热回流的方式，蒸发掉粘性层AD2，使得端子p11可以与导电层ADL1电连接。这样，芯片CP与下方的导电层ADL1实现良好的导通。
参照图19C，在芯片CP远离衬底的一侧形成钝化层PVX1，在钝化层PVX1远离衬底的一侧形成平坦化层PLN1。
参照图19C和图19D，对设置有所述芯片CP的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个芯片CP的端子p12的坐标和面积，生成端子区(即pad区)的图形文件。接着，在整个背板上沉积金属层，在金属层上涂布光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶。然后，根据图案化的光刻胶，对金属层进行刻蚀，以形成端子扩展层RDL1。在该端子扩展层RDL1中形成有多个扩展走线RL1，该多个扩展走线RL1可以通过过孔分别与各个芯片CP的端子p12电连接，以将各个端子p12引出。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
参照图19E，在端子扩展层RDL1远离衬底的一侧形成粘性层AD3。接着，在粘性层AD3远离衬底的一侧形成驱动元件DRU。驱动元件DRU可以通过粘性层AD3固定于衬底上。
接着，在驱动元件DRU远离衬底的一侧形成平坦化层PLN2。
然后，可以形成贯穿平坦化层PLN2和/或粘性层AD3的过孔，以暴露各个扩展走线RL1和驱动元件DRU的端子的至少一部分。在平坦化层PLN2远离衬底的一侧沉积金属层，通过包括涂覆光刻胶、曝光、显影、刻蚀等步骤的构图工艺，形成重布线层RDL2。例如，在该重布线层RDL2中形成有多个第一走线RL2。该多个第一走线RL2可以分别通过上述过孔与多个扩展走线RL1电连接，以进一步将各个端子p12引出，并且电连接驱动元件DRU与各个芯片CP。
参照图19F，在重布线层RDL2远离衬底的一侧形成平坦化层PLN3。然后，衬底SUB4通过粘性层AD4贴附在平坦化层PLN3远离衬底SUB2的表面上。
参照图19G，通过激光解离、温度解离或者UV解离等方式将衬底SUB2与其上形成的器件分离。
参照图19H，在导电层CDL1远离衬底SUB4的一侧涂布保护层PTL。然后，对保护层PTL执行构图工艺，以暴露导电层CDL1的一部分(例如对应各个芯片CP的部分)靠近保护层PTL的表面。这样，通过导电层CDL1暴露的一部分，可以将芯片CP的端子p11引出。
下面，进一步以所述半导体装置为显示装置以及所述显示装置的驱动元件包括TFT驱动电路为例，详细描述本公开的一些示例性实施例。
图20A至图20F是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中所述显示装置的驱动元件包括TFT驱动电路，以及所述制造方法通过上述chip first工艺实现。
参照图20A，在衬底SUB2上涂覆或者粘贴粘性层AD1。例如，衬底SUB2可以是玻璃衬底、聚酰亚胺(即PI)衬底或石英衬底。粘性层AD1可以采用激光解离胶、温度变化解离胶、UV解离胶等，这样，可以在后续工艺中采用特定手段进行剥离，以去除该衬底SUB2。
参照图20B，将多个芯片CP通过SMT或者巨量转移工艺转移至衬底SUB2上，并通过粘性层AD1固定于衬底上。例如，所述多个芯片CP可以包括但不限于LED芯片、驱动芯片、存储芯片、控制芯片、数模转换芯片、信息处理芯片、传感器芯片等。例如，所述LED芯片可以为去除蓝宝石衬底的LED芯片，所述驱动芯片、存储芯片、控制芯片、数模转换芯片、信息处理芯片、传感器芯片可以为Si基芯片，该Si基芯片可以为无封装结构的裸芯片，芯片的高度可以在100微米以下。
在图20B的实施例中，示意性示出了4个芯片，为了方便描述，将4个芯片分别称为芯片CP1、CP2、CP3和CP4，例如，芯片CP1可以是控制芯片，芯片CP2可以是存储芯片，芯片CP3可以是LED芯片，芯片CP4可以是传感器芯片。应该理解，本公开的实施例不局限于图20B所示的布置方式。
例如，芯片CP1、CP2、CP3、CP4可以均位于粘性层AD1上，各个芯片CP1、CP2、CP3、CP4的端子p1可以朝上，即位于芯片远离衬底的一侧。
参照图20C，对设置有所述芯片CP1、CP2、CP3、CP4的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个芯片CP1、CP2、CP3、CP4的端子p1的坐标和面积，生成端子区(即pad区)的图形文件。接着，在整个背板上沉积金属层，在金属层上涂布光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶。然后，根据图案化的光刻胶，对金属层进行刻蚀，以形成端子扩展层RDL1。在该端子扩展层RDL1中形成有多个扩展走线RL1，该多个扩展走线RL1可以分别与各个芯片CP1、CP2、CP3、CP4的端子p1电连接，以将各个端子p1引出。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
继续参照图20C，在端子扩展层RDL1远离衬底的一侧涂覆平坦化层PLN1。
可选地，可以在平坦化层PLN1靠近衬底的一侧制备钝化层PVX1，在平坦化层PLN1远离衬底的一侧制备钝化层PVX2。例如，钝化层PVX1和钝化层PVX2可以包括氮化硅、氧化硅等材料，用于隔绝平坦化层PLN1中的水汽，防止平坦化层PLN1中的水汽腐蚀端子扩展层。
继续参照图20C，可以形成贯穿钝化层PVX1、平坦化层PLN1和钝化层PVX2的过孔VH1，以暴露各个扩展走线RL1的至少一部分。
在本公开的一些实施例中，平坦化层PLN1可以包含树脂类材料，例如，聚酰亚胺(即PI)等材料，用于填平各个芯片CP1、CP2、CP3、CP4之间的段差，实现平坦化。
在本公开的一些实施例中，平坦化层PLN1可以包含可低温固化的平坦化材料，例如，丙烯酸树脂类材料。可低温固化的平坦化材料的成本低于聚酰亚胺类材料的成本，从而有利于降低产品的成本。
还需要说明的是，在芯片转移完成后采用可低温固化的平坦化材料，然后可以采用低温氧化物TFT制程或者其他可低温制作的半导体装置，完成整个TFT器件的制作。例如，可低温固化的平坦化材料的固化温度可以小于250℃，相应地，在TFT制程中可以在250℃以下制备所述TFT器件，这样，可以降低TFT制程中的高温对微型芯片的性能造成损伤的风险。
例如，平坦化层PLN1的厚度比各个芯片CP1、CP2、CP3、CP4的最大高度高10微米以上。
参照图20D，在钝化层PVX2远离衬底的一侧沉积金属层，通过包括涂覆光刻胶、曝光、显影、刻蚀等步骤的构图工艺，形成重布线层RDL2。例如，在该重布线层RDL2中形成有多个第一走线RL2。该多个第一走线RL2可以分别通过上述过孔与多个扩展走线RL1电连接，以进一步将各个端子p1引出。
图26A和图26B分别示意性示出了根据本公开实施例的显示装置的过孔的示意截面图。
在形成重布线层RDL2的过程中，金属层的一部分需要沉积于过孔VH1中，以使得位于重布线层RDL2中的多个第一走线RL2可以分别通过过孔VH1与位于端子扩展层RDL1中的多个扩展走线RL1电连接。在这种情况下，可以采用传统的有机材料形成端子扩展层RDL1与重布线层RDL2之间的绝缘层。参照图26A，过孔VH1在截面图中的形状为倒梯形的形状，以有利于金属层的一部分沉积于过孔VH1中。
可选地，在本公开的一些实施例中，可以以端子扩展层RDL1为种子层，采用电化学方式或化学镀方式镀所述金属层(例如铜层)，这样，可以在过孔VH1中生长与钝化层PVX1、平坦化层PLN1和钝化层PVX2的组合等厚度的金属层，以填平所述过孔VH1，使得位于重布线层RDL2中的多个第一走线RL2可以分别通过过孔VH1与位于端子扩展层RDL1中的多个扩展走线RL1电连接。
在这种情况下，可以采用耐高温有机材料形成端子扩展层RDL1与重布线层RDL2之间的绝缘层。在此基础上，可以使用硬掩模层-曝光显影-干刻-去除硬掩模层的方式形成较垂直的过孔。参照图26B，过孔VH1在截面图中的形状可以为矩形。即，过孔VH1在靠近端子扩展层RDL1一侧的开口的面积基本等于过孔VH1在靠近重布线层RDL2一侧的开口的面积。所以，在该实施例中，对过孔的轮廓要求较低，可以形成开口尺寸在10微米以下的过孔，有利于提高显示装置的PPI。
需要说明的是，根据电路逻辑设计需求，也可以增加走线层的层数，例如，还可以在重布线层RDL2远离衬底的一侧形成重布线层RDL3和RDL4等，相邻的两层走线层之间可以采用绝缘层隔离和绝缘。
这样，形成了包括各个芯片CP1、CP2、CP3、CP4以及端子扩展层的背板，然后，可以在该背板上形成包括TFT驱动电路的驱动元件。即，在该实施例中，采用chip first工艺形成所述显示装置。
图21是图20E的部分I的局部放大图。例如，参照图20E和图21，可以在重布线层RDL2远离衬底的一侧依次形成阻挡层BRL和缓冲层BFL。然后，可以在缓冲层BFL远离衬底的一侧形成TFT的膜层结构。例如，可以在缓冲层BFL远离衬底的一侧依次形成有源层、栅绝缘层GI1、导电层CDL1、栅绝缘层GI2、导电层CDL2、层间介电层IDL和导电层CDL3。例如，TFT驱动电路可以包括至少一个薄膜晶体管和至少一个存储电容器，薄膜晶体管(即TFT)的栅极以及存储电容器的一个电极可以位于导电层CDL1中，存储电容器的另一个电极可以位于导电层CDL2中，薄膜晶体管的源极和漏极可以位于导电层CDL3中。例如，多个第二走线RL3可以位于导电层CDL3中。第二走线RL3可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔与第一走线RL2电连接。薄膜晶体管的源极和漏极可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔与有源层的源极区和漏极区电连接。
例如，可以在导电层CDL3远离衬底的一侧形成平坦化层PLN2。
应该理解，在该实施例中，可以采用已知的TFT制备工艺来形成包括TFT驱动电路的驱动元件，在此不再赘述。
需要说明的是，在本公开的实施例中，上述TFT驱动电路中包括的薄膜晶体管可以包括但不限于多晶硅TFT、低温多晶硅TFT、氧化物TFT等。
例如，如上所述，结合参照图17F至图17I，衬底SUB4可以通过粘性层AD3贴附在平坦化层PLN3远离衬底SUB2的表面上。通过激光解离、温度解离或者UV解离等方式将衬底SUB2与其上形成的器件分离。在各个芯片CP1、CP2、CP3、CP4远离衬底SUB4的一侧涂布保护层PTL。对保护层PTL执行构图工艺，以暴露各个芯片CP1、CP2、CP3、CP4靠近保护层PTL的表面。这样，保护层PTL可以保护例如扩展走线RL1的金属层，使得金属层可以不暴露于空气中，同时，使得各个芯片CP1、CP2、CP3、CP4的功能表面可以暴露出来，有利于实现各个芯片的功能。
图20F是根据本公开的一些实施例的显示装置的示意截面图。参照图20F、图20E和图21，根据本公开的一些实施例的半导体装置可以是显示装置，例如，该显示装置可以是μLED显示装置。它可以包括：衬底SUB4；设置在衬底SUB4上的粘性层AD3；设置在粘性层AD3远离衬底一侧的平坦化层PLN2；设置在平坦化层PLN2远离衬底一侧的导电层CDL3；设置在导电层CDL3远离衬底一侧的层间介电层IDL；设置在层间介电层IDL远离衬底一侧的导电层CDL2；设置在导电层CDL2远离衬底一侧的栅绝缘层GI2；设置在栅绝缘层GI2远离衬底一侧的导电层CDL1；设置在导电层CDL1远离衬底一侧的有源层ACT；设置在有源层ACT远离衬底一侧的缓冲层BFL；设置在缓冲层BFL远离衬底一侧的阻挡层BRL；设置在阻挡层BRL远离衬底一侧的重布线层RDL2；设置在重布线层RDL2远离衬底一侧的钝化层PVX2；设置在钝化层PVX2远离衬底一侧的平坦化层PLN1；设置在平坦化层PLN1远离衬底一侧的钝化层PVX1；设置在钝化层PVX1远离衬底一侧的端子扩展层RDL1；设置在端子扩展层RDL1远离衬底一侧的多个芯片CP1、CP2、CP3、CP4；和设置在芯片CP1、CP2、CP3、CP4远离衬底一侧的保护层PTL。
例如，TFT驱动电路可以包括至少一个薄膜晶体管和至少一个存储电容器，薄膜晶体管(即TFT)的栅极以及存储电容器的一个电极可以位于导电层CDL1中，存储电容器的另一个电极可以位于导电层CDL2中，薄膜晶体管的源极和漏极可以位于导电层CDL3中。
例如，多个扩展走线RL1可以位于端子扩展层RDL1中。多个第一走线RL2可以位于重布线层RDL2中。多个第二走线RL3可以位于导电层CDL3中。芯片CP1、CP2、CP3、CP4中的每一个可以包括至少一个端子p1。各个芯片CP1、CP2、CP3、CP4的端子p1通过扩展走线RL1引出。多个第一走线RL2可以通过贯穿钝化层PVX1、平坦化层PLN1和钝化层PVX2的过孔分别与多个扩展走线RL1电连接。多个第二走线RL3可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔分别与第一走线RL2电连接。薄膜晶体管的源极和漏极可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔与有源层的源极区和漏极区电连接。这样，可以实现TFT驱动电路与芯片之间的电连接，以及实现多个芯片之间的电连接。
图22是根据本公开的一些实施例的显示装置的示意截面图，其中LED芯片和其他芯片位于不同的层中。图23是图22中的部分II的局部放大图。结合参照图22和图23，考虑到LED芯片与显示相关和传感相关的Si基芯片在工艺和性能(例如耐温性)上的差异性，LED芯片和其他芯片可以设置在TFT的不同侧。例如，LED芯片可以设置在薄膜晶体管靠近衬底SUB2的一侧，其他芯片可以设置在薄膜晶体管远离衬底SUB2的一侧。在该实施例中，位于上层的芯片CP1、CP2、CP4可以通过位于重布线层RDL3中的多个第二走线RL3与位于下层的LED芯片CP3电连接。
具体地，所述显示装置可以是μLED(即miniLED)显示装置，它可以包括：衬底SUB2；设置在衬底SUB2上的粘性层AD1；设置在粘性层AD1远离衬底一侧的LED芯片CP3；设置在LED芯片CP3远离衬底一侧的端子扩展层RDL1；设置在端子扩展层RDL1远离衬底一侧的钝化层PVX1；设置在钝化层PVX1远离衬底一侧的平坦化层PLN1；设置在平坦化层PLN1远离衬底一侧的钝化层PVX2；设置在钝化层PVX2远离衬底一侧的重布线层RDL2；设置在重布线层RDL2远离衬底一侧的阻挡层BRL和/或缓冲层BFL；设置在缓冲层BFL远离衬底一侧的有源层ACT；设置在有源层ACT远离衬底一侧的栅绝缘层GI1；设置在栅绝缘层GI1远离衬底一侧的导电层CDL1；设置在导电层CDL1远离衬底一侧的栅绝缘层GI2；设置在栅绝缘层GI2远离衬底一侧的导电层CDL2；设置在导电层CDL2远离衬底一侧的层间介电层IDL；设置在层间介电层IDL远离衬底一侧的导电层CDL3；设置在导电层CDL3远离衬底一侧的平坦化层PLN2；设置在平坦化层PLN2远离衬底一侧的粘性层AD2；设置在粘性层AD2远离衬底一侧的多个芯片CP1、CP2、CP4；设置在多个芯片CP1、CP2、CP4远离衬底一侧的重布线层RDL3；设置在重布线层RDL3远离衬底一侧的钝化层PVX3；设置在钝化层PVX3远离衬底一侧的平坦化层PLN3。
例如，TFT驱动电路可以包括至少一个薄膜晶体管和至少一个存储电容器，薄膜晶体管(即TFT)的栅极以及存储电容器的一个电极可以位于导电层CDL1中，存储电容器的另一个电极可以位于导电层CDL2中，薄膜晶体管的源极和漏极可以位于导电层CDL3中。
例如，多个扩展走线RL1可以位于端子扩展层RDL1中。多个第一走线RL2可以位于重布线层RDL2中。多个第二走线RL3可以位于导电层CDL3中。多个第三走线RL4可以位于重布线层RDL3中。芯片CP1、CP2、CP3、CP4中的每一个可以包括至少一个端子p1。各个芯片CP1、CP2、CP4的端子p1可以通过第二走线RL3引出。芯片CP1、CP2、CP4的端子p1可以通过第二走线RL3电连接。至少一个第三走线RL4可以通过贯穿粘性层AD2和平坦化层PLN2的过孔与第二走线RL3、薄膜晶体管的源极和漏极中的至少一个电连接。多个第一走线RL2可以通过贯穿钝化层PVX1、平坦化层PLN1和钝化层PVX2的过孔分别与多个扩展走线RL1电连接。多个第二走线RL3可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔分别与第一走线RL2电连接。薄膜晶体管的源极和漏极可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔与有源层的源极区和漏极区电连接。这样，可以实现TFT驱动电路与芯片之间的电连接，以及实现多个芯片之间的电连接。
在该实施例中，芯片CP1、CP2、CP4与LED芯片CP3位于薄膜晶体管的相对侧。通过采用后对准工艺形成的多个端子扩展层，仍可以实现TFT驱动电路与芯片之间的电连接，以及实现多个芯片之间的电连接。
图24是根据本公开的一些实施例的显示装置的示意截面图，其中LED芯片和其他芯片位于不同的层中。参照图24，可以设置多个端子扩展层来实现位于上层的多个芯片CP1、CP2、CP4之间的电连接。例如，在钝化层PVX3和平坦化层PLN3之间可以设置端子扩展层RDL4和钝化层PVX4。钝化层PVX4设置在平坦化层PLN3远离衬底SUB4的一侧，端子扩展层RDL4设置在钝化层PVX4和钝化层PVX3之间。多个扩展走线RL5可以位于端子扩展层RDL4中。
例如，芯片CP1、CP2、CP4可以包括至少3个端子p1。位于重布线层RDL3中的第三走线RL4可以将位于两侧的端子p1引出。位于端子扩展层RDL4中的扩展走线RL5可以电连接一个芯片的位于中间的端子p1与另一个芯片的位于中间的端子p1。
通过设置多个端子扩展层，有利于实现位于上层的多个芯片CP1、CP2、CP4之间的电连接。应该理解，可以根据实际布线的需要，设置更多个端子扩展层来实现位于上层的多个芯片CP1、CP2、CP4之间的电连接。
图25A至图25F是根据本公开的示例性实施例的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中所述显示装置的驱动元件包括TFT驱动电路，以及所述制造方法通过上述chip later工艺实现。
参照图25A，可以在衬底SUB2上形成TFT驱动电路。例如，在本公开的实施例中，上述TFT驱动电路中的薄膜晶体管可以包括但不限于多晶硅TFT、低温多晶硅TFT、氧化物TFT等。以多晶硅TFT工艺为例，可以在衬底SUB4上依次形成阻挡层BRL和缓冲层BFL。然后，可以在缓冲层BFL远离衬底的一侧形成TFT的膜层结构。例如，可以在缓冲层BFL远离衬底的一侧依次形成有源层ACT、栅绝缘层GI1、导电层CDL1、栅绝缘层GI2、导电层CDL2、层间介电层IDL和导电层CDL3。例如，TFT驱动电路可以包括至少一个薄膜晶体管和至少一个存储电容器，薄膜晶体管(即TFT)的栅极以及存储电容器的一个电极可以位于导电层CDL1中，存储电容器的另一个电极可以位于导电层CDL2中，薄膜晶体管的源极和漏极可以位于导电层CDL3中。例如，多个第二走线RL3可以位于导电层CDL3中。薄膜晶体管的源极和漏极可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔与有源层的源极区和漏极区电连接。
例如，可以在导电层CDL3远离衬底的一侧形成平坦化层PLN1，在平坦化层PLN1远离衬底的一侧形成导电层CDL4。例如，多个第三走线RL4可以位于导电层CDL4中。多个第三走线RL4可以分别通过贯穿平坦化层PLN1的过孔与多个第二走线RL3以及薄膜晶体管的源极和漏极电连接。
应该理解，在该实施例中，可以采用已知的TFT制备工艺来形成包括TFT驱动电路的驱动元件，在此不再赘述。
这样，在该实施例中，先在衬底SUB4上形成TFT驱动电路，然后再在形成有TFT驱动电路的背板上形成各个芯片以及至少一个端子扩展层，即，采用chip later工艺形成所述显示装置。
参照图25B和图25C，在导电层CDL4远离衬底的一侧形成粘性层AD2。然后，将多个芯片CP通过SMT或者巨量转移工艺转移至衬底SUB4上，并通过粘性层AD2固定于衬底SUB4上。每个芯片CP可以包括至少两个端子p1，在图示的实施例中，每个芯片CP的端子p1朝上，即朝向芯片远离衬底SUB4的一侧。
例如，所述多个芯片CP可以包括但不限于LED芯片、驱动芯片、存储芯片、控制芯片、数模转换芯片、信息处理芯片、传感器芯片等。例如，所述LED芯片可以为去除蓝宝石衬底的LED芯片，所述驱动芯片、存储芯片、控制芯片、数模转换芯片、信息处理芯片、传感器芯片可以为Si基芯片，该Si基芯片可以为无封装结构的裸芯片。在图25C的实施例中，示意性示出了4个芯片，为了方便描述，将4个芯片分别称为芯片CP1、CP2、CP3和CP4，例如，芯片CP1可以是控制芯片，芯片CP2可以是存储芯片，芯片CP3可以是LED芯片，芯片CP4可以是传感器芯片。应该理解，本公开的实施例不局限于图25C所示的布置方式。
例如，衬底SUB4可以是玻璃衬底、聚酰亚胺(即PI)衬底或石英衬底。
例如，粘性层AD2可以包括但不限于热敏胶、激光固化胶、光刻胶、UV固化胶等胶材。
参照图25D，可以采用构图工艺在粘性层AD2中形成多个过孔VH2，以暴露位于导电层CDL4的第三走线RL4的至少一部分。例如，此处的构图工艺可以采用已知的光刻工艺，包括光刻胶涂覆、曝光、显影和刻蚀等步骤，并且在曝光的过程中可以使用掩模板。
参照图25E，对设置有所述芯片CP1、CP2、CP3、CP4的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个芯片CP1、CP2、CP3、CP4的端子p1的坐标和面积，生成端子区(即pad区)的图形文件。接着，在整个背板上沉积金属层，在金属层上涂布光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶。然后，根据图案化的光刻胶，对金属层进行刻蚀，以形成端子扩展层RDL1。在该端子扩展层RDL1中形成有多个扩展走线RL1，该多个扩展走线RL1可以分别与各个芯片CP1、CP2、CP3、CP4的端子p1电连接，以将各个端子p1引出。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
例如，至少一个扩展走线RL1可以通过位于导电层CDL4中的第三走线RL4与TFT驱动电路电连接，例如，与薄膜晶体管的源极或漏极电连接。至少一个扩展走线RL1还可以电连接芯片CP1、CP2、CP3、CP4中的至少两个。以此方式，可以实现TFT驱动电路与芯片之间的电连接，以及实现多个芯片之间的电连接。
参照图25F，可以在端子扩展层RDL1远离衬底的一侧依次形成钝化层PVX1和平坦化层PLN2。
需要说明的是，根据电路逻辑设计需求，也可以增加走线层的层数，例如，还可以在端子扩展层RDL1远离衬底的一侧形成重布线层RDL2和RDL3等，相邻的两层走线层之间可以采用绝缘层隔离和绝缘。
参照图25F，根据本公开的一些实施例的半导体装置可以是显示装置，例如，该显示装置可以是μLED显示装置。它可以包括：衬底SUB4；设置在衬底SUB4上的阻挡层BRL；设置在阻挡层BRL远离衬底一侧的缓冲层BFL；设置在缓冲层BFL远离衬底一侧的有源层ACT；设置在有源层ACT远离衬底一侧的栅绝缘层GI1；设置在栅绝缘层GI1远离衬底一侧的导电层CDL1；设置在导电层CDL1远离衬底一侧的栅绝缘层GI2；设置在栅绝缘层GI2远离衬底一侧的导电层CDL2；设置在导电层CDL2远离衬底一侧的层间介电层IDL；设置在层间介电层IDL远离衬底一侧的导电层CDL3；设置在导电层CDL3远离衬底一侧的平坦化层PLN1；设置在平坦化层PLN1远离衬底一侧的导电层CDL4；设置在导电层CDL4远离衬底一侧的粘性层AD2；设置在粘性层AD2远离衬底一侧的多个芯片；设置在多个芯片远离衬底一侧的端子扩展层RDL1；设置在端子扩展层RDL1远离衬底一侧的钝化层PVX1；和设置在钝化层PVX1远离衬底一侧的平坦化层PLN2。
例如，TFT驱动电路可以包括至少一个薄膜晶体管和至少一个存储电容器，薄膜晶体管(即TFT)的栅极以及存储电容器的一个电极可以位于导电层CDL1中，存储电容器的另一个电极可以位于导电层CDL2中，薄膜晶体管的源极和漏极可以位于导电层CDL3中。
例如，多个扩展走线RL1可以位于端子扩展层RDL1中。芯片CP1、CP2、CP3、CP4中的每一个可以包括至少一个端子p1。各个芯片CP1、CP2、CP3、CP4的端子p1通过扩展走线RL1引出。
多个第二走线RL3可以位于导电层CDL3中。薄膜晶体管的源极和漏极可以通过贯穿栅绝缘层GI1、栅绝缘层GI2和层间介电层IDL的过孔与有源层的源极区和漏极区电连接。多个第三走线RL4可以位于导电层CDL4中。多个第三走线RL4可以分别通过贯穿平坦化层PLN1的过孔与多个第二走线RL3以及薄膜晶体管的源极和漏极电连接。
例如，至少一个扩展走线RL1可以通过位于导电层CDL4中的第三走线RL4与TFT驱动电路电连接，例如，与薄膜晶体管的源极或漏极电连接。至少一个扩展走线RL1还可以电连接芯片CP1、CP2、CP3、CP4中的至少两个。以此方式，可以实现TFT驱动电路与芯片之间的电连接，以及实现多个芯片之间的电连接。
在上述实施例中，薄膜晶体管为顶栅型薄膜晶体管，应该理解，本公开的实施例不局限于此。例如，所述薄膜晶体管也可以为底栅型薄膜晶体管，例如采用背沟道刻蚀型结构(即BCE型TFT)。
图27是根据本公开的一些实施例的显示装置的示意截面图，其中薄膜晶体管为底栅型薄膜晶体管。参照图27，在缓冲层BFL远离衬底的一侧形成TFT的膜层结构的过程中，可以先制备栅极材料层CDL1，再形成栅绝缘层GI1，然后形成有源层ACT。例如，所述栅极材料层CDL1可以包含Mo/Al/Mo或Mo/Cu等材料，厚度可以为3000～6000埃。所述栅绝缘层GI1可以包含氮化硅或氧化硅，厚度可以为2000～5000埃。所述有源层ACT可以包含IGZO、IGTO、IZO等氧化物半导体材料，厚度可以为300～1000埃。
下面，将结合附图详细描述根据本公开实施例的半导体装置在传感器场景中的应用。需要说明的是，在下面的说明中，将主要描述应用于传感器场景中的半导体装置的结构，其制造工艺可以参照上文的描述，在此不再赘述。
在本公开的实施例中，通过对具有集成功能的芯片进行功能拆分，变为多个微型芯片。在传感器应用场景中，可以在前端部分多设置一些芯片，提高采集信息的能力，而且这些前端的微型在后端部分(例如控制部分)可以共用控制芯片，通过芯片拆分和部分功能增强，有利于实现传感器件功能优化。
例如，随着显示屏的巨幕化、3D显示、虚拟现实等需求不断增加，对物体的空间探测技术的需求也不断增加，例如，需要在多个深度和多个位置探测物体，以实现集成多区域空间探测的智慧显示屏。例如，在现有的空间探测技术中，通常采用外模组方案。即，用于空间探测的传感器通常放置在显示器上边框中间位置处或者显示器前的桌面上，应用空间有限，存在识别盲区。对于现有的2D显示，人站在最佳识别范围里可以实现手势的操控。但是，对于3D显示，显示图像多层次、多位置分布，用户希望的体验是在不同位置触摸虚拟物体，所以，用于空间探测的传感器与显示元件集成的器件方案逐渐成为研发人员关注的重要课题之一。
在下面的实施例中，以声学传感器为例，来描述根据本公开实施例的用于空间探测的传感器与显示元件集成的器件方案。
在本公开的实施例中，可以对声学传感器进行功能拆分，形成多个微型芯片。例如，所述声学传感器可以至少包括信号采集芯片和信号处理芯片。图28A和图28分别是根据本公开的一些实施例的声学传感器的示意方框图，图28C示意性示出了根据本公开的一些实施例的声学传感器在显示器中的布置方式。参照图28A和图28B，通过将声学传感器进行功能拆分，可以形成多个微型芯片。例如，一个声学传感器中可以设置多个信号采集芯片SNC1，多个信号采集芯片SNC1可以与至少一个信号处理芯片电连接。多个信号采集芯片SNC1可以串联，以增大采集到的信号的信噪比，从而增加信号探测灵敏度，实现远距离探测。
例如，一个信号处理芯片可以包括LC滤波电路、放大电路、数模转换电路和控制电路。LC滤波电路可以对信号采集芯片采集的信号进行滤波处理。放大电路可以对经滤波的信号进行放大、整流等处理。数模转换电路可以对经放大的信号进行数模转换。控制电路可以接收经数模转换的信号并且基于该信号执行相应的控制功能。
可选地，所述信号处理芯片也可以进行功能拆分，使得一个信号处理芯片可以包括多个微型芯片，例如，LC滤波电路、放大电路、数模转换电路和控制电路可以分别形成独立的微型芯片，以便可以灵活地布置各个微型芯片。即，所述声学传感器可以包括LC滤波芯片SNP1、放大器芯片SNP2、数模转换芯片SNP3和控制芯片SNP4。
例如，多个信号采集芯片SNC1可以彼此串联，然后电连接至LC滤波芯片SNP1、放大器芯片SNP2、数模转换芯片SNP3和控制芯片SNP4，多个信号采集芯片SNC1、LC滤波芯片SNP1、放大器芯片SNP2、数模转换芯片SNP3和控制芯片SNP4可以排列成直线，如图28A所示。这样，具有这样排列方式的声学传感器SR1可以设置在显示器的上边框中间位置处。多个信号采集芯片SNC1、LC滤波芯片SNP1、放大器芯片SNP2、数模转换芯片SNP3和控制芯片SNP4可以排列成矩形，如图28B所示。这样，具有这样排列方式的声学传感器SR2可以设置在显示器的显示区中。在本公开的实施例中，所述传感器可以放置在显示器的显示区中，也可以放置在显示器的边框上。而且，由于将所述传感器拆分成多个微型芯片，所以可以灵活布置所述传感器，例如，可以以一排、一圈、蛇形、矩形区域、圆形区域、椭圆形区域等方式布置所述传感器；可以在空白区密排多个微型芯片，也可以在像素之间的间隙插空放置多个微型芯片。也就是说，根据本公开实施例的传感器可以灵活布置在显示器上，提高了器件性能和安装灵活度，从而解决了现有器件探测局限和只能以外模组方式放置的问题。
在本公开的实施例中，所述传感器可以为Si基传感器。例如，所述信号采集芯片可以包括换能器，用于采集声学信号并将其转换成电信号。图29是根据本公开的一些实施例的集成有传感器的显示装置的示意截面图，其中所述传感器为Si基传感器。参照图29，所述显示装置可以包括衬底SUB5；设置在衬底SUB5上的驱动元件；设置在所述驱动元件远离衬底一侧的平坦化层PLN1；设置在所述平坦化层PLN1远离衬底一侧的导电层CDL4；设置在导电层CDL4远离衬底一侧的平坦化层PLN2；设置在平坦化层PLN2远离衬底一侧的钝化层PVX1；设置在所述钝化层PVX1远离衬底一侧的端子扩展层RDL1；设置在端子扩展层RDL1远离衬底一侧的钝化层PVX2；和设置在钝化层PVX2远离衬底一侧的多个芯片。例如，所述多个芯片可以是所述传感器的信号采集芯片SNC1、LC滤波芯片SNP1、放大器芯片SNP2、数模转换芯片SNP3和控制芯片SNP4。
多个扩展走线RL1可以位于端子扩展层RDL1中。多个信号采集芯片SNC1可以通过多个扩展走线RL1串联，多个扩展走线RL1还可以将串联的多个信号采集芯片SNC1、LC滤波芯片SNP1、放大器芯片SNP2、数模转换芯片SNP3和控制芯片SNP4依次电连接。
在该实施例中，所述驱动元件可以包括上述的TFT驱动电路，具体膜层结构可以参照上文的描述，在此不再赘述。
图30示意性示出了在根据本公开的实施例的传感器中输出电压的增大倍数与串联的换能器的个数的关系。参照图30，在本公开的实施例中，将换能器和滤波放大等其他信号处理电路拆分，并将多个换能器进行串联以增加接收信号量，如图30所示，再经过滤波放大等电路。这样，可增大器件灵敏度，实现更远距离的探测。另外，在本公开的实施例中，信号处理芯片可以与换能器紧密放置，减少RC负载和噪音，增加信号探测灵敏度，从而有利于实现更远距离的探测。
需要说明的是，在图29所示的实施例中，先制作TFT背板和端子扩展层，再键合芯片。但是，本公开的实施例不局限于此，各个芯片可以并排/堆叠键合、芯片面朝下或芯片面朝上(即face down/up)、芯片优先或RDL优先(即die first/RDL first)。衬底SUB5的类型包括但不限于玻璃衬底、PCB、FPC等。
图31是根据本公开的一些实施例的集成有传感器的显示装置的示意截面图，其中所述传感器为包含压电薄膜的压电传感器。参照图31，在该实施例中，在包括TFT驱动电路的背板上制作多个压电传感单元，所述多个压电传感单元串联，并键合信号处理芯片。
需要说明的是，在该实施例中，以“压电薄膜”为了进行了说明，本公开的实施例不局限于此，例如，根据本公开实施例的半导体装置包括的传感芯片可以包括其他类型的传感器，该传感器可以包括其他类型的功能薄膜。即，在本文中，表述“功能薄膜”包括但不限于压电薄膜。
具体地，所述显示装置可以包括衬底SUB5；设置在衬底SUB5上的驱动元件；设置在所述驱动元件远离衬底一侧的平坦化层PLN1；设置在所述平坦化层PLN1远离衬底一侧的导电层CDL4；设置在导电层CDL4远离衬底一侧的压电薄膜PVL；和设置在压电薄膜PVL远离衬底一侧的导电层CDL5。
所述压电传感单元包括第一电极E1、第二电极E2和夹设在第一电极E1与第二电极E2之间的压电薄膜PVL。例如，所述压电薄膜PVL可以为PVDF压电薄膜。多个第一电极E1位于导电层CDL4中，多个第二电极E2位于导电层CDL5中。每个压电传感单元的第一电极E1和第二电极E2相对且间隔地设置。
图32是图31中的部分Ⅲ的局部放大图。结合参照图31和图32，在相邻的2个压电传感单元中，一个压电传感单元的第一电极E1通过过孔或凹槽与另一个压电传感单元的第二电极E2电连接。以此方式，可以实现多个压电传感单元的串联。
在形成多个压电传感单元的过程中，可以先沉积一层导电层，通过构图工艺形成多个第一电极E1；然后，旋涂PVDF压电薄膜层，并固化和干刻PVDF压电薄膜层，以形成图案化的PVDF压电薄膜；然后，可以沉积一层导电层，通过构图工艺形成多个第二电极E2。例如，PVDF压电薄膜层的厚度较厚，例如为数微米级，所以，可以在压电薄膜层上制作一层平坦层，然后再形成第二电极E2。
所述信号处理芯片可以包括至少两个端子p1。例如，端子p1可以朝下，一个端子p1与邻近的一个压电传感单元的第一电极E1电连接，另一个端子p1可以与位于导电层CDL4中的扩展走线电连接。
图33A至图33C是分别示意根据本公开的一些实施例的集成有传感器的显示装置的制造方法的一些步骤被执行后形成的结构的示意截面图，其中所述传感器为包含压电薄膜的压电传感器。
参照图33A，可以单独制作出压电传感器，然后通过切割的方式形成多个压电传感单元。
参照图33B，可以单独制作出包括TFT驱动电路的背板，例如，该背板包括衬底SUB5；设置在衬底SUB5上的驱动元件；和设置在所述驱动元件远离衬底一侧的平坦化层PLN1。例如，可以在平坦化层PLN1远离衬底的一侧形成导电层CDL4。
参照图33C，将多个压电传感单元和芯片置于背板上。例如，至少2个导电部形成在导电层CDL4中，且至少2个导电部间隔设置。2个相邻的压电传感单元以极性相反的方式放置在同一个导电部上。在放置于同一个导电部上的2个压电传感单元中，一个压电传感单元的第一电极E1和另一个压电传感单元的第二电极E2与导电层CDL4电接触。
继续参照图33C，在多个压电传感单元和芯片远离衬底一侧的平坦化层PLN2，并且在平坦化层PLN2远离衬底一侧的重布线层RDL2。多个第一走线RL2形成于重布线层RDL2中。在放置于不同导电部上的2个压电传感单元中，一个压电传感单元的第二电极E2通过一个第一走线RL2与另一个压电传感单元的第一电极E1电连接。以此方式，可以实现多个压电传感单元的串联。
所述信号处理芯片可以包括至少两个端子p1。例如，端子p1可以朝上，一个端子p1通过一个第一走线RL2与邻近的一个压电传感单元的第二电极E2电连接，另一个端子p1可以与位于重布线层RDL2中的扩展走线电连接。
图34是根据本公开的一些实施例的集成有传感器的显示装置的示意截面图。参照图34，多个压电传感单元可以以上下叠置键合的方式设置。例如，一个压电传感单元放置在上述导电部上，其第一电极E1与导电部接触，其第二电极E2朝上；另一个压电传感单元防止在该压电传感单元上，该另一个压电传感单元的第一电极E1与上述压电传感单元的第二电极E2接触。以此方式，也可以实现多个压电传感单元的串联。
在该实施例中，通过单独制作压电传感器，可以解决可能存在的产线不兼容问题，且避免了在大厚度的压电薄膜层中形成过孔，解决了奇偶极化难题，降低了压电薄膜的工艺要求。
在上面的各个实施例中，例如TFT驱动元件的驱动电路和各个芯片均设置在同一个衬底上，并以chip first和chip later工艺为例进行了详细说明。但是，本公开的实施例不局限于此，例如，例如TFT驱动元件的驱动电路和各个芯片可以制作在不同的衬底上，然后通过对盒的方式形成所述半导体装置。
图35A至图35E是根据本公开的示例性实施例的半导体装置(例如显示装置)的制造方法的一些步骤被执行后形成的结构的示意截面图。
参照图35A，在衬底SUB7上涂覆或者粘贴粘性层AD1。
参照图35B，将各个芯片(例如LED芯片CP3和功能元件CP4)通过SMT或者巨量转移工艺转移至衬底SUB7上，并通过粘性层AD1固定于衬底上。
例如，各个芯片可以均位于粘性层AD1上，各个芯片的端子p1可以朝上，即位于芯片远离衬底的一侧。
对设置有所述LED芯片CP3和功能元件CP4的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个LED芯片CP3和功能元件CP4的端子p1的坐标和面积，生成端子区(即pad区)的图形文件。接着，在整个背板上沉积金属层，在金属层上涂布光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶。然后，根据图案化的光刻胶，对金属层进行刻蚀，以形成端子扩展层RDL1。在该端子扩展层RDL1中形成有多个扩展走线RL1，该多个扩展走线RL1可以分别与各个LED芯片CP3和功能元件CP4的端子p1电连接，以将各个端子p1引出。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
参照图35C，在端子扩展层RDL1远离衬底的一侧涂覆平坦化层PLN1。
例如，平坦化层PLN1可以包括树脂类材料，用于填平各个LED芯片CP3和功能元件CP4之间的段差，实现平坦化。
可选地，可以在平坦化层PLN1远离衬底的一侧制备钝化层PVX2。例如，钝化层PVX2可以包括氮化硅等材料，用于隔绝平坦化层PLN1中的水汽，防止平坦化层PLN1中的水汽腐蚀上层的端子扩展层。
继续参照图35C，可以形成贯穿平坦化层PLN1和钝化层PVX2的过孔，以暴露各个扩展走线RL1的至少一部分。然后，在钝化层PVX2远离衬底的一侧沉积金属层，通过包括涂覆光刻胶、曝光、显影、刻蚀等步骤的构图工艺，形成重布线层RDL2。例如，在该重布线层RDL2中形成有多个第一走线RL2。该多个第一走线RL2可以分别通过上述过孔与多个扩展走线RL1电连接，以进一步将各个端子p1引出。
可选地，参照图35C，在完成上述后对准工艺后，根据线路互连的需求，可以制备重布线层RDL3。
例如，可以在重布线层RDL2远离衬底的一侧形成覆盖层PLN2。然后，在覆盖层PLN2远离衬底的一侧形成重布线层RDL3。
例如，重布线层RDL3可以通过传统的光刻工艺制备，以在重布线层RDL3中形成用于电连接各个芯片的第二走线RL3。本公开的实施例不局限于此，重布线层RDL3也可以通过后对准工艺制备。
例如，根据扩展走线需求，还可以制备第四层布线、第五层布线等，本公开的实施例在此不做特别限制。
参照图35D，制备包括TFT驱动元件的背板。例如，所述背板可以包括衬底SUB8；设置在衬底SUB8上的驱动元件；和设置在所述驱动元件远离衬底一侧的多个端子p2。
参照图35E，对盒所述背板和设置有所述芯片的衬底SUB7。例如，使所述背板上的多个端子p2与位于重布线层RDL3中的多个第二走线RL3分别电连接，以实现驱动元件与芯片的电连接。
如上所述，在本公开的实施例中，可以先对芯片进行一定精度的排布，然后通过后对准工艺对芯片及端子(即pad)的位置、面积、形貌进行识别与分析，并结合光刻工艺，实现高精度自动布线与芯片键合。通过所述后对准工艺，可以提升微型芯片的键合精度，有利于芯片与其他电路的集成。而且，由于设置有所述后对准工艺，所以对芯片转移工艺的精度的要求可以降低，即有利于降低芯片转移工艺的难度。此外，自动布线工艺可对大面积内转移的巨量芯片同时进行高精度键合，提升了键合效率，更适合大批量、大面积的芯片键合。
图36A示意性示出了在根据本公开的一些实施例的后对准工艺的过程中形成多个扩展走线的俯视图。在图36A示出的实施例中，以显示装置为例，示出了显示基板的局部俯视图。参照图36A，衬底SUB9上设置有多个像素PX，例如，所述多个像素PX可以包括但不限于，用于实现显示功能的显示像素，用于实现探测功能的传感器像素等。所述显示像素包括但不限于OLED、microLED、miniLED、LCD等显示元件。
衬底SUB9上还设置有多个芯片CP。例如，多个芯片CP可以通过SMT或巨量转移工艺转移至衬底SUB9上。然后，可以使用所述后对准工艺形成多个扩展走线RL1，以电连接多个芯片CP。具体地，对设置有所述芯片CP的衬底(可以称为背板)进行拍照，并采用图像识别技术确定设置在所述背板上的各个芯片CP的端子p11的坐标、面积和形貌等参数，生成端子区(即pad区)的图形文件。例如，图36A示意性示出了各个芯片CP对应的拍照区域PTA。根据各个芯片CP的端子p11相对于衬底SUB9上的原点的坐标，可以确定出各个芯片CP的端子p11的坐标；并且，采用图像识别技术可以确定各个芯片CP的端子p11的面积和形貌。
此外，在对图片进行识别和分析的过程中，可对背板上的可视化图形进行不良判断和检测，以鉴别背板上存在的断路的连线，利用后对准工艺的金属扩展走线对背板上不良点进行修复，并筛选转移后由于偏移过大而无法连接的芯片。例如，可以采用图像识别技术确定各个不良点的坐标信息。
接着，在整个背板上沉积金属层，在金属层上涂布光刻胶，并根据上述图形文件通过数字直写或者数字曝光机图案化光刻胶。然后，根据图案化的光刻胶，对金属层进行刻蚀，以形成端子扩展层RDL1。在该端子扩展层RDL1中形成有多个扩展走线RL1，该多个扩展走线RL1可以通过过孔分别与各个芯片CP的端子p11电连接，以将各个端子p11引出。即，通过后对准工艺，在端子扩展层RDL1中形成用于电连接各个芯片的扩展走线RL1。
例如，参照图36A，软件可以根据各个芯片CP的端子p11的坐标并结合每个衬底上的芯片的实际转移情况确定出自动布线的路径。例如，在确定自动布线的路径的过程中，可以考虑避开显示像素等功能区域，使得布线路径分布在像素之间的间隙区域，从而电连接各个芯片。
例如，可以根据各个不良点的坐标信息，通过数字直写或者数字曝光机图案化光刻胶。然后，根据图案化的光刻胶，对金属层进行刻蚀，以形成端子扩展层RDL1。在该端子扩展层RDL1中形成有多个扩展走线RL1，该多个扩展走线RL1可以通过过孔分别与各个不良点电连接，以修复各个不良点。
图39A、图39B和图39C分别示意性示出了后对准工艺中形成的拍照区域。参照图39A，背板上的各个芯片可以为整屏密排的芯片，例如，显示装置中的microLED芯片。在这种情况下，显微镜以整面背板的一个位置标定标记(MARK)为原点，按固定的步进距离拍照后平移到下一拍照区域，实际拍照次数与背板大小和芯片密度有关。一个拍照区域中可以设置有一个或多个芯片。参照图39B，各个芯片在背板上不是密排的，即芯片的个数较少。在这种情况下，拍照区域可以为围绕芯片的理想位置的区域，一个拍照区域的覆盖范围可以大于芯片可能偏移的范围，保证芯片在拍照区域中。背板上可制作标定标记(MARK)为原点，用来确定芯片转移后的实际坐标。参照图39C，可在背板上制作有规律排布的位置标定标记(MARK1)，每一张单图中的位置标定标记(MARK1)与背板整体绝对坐标标定标记(MARK0)之间的位置是相对固定的，用于将每一张拍照的单图中的芯片位置换算成相对于整个背板的绝对位置坐标。当一次拍照区域中有多个芯片且排布密度较大时，为防止机台移动误差导致相邻图像无法完全密接，以及避免单张图像由于镜头成像方式导致的边缘图像畸变问题，可以使相邻的拍照区域之间存在重叠拍照区域，保证所有芯片的图像被完整拍摄。由于每一张单图中均有位置标定标记(MARK1)，因此在对芯片坐标进行图像识别时无需做图像拼接，仅需通过图像识别后计算单图中芯片的位置相对于单图中位置标定标记(MARK1)的坐标，并通过单图中位置标定标记(MARK1)和背板整体绝对坐标标定标记(MARK0)之间的位置关系做换算，得到单图中芯片的位置相对于背板整体绝对坐标标定标记(MARK0)的绝对坐标。
图36B和图36C分别示意性示出了在根据本公开的一些实施例的后对准工艺的过程中形成多个扩展走线的俯视图。图37A和图37B是沿图36B中的线AA’截取的截面图。图38示意性示出了两个芯片之间的布线的局部放大图。
参照图36B和图38，在本公开的实施例中，在衬底SUB9上可以设置多个固定连接部12。例如，各个芯片CP所在的位置附近可以设置至少两个固定连接部12。用于电连接两个芯片CP的扩展走线可以至少包括连接一个芯片的端子p1与该芯片邻近的一个固定连接部12的第一走线段RL11、用于连接两个芯片之间的两个固定连接部12的第二走线段RL12和用于连接另一个芯片的端子p1与该另一个芯片邻近的一个固定连接部12的第三走线段RL13。
需要说明的是，在该实施例中，为了描述方便，使用了第一走线段、第二走线段和第三走线段这样的表述，应该理解，所述第一走线段和所述第三走线段都是用于电连接芯片的一个端子和固定连接部的，所以它们可以都称为第一走线段；所述第二走线段是用于电连接两个固定连接部的。也就是说，在本文中，也可以使用第一走线段、第二走线段这样的表述来区分一个扩展走线的不同部分。
例如，各个芯片CP可以具有可以根据图片区分不同pad的标志，各个芯片的实际坐标由拍照后的图像经识别分析后计算确定。芯片上的标志可以包括但不限于芯片上pad的形貌、形状、尺寸、方向等特征。可选地，可以制作专门的特征来区分不同芯片的pad。
例如，上述第二走线段RL12可利用常规的光刻工艺制作在背板上，上述后对准工艺仅形成第一走线段RL11和第三走线段RL13。参照图37A，第一走线段RL11和第三走线段RL13可以位于端子扩展层RDL1中，第二走线段RL12位于与端子扩展层RDL1不同的层中。
例如，上述第一走线段RL11、第二走线段RL12和第三走线段RL13均可以通过后对准工艺形成。参照图37B，上述第一走线段RL11、第二走线段RL12和第三走线段RL13可以位于端子扩展层RDL1中。即，上述第一走线段RL11、第二走线段RL12和第三走线段RL13可以为同层金属扩展走线。
例如，固定连接部12与芯片的理想转移位置的中心之间的间距可以大于芯片转移过程中可能发生的最大偏移量。例如，在芯片转移过程中可能发生的最大偏移量为约10微米的情况下，固定连接部12与芯片的理想转移位置的中心之间的间距大于10微米。
应该理解，各个固定连接部12之间的布线的路径是相对固定的，例如，对于同一产品而言，各个固定连接部12之间的布线的路径可以设置为相同，即第二走线段RL12的布线路径相同。这样，在计算确定布线路径时，不需要计算各个第二走线段RL12的布线路径，从而可以减小自动布线的复杂度。在确定布线路径时，可以根据转移后各个芯片的实际位置，精确计算各个芯片的端子与固定连接部之间的布线路径，即，根据芯片的实际位置对布线路径进行局部更新，有利于提高自动布线的精度和效率。
结合参照图4、图36B和图36C，至少一个第二走线段RL12沿第一方向或第二方向延伸；以及在通过包括沿第一方向或第二方向延伸的第二走线段的扩展走线电连接的两个芯片中，一个芯片在所述第一方向上的相对位置与另一个芯片在所述第一方向上的相对位置不相同。
例如，在通过包括至少一个第二走线段的扩展走线电连接的两个芯片中，至少一个芯片相对于所述第二走线段RL12的延长线倾斜。例如，图36C中所示的4个芯片。
例如，在通过包括至少一个第二走线段的扩展走线电连接的两个芯片中，一个芯片相对于所述第二走线段RL12的延长线的朝向与另一个芯片相对于所述第二走线段RL12的延长线的朝向不相同。例如，图36B中所述的左侧的两个芯片。
例如，在通过包括至少一个第二走线段的扩展走线电连接的两个芯片中，每一个芯片包括的多个端子至少包括第一端子(例如图36B、图36C中所示的芯片的左侧端子)和第二端子(例如图36B、图36C中所示的芯片的右侧端子)。用于电连接两个芯片的第一端子的扩展走线包括的第二走线段RL12和用于电连接两个芯片的第二端子的扩展走线包括的第二走线段RL12彼此平行，和/或，用于电连接两个芯片的第一端子的扩展走线包括的第二走线段RL12和用于电连接两个芯片的第二端子的扩展走线包括的第二走线段RL12的长度基本相等。
例如，至少一个第一走线段RL11、RL13和与它相邻且电连接的第二走线段RL12之间具有夹角，所述夹角大于0°小于180°。
例如，在与同一个第二走线段RL12相邻且电连接的两个第一走线段RL11、RL13中，一个第一走线段RL113和与它相邻且电连接的第二走线段RL12之间的夹角不同于另一个第一走线段RL13和与它相邻且电连接的第二走线段RL12之间的夹角。
例如，在与同一个芯片的第一端子和第二端子电连接的两个第一走线段中，一个第一走线段RL11和与它相邻且电连接的第二走线段RL12之间的夹角不同于另一个第一走线段RL11和与它相邻且电连接的第二走线段RL12之间的夹角。
例如，各个固定连接部12之间的第二走线段RL12可以根据产品的共同特征，例如转移精度偏差或芯片连接方式等，设置为不同产品可共用的总线；或与芯片或背板上的选通电路电连接，使其作为具有选通功能的智能总线。
结合参照图36B和图36C，对于相同的产品，在转移工艺的精度的影响下，各个芯片的实际位置可能不同。由于设置有固定连接部12，这样，在各个固定连接部12之间的第二走线段RL12的路径可以是相同的。在计算实际的布线路径时，只需要布局更新上述第一走线段RL11和第三走线段RL13的路径。
在本公开的实施例中，所述半导体装置可以为显示装置。所述显示装置的驱动元件可以设置为驱动芯片的形式。图40A至图40C分别示意性示出了根据本公开实施例的显示装置的驱动芯片和各个像素的布置方式。
例如，用作驱动元件的驱动芯片CP1可以与像素对应的部分进行电连接，以使得所述驱动芯片CP1可以驱动多个像素PX。也就是说，在本公开的实施例中，无需在背板上设置驱动电路。例如，所述多个像素PX可以包括但不限于，用于实现显示功能的显示像素，用于实现探测功能的传感器像素等。所述显示像素包括但不限于OLED、microLED、miniLED、LCD等显示元件。
参照图40A，一个芯片CP可以包括至少2个端子p1，例如4个端子p1。围绕一个芯片CP可以设置至少2个像素PX，例如4个像素PX。一个芯片CP的4个端子p1分别通过扩展走线RL7与围绕它的4个像素PX电连接。例如，如果像素PX为显示像素，那么一个芯片CP的1个端子p1通过扩展走线RL7与该显示像素的阳极电连接，该芯片CP可以给该显示像素供应驱动信号。如果像素PX为传感器像素，那么一个芯片CP的1个端子p1通过扩展走线RL7与该传感器像素的一个电极电连接，该芯片CP可以从该传感器像素接收感应信号并进行一定的处理(例如滤波、放大)。
例如，多个芯片CP可以通过扩展走线RL8与总控芯片CP10电连接。
例如，对应显示像素，芯片CP可以为驱动芯片；对应传感器像素，芯片CP可以为功放芯片，总控芯片CP10可以为ADC芯片。
在本公开的实施例中，扩展走线RL7和扩展走线RL8可以位于相同的端子扩展层中，或者，扩展走线RL7和扩展走线RL8可以位于不同的端子扩展层中。例如，可以通过上述后对准工艺形成扩展走线RL7和扩展走线RL8。
各个扩展走线RL7和RL8的布线方式可以根据芯片之间的间距确定。如果芯片之间的间距离较近，例如所述间距为多个像素大小的间距，则可以根据芯片的实际坐标采用直接扩展走线的方式。如果芯片之间的间距较远，且相连路径较为复杂，则可采用上述实施例中提出的固定扩展走线加灵活扩展走线结合的方式。例如，芯片之间的扩展走线RL8可以采用固定扩展走线方式，芯片与像素之间的扩展走线RL7可以采用灵活扩展走线方式。
例如，一个总控芯片CP10和多个芯片CP可以组成一个芯片组，所述背板上可以设置一个或多个这样的芯片组。
需要说明的是，可以根据显示装置的PPI及所能提供的扩展走线空间确定具有驱动电路的芯片CP与像素PX的数量对应关系，例如，可以使芯片CP与像素PX一一对应，或者可以使一个芯片CP对应背板上的所有像素PX。
参照图40B，所述背板上的像素PX可以为不同类型的像素，例如所述像素PX可以包括红色子像素(即R子像素)、绿色子像(即G子像素)素和蓝色子像素(即B子像素)。在这种情况下，一个芯片CP可以具有6个端子p1(即6个接口)。6个端子p1分别通过扩展走线RL7与两个像素的R/G/B子像素电连接。
参照图40C，所述背板上可以既设置所述显示像素，又设置所述传感器像素。在该情况下，一个芯片CP可以具有驱动接口和功放接口等功能不同的接口(即端子)。通过上述后对准工艺，图像识别后判断芯片pad的位置，将芯片CP与各像素PX进行正确的连接。例如，显示像素PX可以与芯片CP的端子p11电连接，传感器像素PX可以与芯片CP的端子p12电连接。
在本公开的实施例中，所述显示装置可以包括发光元件。例如，所述发光元件可以为顶发射发光元件，上述芯片CP可以设置在发光元件的下方；或者，所述发光元件可以为底发射发光元件，上述芯片CP可以设置在发光元件的上方。图41示意性示出了芯片和像素的投影关系。参照图41，芯片CP在衬底上的正投影可以与多个像素PX在衬底上的正投影部分重叠。这样，可以实现具有更高PPI的显示装置。
在本公开的实施例中，可以实现更小尺度上的芯片驱动方式。此外，由于可以设置多个总控芯片，总控芯片还可以电连接至更高一级的控制芯片，因此，可以实现各区域的分别控制。
在本公开的实施例中，所述显示装置可以包括设置于所述背板上的选通芯片CP12。例如，所述选通芯片CP12可以包括选通TFT或门级电路。图42是根据本公开实施例的选通芯片的选通TFT的原理图。图43是根据本公开实施例的包括选通芯片的显示装置的局部平面图。图44A和图44B分别是根据本公开实施例的包括选通芯片的显示装置的电路连接图。
结合参照图42至图44B，所述显示装置可以包括选通芯片CP12、芯片CP和总控芯片CP10。一个所述选通芯片CP12可以包括至少2个端口(例如4个端口MUX1/MUX2/MUX3/MUX4)，一个所述芯片CP可以包括至少2个端子p1(例如4个端子p1)。位于同一行的多个像素PX可以通过行信号连接线L1电连接，位于同一列的多个像素PX可以通过列信号连接线L2电连接。一个选通芯片CP12的多个端口MUX1～MUX4可以分别通过扩展走线RL13与多个行信号连接线L1电连接。一个芯片CP的一个端子p1可以分别通过多个选通TFT与同一列的多个像素电连接。选通芯片CP12和多个芯片CP还可以通过扩展走线RL14电连接至总控芯片CP10。例如，多个选通芯片、至少一个总控芯片和多个芯片可以组成一个芯片组，在背板上可以设置多个这样的芯片组。
例如，在选通芯片CP12的某一端口发出的行选通信号的控制下，可以控制某一行的像素导通。在列选通信号的控制下，可以控制相应的芯片CP发送驱动信号给某一列的像素。这样，可以在选通信号的控制下，实现背板上的像素的分区显示和单独控制。
类似地，例如，所述像素PX可以包括但不限于，用于实现显示功能的显示像素，用于实现探测功能的传感器像素等。所述显示像素包括但不限于OLED、microLED、miniLED、LCD等显示元件。
例如，对应显示像素，芯片CP可以为驱动芯片；对应传感器像素，芯片CP可以为功放芯片，总控芯片CP10可以为ADC芯片。
需要说明的是，上述制造方法的一些步骤可以单独执行或组合执行，以及可以并行执行或顺序执行，并不局限于图中所示的具体操作顺序。
如这里所使用的，术语“基本上”、“大约”、“近似”和其它类似的术语用作近似的术语而不是用作程度的术语，并且它们意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。考虑到工艺波动、测量问题和与特定量的测量有关的误差(即，测量***的局限性)等因素，如这里所使用的“大约”或“近似”包括所陈述的值，并表示对于本领域普通技术人员所确定的特定值在可接受的偏差范围内。例如，“大约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±10％或±5％内。
虽然根据本公开的总体发明构思的一些实施例已被图示和说明，本领域普通技术人员将理解，在不远离本公开的总体发明构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。
Claims (9)
1.一种半导体装置，其特征在于，所述半导体装置包括：
相对设置的第一衬底和第二衬底；
设置于所述第一衬底的芯片，所述芯片包括芯片主体和设置于所述芯片主体上的多个第一端子；
设置于所述第一衬底的端子扩展层，所述端子扩展层包括导电材料；以及
设置于所述第二衬底的多个第二端子，
其中，所述端子扩展层和至少一个第一端子位于所述芯片主体的同一侧，所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述多个扩展走线分别与所述多个第一端子电连接，用于引出所述多个第一端子；
多个扩展走线在所述第一衬底上的正投影完全覆盖与该扩展走线电连接的第一端子在所述第一衬底上的正投影；以及
所述多个第一端子分别通过所述多个扩展走线与所述多个第二端子电连接，所述多个第二端子在所述第一衬底上的正投影与所述多个扩展走线在所述第一衬底上的正投影至少部分重叠。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括多个驱动元件，所述多个驱动元件设置于所述第二衬底上，所述多个第二端子位于所述多个驱动元件远离所述第二衬底的一侧，所述多个第二端子分别与所述多个驱动元件电连接。
3.根据权利要求1所述的半导体装置，其特征在于，所述芯片包括的多个第一端子均位于该芯片的芯片主体远离所述第一衬底的一侧；以及
所述半导体装置还包括粘性层，所述粘性层设置在所述第一衬底与所述芯片主体之间，用于将所述至少一个芯片固定于所述第一衬底上。
4.根据权利要求1所述的半导体装置，其特征在于，所述芯片包括的多个第一端子分别位于该芯片的芯片主体沿平行于所述第一衬底的第一衬底表面的方向的两侧，其中，所述第一衬底的第一衬底表面为所述第一衬底设置所述芯片的表面；以及
所述半导体装置还包括粘性层，所述粘性层设置在所述第一衬底与所述芯片主体之间，用于将所述芯片固定于所述第一衬底上。
5.根据权利要求1所述的半导体装置，其特征在于，所述芯片包括的多个第一端子分别位于该芯片的芯片主体沿垂直于所述第一衬底的第一衬底表面的方向的两侧，其中，所述第一衬底的第一衬底表面为所述第一衬底设置所述芯片的表面；以及
所述半导体装置还包括粘性层和第一导电层，所述粘性层设置在所述第一衬底与所述芯片主体之间，所述第一导电层设置在所述粘性层与所述芯片之间之间，所述第一导电层与所述芯片的靠近所述第一衬底的至少一个第一端子电连接。
6.根据权利要求1-5中任一项所述的半导体装置，其特征在于，所述第一衬底包括第一衬底表面，所述芯片设置在该第一衬底表面上，所述第一衬底表面包括第一衬底边缘；以及
至少一个扩展走线在所述第一衬底上的正投影相对于所述第一衬底边缘倾斜。
7.根据权利要求6所述的半导体装置，其特征在于，所述芯片主体具有远离所述第一衬底的第二表面，所述第二表面在所述第一衬底上的正投影具有规则形状，所述第二表面所述第一衬底上的正投影包括第一边缘；以及
所述第一边缘相对于所述第一衬底边缘倾斜。
8.一种半导体装置的制造方法，其特征在于，所述制造方法包括：
将芯片置于第一衬底上，其中，所述芯片包括芯片主体和设置于所述芯片主体上的多个第一端子；
通过后对准工艺在所述芯片远离所述第一衬底的一侧形成端子扩展层，其中，所述端子扩展层包括导电材料；
在第二衬底上形成多个第二端子；以及
对盒所述第一衬底和所述第二衬底，使得所述多个第一端子分别与多个第二端子电连接，
其中，所述通过后对准工艺在所述芯片远离所述第一衬底的一侧形成端子扩展层包括：
对设置有所述芯片的衬底进行拍照；
采用图像识别技术确定芯片的第一端子的坐标，以生成第一端子的图形文件；
在所述芯片远离所述第一衬底的一侧形成导电材料层；以及
根据所述图形文件，通过光刻工艺刻蚀所述导电材料层，以在所述端子扩展层中形成多个扩展走线，
其中，多个扩展走线在所述第一衬底上的正投影完全覆盖与该扩展走线电连接的第一端子在所述第一衬底上的正投影；以及
所述多个第一端子分别通过所述多个扩展走线与所述多个第二端子电连接，所述多个第二端子在所述第一衬底上的正投影与所述多个扩展走线在所述第一衬底上的正投影至少部分重叠。
9.根据权利要求8所述的制造方法，其特征在于，所述将芯片置于第一衬底上包括：
在所述第一衬底上形成粘性层；以及
通过转移工工艺将所述芯片转移至所述粘性层上，使得所述芯片通过所述粘性层固定于所述第一衬底上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110273788.3A CN115084110A (zh) | 2021-03-12 | 2021-03-12 | 半导体装置及其制造方法 |
| PCT/CN2022/080331 WO2022188859A1 (zh) | 2021-03-12 | 2022-03-11 | 半导体装置及其制造方法 |
| EP22766381.2A EP4131372A4 (en) | 2021-03-12 | 2022-03-11 | SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110273788.3A CN115084110A (zh) | 2021-03-12 | 2021-03-12 | 半导体装置及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115084110A true CN115084110A (zh) | 2022-09-20 |
Family
ID=83240689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110273788.3A Pending CN115084110A (zh) | 2021-03-12 | 2021-03-12 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115084110A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020185647A1 (en) * | 2001-06-11 | 2002-12-12 | Naoki Nakajo | Semiconductor element and method for producing the same |
| US20110254046A1 (en) * | 2008-01-08 | 2011-10-20 | Epistar Corporation | Light-emitting device |
| CN108336200A (zh) * | 2018-03-27 | 2018-07-27 | 湘能华磊光电股份有限公司 | Led芯片结构及其制备方法 |
| US20190115274A1 (en) * | 2016-02-18 | 2019-04-18 | Apple Inc. | Backplane structure and process for microdriver and micro led |
| US20190139901A1 (en) * | 2016-09-19 | 2019-05-09 | Deca Technologies Inc. | Semiconductor device and method of unit specific progressive alignment |
| CN110957405A (zh) * | 2019-12-26 | 2020-04-03 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
| CN111293135A (zh) * | 2020-02-20 | 2020-06-16 | 京东方科技集团股份有限公司 | 一种显示面板及其制造方法、显示装置 |
-
2021
- 2021-03-12 CN CN202110273788.3A patent/CN115084110A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020185647A1 (en) * | 2001-06-11 | 2002-12-12 | Naoki Nakajo | Semiconductor element and method for producing the same |
| US20110254046A1 (en) * | 2008-01-08 | 2011-10-20 | Epistar Corporation | Light-emitting device |
| US20190115274A1 (en) * | 2016-02-18 | 2019-04-18 | Apple Inc. | Backplane structure and process for microdriver and micro led |
| US20190139901A1 (en) * | 2016-09-19 | 2019-05-09 | Deca Technologies Inc. | Semiconductor device and method of unit specific progressive alignment |
| CN108336200A (zh) * | 2018-03-27 | 2018-07-27 | 湘能华磊光电股份有限公司 | Led芯片结构及其制备方法 |
| CN110957405A (zh) * | 2019-12-26 | 2020-04-03 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
| CN111293135A (zh) * | 2020-02-20 | 2020-06-16 | 京东方科技集团股份有限公司 | 一种显示面板及其制造方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418331B2 (en) | Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance | |
| US9048221B2 (en) | Device having electrodes formed from bumps with different diameters | |
| US6559531B1 (en) | Face to face chips | |
| US8080823B2 (en) | IC chip package and image display device incorporating same | |
| US8648477B2 (en) | Semiconductor chip, film substrate, and related semiconductor chip package | |
| US8981558B2 (en) | Semiconductor device | |
| US20090289345A1 (en) | Electronic device package and fabrication method thereof | |
| US20080284048A1 (en) | Alignment mark, semiconductor chip including the same, semiconductor package including the chip and methods of fabricating the same | |
| US11183482B2 (en) | Shift control method in manufacture of semiconductor device | |
| CN111200048B (zh) | 一种基于玻璃基板的高密度小间距led显示单元结构 | |
| US20220293635A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
| US20130009328A1 (en) | Alignment mark, semiconductor having the alignment mark, and fabricating method of the alignment mark | |
| CN110071087B (zh) | 半导体芯片以及包括该半导体芯片的半导体封装 | |
| WO2022188859A1 (zh) | 半导体装置及其制造方法 | |
| CN115084110A (zh) | 半导体装置及其制造方法 | |
| US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
| CN115084068A (zh) | 半导体装置及其制造方法 | |
| CN112103279A (zh) | 微显示装置及制造方法 | |
| KR20210123161A (ko) | 기판 접합 장치. | |
| KR20230085258A (ko) | 반도체 패키지 및 그의 검사 방법 | |
| US11282911B2 (en) | Display device, display module, method of manufacturing display device, and method of manufacturing display module | |
| US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
| US20030227080A1 (en) | Multi-chip module | |
| US11735529B2 (en) | Side pad anchored by next adjacent via | |
| CN212750893U (zh) | 微显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |