CN115083467B - 刷新控制电路及存储器 - Google Patents
刷新控制电路及存储器 Download PDFInfo
- Publication number
- CN115083467B CN115083467B CN202110276359.1A CN202110276359A CN115083467B CN 115083467 B CN115083467 B CN 115083467B CN 202110276359 A CN202110276359 A CN 202110276359A CN 115083467 B CN115083467 B CN 115083467B
- Authority
- CN
- China
- Prior art keywords
- row
- address
- addresses
- output
- random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004913 activation Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 238000013500 data storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本发明实施例提供一种刷新控制电路及存储器,刷新控制电路包括:随机输出模块,用于顺序接收a个单行地址中的n个单行地址和m个单行地址,n个单行地址指向的字线的单次开启时间大于预设时间,m个单行地址的出现频次排名前m,a个单行地址为相邻刷新命令之间开启的字线对应的单行地址,n为自然数,m为正整数;以及用于接收第一随机数,第一随机数为小于等于n+m的正整数,并在接收到第一随机数之后,输出第i个接收到的单行地址,i等于第一随机数;行锤地址生成模块,用于输出接收到的单行地址对应的行锤地址,行锤地址作为刷新命令的刷新对象。本发明实施例有利于兼顾不同类型的行锤地址的优先刷新。
Description
技术领域
本发明实施例涉及半导体领域,特别涉及一种刷新控制电路及存储器。
背景技术
随着半导体存储装置的密度不断增加,存储器单元呈现物理体积缩小、存储电荷减少以及抗噪声容限降低的特点,存储器单元之间的电磁相互作用对存储器单元的影响增大,存储器单元数据丢失的可能性增加。
具体地,当存储器单元中某一单行地址对应的字线被频繁开启或者长时间开启时,可能引发相邻地址(一般称为“行锤地址”)的电容器的漏电速率高于自然漏电速率,进而导致相邻地址的电容器在刷新信号到来之前因丢失过多电荷而发生数据丢失,这种情况一般称之为“行锤效应”;为抑制行锤效应,需要对行锤地址进行及时的刷新,以重新补充电荷,避免存储数据发生错误。
发明内容
本发明实施例提供一种刷新控制电路及存储器,有利于兼顾不同类型的行锤地址的刷新。
为解决上述问题,本发明实施例提供一种刷新控制电路,包括:随机输出模块,用于顺序接收多个单行地址,所述多个单行地址包括a个所述单行地址中的n个所述单行地址和a个所述单行地址中的m个所述单行地址,n个所述单行地址指向的字线的单次开启时间大于预设时间,m个所述单行地址的出现频次排名前m,所述a个单行地址为相邻刷新命令之间开启的字线对应的所述单行地址,n为自然数,m为正整数;以及用于接收第一随机数,所述第一随机数为小于等于n+m的正整数,并在接收到所述第一随机数之后,输出第i个接收到的所述单行地址,i等于所述第一随机数;行锤地址生成模块,与所述随机输出模块的输出端连接,用于输出接收到的所述单行地址对应的行锤地址;信号选择器,用于接收常规刷新地址和所述行锤地址,并输出地址信息,所述地址信息为所述行锤地址,或者,为所述行锤地址和所述常规刷新地址,所述地址信息作为所述刷新命令对应的刷新对象。
另外,所述随机输出模块用于顺序接收并顺序存储所述多个单行地址,以及用于在接收到所述第一随机数之后,输出种子地址,所述种子地址包括第i 个接收到的所述单行地址;还用于在输出所述种子地址之后,删除存储的所述种子地址。
另外,所述随机输出模块还用于在输出所述种子地址之后,删除存储的所有所述单行地址。
另外,刷新控制电路还包括:第一随机单元,用于随机生成并输出第一正整数;取余单元,分别与所述随机输出模块和所述第一随机单元连接,用于获取所述n+m的值和所述第一正整数,以及计算所述第一正整数除以所述n+m的值的余数,并输出所述余数加1的值,以作为所述第一随机数。
另外,刷新控制电路还包括:超时选择模块,与所述随机输出模块的输入端连接,用于顺序接收a个行激活命令、a个预充电命令以及所述a个行激活命令对应的所述a个单行地址,每一所述行激活命令与一单行地址对应,所述行激活命令用于开启所述单行地址指向的字线,所述预充电命令用于关闭所述字线,若n条所述字线的单次开启时间大于所述预设时间,则输出n条所述字线对应的n个所述单行地址,0≤n≤a。
另外,所述超时选择模块包括:计时单元,用于接收所述行激活命令和所述预充电命令,以获取所述单次开启时间,若所述单次开启时间大于所述预设时间,则输出超时信号;第一锁存单元,与所述计时单元的输出端连接,用于逐一接收所述a个单行地址中每一所述单行地址,以及逐一接收所述计时单元输出的每一所述超时信号,以输出n个所述超时信号对应的n个所述单行地址;若接收到所述超时信号,则输出所述超时信号到来之前最后接收到的所述单行地址。
另外,刷新控制电路还包括:高频选择模块,与所述随机输出模块的输入端连接,用于接收所述a个单行地址,以及逐一输出所述a个单行地址中出现频次排名前m的m个所述单行地址。
另外,高频选择模块包括:随机抓取模块,用于接收所述a个单行地址,以及随机输出所述a个单行地址中的b个所述单行地址,其中a>b>1;频次比较单元,与所述随机抓取模块的输出端连接,用于分析并输出b个所述单行地址中出现频次排名前m的m个所述单行地址。
另外,随机抓取模块包括:控制单元,用于在b个随机时间点生成并输出触发信号;第二锁存单元,用于逐一接收所述a个单行地址中每一个所述单行地址,以及逐一接收所述控制单元输出的每一所述触发信号,以输出b个所述触发信号对应的b个所述单行地址;若接收到所述触发信号,则输出所述触发信号到来之前最后接收到的所述单行地址。
另外,控制单元包括:第二随机单元,用于生成并输出第二随机数,所述第二随机数为正整数;第一计数单元,用于逐一接收a个行激活命令,并对接收到的所述行激活命令的个数进行计数,以输出第一计数值;其中,每一所述行激活命令对应一所述单行地址,所述a个行激活命令对应所述a个单行地址;数值比较单元,与所述第二随机单元的输出端和重置端连接,与所述第一计数单元的输出端和重置端连接,以及与所述第二锁存单元的输入端连接,用于接收所述第二随机数和所述第一计数值,若所述第一计数值等于所述第二随机数,则输出所述触发信号,并重置所述第二随机单元和所述第一计数单元,以使所述第二随机单元生成并输出新的所述第二随机数,以及使所述第一计数单元从零开始重新进行计数。
另外,所述信号选择器还用于接收选择信号,在接收到所述选择信号之前,依次接收并输出每一所述常规刷新地址,在接收到所述选择信号之后,中止输出所述常规刷新地址,接收并输出所述行锤地址;其中,所述选择信号表征所述信号选择器已接收到j-2个所述常规刷新地址,j为每一所述刷新命令对应的刷新行数,j>2。
另外,刷新控制电路还包括:第二计数单元,与所述信号选择器的控制端连接,用于对所述信号选择器接收到的所述常规刷新地址的个数进行计数,获取第二计数值,若所述第二计数值等于j-2,输出所述选择信号。
另外,所述信号选择器在输出完所述常规刷新地址和所述行锤地址之后,重置所述第二计数单元,以中止输出所述选择信号并控制所述第二计数单元从零开始重新计数。
另外,刷新控制电路还包括:常规刷新地址生成单元,用于生成并输出至少一个所述常规刷新地址,所述常规刷新地址生成单元的输出端分别与所述信号选择器的输入端和所述第二计数单元的输入端连接,所述第二计数单元用于接收所述常规刷新地址生成单元输出的所述常规刷新地址。
相应地,本发明实施例还提供一种存储器,包含上述任一项所述的刷新控制电路。
与现有技术相比,本发明实施例提供的技术方案具有以下优点:
上述技术方案中,在接收到超时开启和高频开启的字线对应的单行地址之后,根据第一随机数输出对应接收到的单行地址,由于第一随机数是随机数值,因此,对于接收到的所有单行地址来说,输出机会都是相同的,也就是说,刷新控制电路能够兼顾输出不同开启问题对应的行锤地址,避免偏袒或仅针对某一开启问题;同时,在接收行锤地址和常规刷新地址的情况下,至少输出行锤地址,无需根据默认的常规刷新地址的刷新顺序进行依次刷新,实现行锤地址的优先刷新,避免行锤地址对应的电容器在刷新信号到来之前因丢失过多电荷而发生数据丢失,有利于保证数据存储的准确性。
另外,在输出种子地址之后,删除存储的种子地址,有利于避免重复输出相同的种子地址,以及避免相同种子地址对应的行锤地址被重复刷新,从而节省刷新资源;同时,有利于提高其他未输出的单行地址的输出几率,以及提高对应的行锤地址的刷新概率,兼顾所有单行地址对应的行锤地址的刷新。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,除非有特别申明,附图中的图不构成比例限制。
图1为本发明实施例提供的刷新控制电路的功能结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
参考图1,刷新控制电路包括:随机输出模块10,用于顺序接收多个单行地址10c,多个单行地址10c包括a个单行地址10c中的n个单行地址10c和a 个单行地址10c中的m个单行地址10c,n个单行地址10c指向的字线的单次开启时间大于预设时间,m个单行地址10c的出现频次排名前m,a个单行地址 10c为相邻刷新命令之间开启的字线对应的单行地址10c,n为自然数,m为正整数;以及用于接收第一随机数32a,第一随机数32a为小于等于n+m的正整数,并在接收到第一随机数32a之后,输出第i个接收到的单行地址10c,i等于第一随机数32a;行锤地址生成模块20,与随机输出模块10的输出端连接,用于输出接收到的单行地址10c对应的行锤地址20a,行锤地址20a作为刷新命令的刷新对象;信号选择器30,用于接收常规刷新地址60a和行锤地址20a,并输出地址信息30a,地址信息30a为行锤地址20a,或者,为行锤地址20a和常规刷新地址60a,地址信息30a作为刷新命令对应的刷新对象。
指向的字线的单次开启时间大于预设时间的单行地址10c可称为超时地址,出现频次排名前m的单行地址可称为高频地址,对于n个超时地址和m个高频地址,随机输出模块10并没有接收顺序上的要求,既可以同时接收n个超时地址和m个高频地址,也可以先接收n个超时地址或先接收m个高频地址,还可以混合接收。本文中,随机输出模块10根据超时地址和高频地址的实际发送顺序进行逐一接收。
行锤地址20a为随机输出模块10输出的单行地址10c的相邻地址,具体来说,若单行地址10c为x,x为正整数,则行锤地址20a包括第一单行地址和第二单行地址,第一单行地址为x-1,第二单行地址为x+1。需要说明的是,行锤地址20a是相邻地址的统称,单位为“组”,一组行锤地址20a可包括一个单行地址10c的一个或多个相邻地址,在一些实施例中,行锤地址仅包括x+1或x-1,或者,还包括x+2或x-2中的至少一者。
本实施例中,以随机输出模块10接收一个第一随机数32a,并输出对应的一个单行地址10c,且行锤地址生成模块20输出的行锤地址20a包含两个单行地址10c作为示例进行详细说明;在其他实施例中,随机输出模块接收一个第一随机数,输出基于第一随机数的多条单行地址,例如,接收数值为i的第一随机数之后,输出第i、i+1以及i+2个接收到的单行地址,或者,接收多个第一随机数,输出多个第一随机数对应的多条单行地址。
本实施例中,随机输出模块10用于顺序接收并顺序存储多个单行地址10c,以及用于在接收到第一随机数32a之后,输出种子地址10d,种子地址10d包括第i个接收到的单行地址10c;还用于在输出种子地址10d之后,删除存储的种子地址10d。需要说明的是,单行地址10c只有在被随机输出模块10输出之后才被称为种子地址10d,所有被输出的单行地址10c都被称为种子地址10d,删除存储的种子地址10d指的是删除输出的被称为种子地址10d的单行地址10c。
当随机输出模块10需要随机输出两个单行地址10c时,随机输出模块10 先输出一个单行地址10c,再删除存储的该单行地址10c,进而再根据新的第一随机数32a从剩余存储的单行地址10c中随机选取一个单行地址10c并输出;当随机输出模块10需要随机输出三个及以上单行地址10c时,可重复执行上述动作。如此,有利于避免重复输出相同的单行地址10c以作为种子地址10d,以及避免重复刷新相同的行锤地址20a而造成刷新资源浪费;此外,有利于提高未输出的单行地址10c的输出几率,使得不同单行地址10c的输出几率相近。
举例来说,假设随机输出模块10接收到20个单行地址10c,当输出第一个单行地址10c(假设为A)时,A的输出概率为1/20,当输出第二个单行地址10c 时,若不删除已存储的A,则A还有1/20的输出概率,如此,A的总输出概率就变为了1/10,其他单行地址10c的输出概率依旧为1/20,两者差值为1/20;若删除已存储的A,则其他单行地址10c的输出概率变为了1/19,A的输出概率保持为原来的1/20,两者的差值为1/380。差值越小,不同单行地址10c的输出几率越相近,随机输出模块10的兼顾效果越好。
当随机输出模块10仅输出一个单行地址10c时,剩余存储的n+m-1单行地址10c可与下一批接收的n+m个单行地址10c一起,等待下一次刷新命令到来时的随机输出,此时,随时输出模块10输出任一单行地址10c的几率为1/ (2n+2m-1);在其他实施例中,为保证每一批接收的单行地址10c中,第一个被输出的单行地址10c的随机输出几率均为1/(n+m),随机输出模块还用于在输出种子地址之后,删除存储的所有单行地址。
需要说明的是,在删除存储的所有单行地址之前,随机输出模块输出的种子地址10d可包括一个或多个单行地址10c,输出的单行地址10c的数量可根据实际情况确定和实时调整。
本实施例中,刷新控制电路还包括:第一随机单元31,用于随机生成并输出第一正整数31a;取余单元32,分别与随机输出模块10和第一随机单元31 连接,用于获取n+m的值和第一正整数31a,以及计算第一正整数31a除以n+m 的值的余数,并输出余数加1的值,以作为第一随机数32a。取余单元32既可以主动从随机输出模块10中获取n+m的值,也可以被动接收随机输出模块10 向取余单元32输出的n+m的值。
本实施例中,刷新控制电路还包括:超时选择模块40,与随机输出模块10 的输入端连接,用于顺序接收a个行激活命令10a、a个预充电命令10b以及a 个行激活命令10a对应的a个单行地址10c,每一行激活命令10a与一单行地址 10c对应,行激活命令10a用于开启单行地址10c指向的字线,预充电命令10b 用于关闭字线,若n条字线的单次开启时间大于预设时间,则输出n条字线对应的n个单行地址10c,0≤n≤a。
若行激活命令10a和预充电命令10b确定的单次开启时间大于预设时间,则行激活命令10a指向的字线的相邻字线可能发生行锤效应,进而发生数据存储错误。需要说明的是,预设时间既可以是一个固定值,也可以是一个随着环境参数变化而变化的动态值,举例来说,若温度发生变化,电容器的自然漏电速度加快,则预设时间较短。
本实施例中,超时选择模块40包括:计时单元41,用于接收行激活命令 10a和预充电命令10b,以获取单次开启时间,若单次开启时间大于预设时间,则输出超时信号41a;第一锁存单元42,与计时单元41的输出端连接,用于逐一接收a个单行地址10c中每一单行地址10c,以及逐一接收计时单元41输出的每一超时信号41a,以输出n个超时信号41a对应的n个单行地址10c;若接收到超时信号41a,则输出超时信号41a到来之前最后接收到的单行地址10c。
其中,当计时单元41接收到行激活命令10a时,第一锁存单元42接收行激活命令10a指向的字线对应的单行地址10c;字线的单次开启时间由指向相同字线的在先行激活命令10a和在后预充电命令10b的接收时间间隔决定。
本实施例中,刷新控制电路还包括:高频选择模块50,与随机输出模块10 的输入端连接,用于接收a个单行地址10c,以及逐一输出a个单行地址10c中出现频次排名前m的m个单行地址。如此,可获取可能造成行锤效应的单行地址10c,避免字线频繁开启导致的相邻字线数据存储错误问题。
高频选择模块50接收的a个单行地址10c与超时选择模块40接收的a个单行地址相同,区别在于高频选择模块50输出的m个单行地址10c中不存在重复地址,而超时选择模块40输出的n个单行地址10c中可能出现重复的单行地址 10c。基于这一情况,若随机输出模块10输出两个单行地址10c,则可在超时选择模块40输出的n个单行地址10c中随机选择一个,以及在高频选择模块50 输出的m个单行地址10c中随机选择一个,如此,有利于降低输出相同单行地址10c的几率,保证两个单行地址10c对应的行锤地址20a的及时刷新,避免刷新资源的浪费。
本实施例中,m>1,如此,有利于抑制随机抓取造成的误差,保证输出的单行地址中包括a个单行地址中出现频次最多的单行地址,从而实现行锤地址的准确刷新;在其他实施例中,m还可以等于1。
若排名前m的单行地址因存在并列而导致实际个数大于m个,从排名前m 的单行地址中随机输出m个单行地址,或者,先输出排名靠前的没有重复的单行地址,再从排名靠后且并列排名的多个单行地址中随机输出剩余个数的单行地址,或者,输出排名前m的所有单行地址。
需要说明的是,m的取值除了可以是固定值以外,还可以是变化值,具体地,排名前m的单行地址指的是出现频次大于预设频次的单行地址,m的取值等于出现频次大于预设频次的单行地址的个数,当单行地址的出现频次大于预设频次时,可能造成相邻单行地址指向的字线的数据存储错误。如此,频次比较单元输出所有可能出现数据存储错误的行锤地址,进而尽可能避免数据存储错误。
本实施例中,高频选择模块50包括:随机抓取模块56,用于接收a个单行地址10c,以及随机输出a个单行地址10c中的b个单行地址10c;频次比较单元57,与随机抓取模块56的输出端连接,用于分析并输出b个单行地址10c中出现频次排名前m的m个单行地址10c。
随机抓取模块56进行随机抓取操作的目的为了减少地址样本的数量,即将地址样本从a个单行地址10c降到b个单行地址10c,当频次比较单元57基于地址样本分析出现频次最高的单行地址10c时,地址样本包含的单行地址10c 的数量较少,有利于提高频次比较单元57的分析速率,减少频次比较单元57 在分析过程中对计算资源的占用。
此外,相对于等差输出等规律性输出方式,采用随机抓取方式输出地址样本,有利于避免规律性输出方式对a个单行地址10c中具有规律性的重复单行地址10c造成较大影响,从而使得输出结果更具有代表性,即使得输出结果中不同单行地址10c的出现频次的比值更接近原始样本中不同单行地址10c的出现频次的比值,进而实现行锤地址20a的及时刷新和准确刷新。
举例来说,在包含a个单行地址10c的原始样本中,可存在规律性重复的特定单行地址,例如每隔s个单行地址10c就会出现一次的特定单行地址,该特定单行地址属于出现频次最多的单行地址10c。此时,若采用等差输出方式进行输出,即每隔k个单行地址10c输出一个单行地址10c,则当k等于s,且初始输出的单行地址10c不为上述特定单行地址时,就会永远无法输出上述特定单行地址,进而无法对特定单行地址对应的行锤地址20a进行及时刷新;相对的,采用随机输出方式进行输出则不会出现这一问题。
以上仅以“每隔s个单行地址就会出现一特定单行地址,s为固定值”作为规律性的示例,实际上规律性的示例还有很多,例如s可以为循环变化的数值,以例如13571357…的顺序进行循环。
需要说明的是,单行地址的规律性与输出动作的规律性相同即便不常见,但依旧可能出现;此外,当存储器遭受病毒程序等恶意程序攻击时,如果恶意程序可复制输出动作的规律性,进而以相同的规律性访问特定单行地址,只要恶意程序的初始访问地址与规律性输出的初始输出地址不同,就可以永久规避规律性输出,躲避了对行锤地址的刷新,造成存储器存储的数据发生大面积错误。
由于恶意程序需要复制输出方式的规律性,且初始访问的单行地址10c与初始输出的单行地址10c不同,才能避开规律性输出,使得输出结果不具备代表性,即无法输出恶意程序实际频繁访问的特定单行地址,因此,可采用无法复制的随机输出方式进行单行地址10c的选择性输出,以提高输出结果的代表性,使得存储器在遭受恶意程序攻击时,刷新命令能够及时有效地刷新可能出现数据错误的行锤地址20a。
本实施例中,随机抓取模块56包括:控制单元54,用于在b个随机时间点生成并输出触发信号54a;第二锁存单元55,用于逐一接收a个单行地址10c 中每一单行地址10c,以及逐一接收控制单元54输出的每一触发信号54a,以输出b个触发信号54a对应的b个单行地址10c;若接收到触发信号54a,则输出触发信号54a到来之前最后接收到的单行地址10c。
第二锁存单元55在接收到一单行地址10c之后,保留该单行地址10c;若第二锁存单元55在接收到下一单行地址10c之前接收到触发信号54a,则锁存并输出该单行地址10c;若第二锁存单元55先接收到下一单行地址10c,则舍弃已保留的单行地址10c,并保留下一单行地址10c。
本实施例中,控制单元54包括:第二随机单元51,用于生成并输出第二随机数51a,第二随机数51a为正整数;第一计数单元52,用于逐一接收a个行激活命令10a,并对接收到的行激活命令10a的个数进行计数,以输出第一计数值 52a;其中,每一行激活命令10a对应一单行地址10c,a个行激活命令10a对应 a个单行地址10c;数值比较单元53,与第二随机单元51的输出端和重置端连接,与第一计数单元52的输出端和重置端连接,以及与第二锁存单元55的输入端连接,用于接收第二随机数51a和第一计数值52a,若第一计数值52a等于第二随机数51a,则输出触发信号54a,并重置第二随机单元51和第一计数单元 52,以使第二随机单元51生成并输出新的第二随机数51a,以及使第一计数单元52从零开始重新进行计数。
本实施例中,第二随机数51a小于等于20。如此,有利于保证随机输出的 b个单行地址10c具有一定的样本数量,避免因样本数量过少而对随机抓取模块 56输出结果的代表性造成影响,有利于准确刷新行锤地址20a。
本实施例中,信号选择器30还用于接收选择信号70a,在接收到选择信号 70a之前,依次接收并输出每一常规刷新地址60a,在接收到选择信号70a之后,中止输出常规刷新地址60a,依次接收并输出每一行锤地址20a;其中,选择信号70a表征信号选择器30已接收到j-2个常规刷新地址60a,j为每一刷新命令对应的刷新行数,j>2。
在其他实施例中,选择信号表征信号选择器已接收到j-q个常规刷新地址, j>q,q由信号选择器输出的行锤地址的组数乘以每一组行锤地址包含的相邻地址的个数得到;此外,在其他实施例中,信号选择器的实际输出方式为:在接收到行锤地址之前,接收并输出每一常规刷新地址;若接收到行锤地址,中止输出常规刷新地址,并输出接收到的每一组行锤地址;在输出完行锤地址之后,继续接收并输出每一常规刷新地址。
本实施例中,刷新控制电路还包括:第二计数单元70,用于对信号选择器 30接收到的常规刷新地址60a的个数进行计数,获取第二计数值,若第二计数值等于j-2,输出选择信号70a。
可以知晓的是,选择信号70a为第二计数单元70输出的标识信号,用于切换信号选择器30接收行锤地址20a和常规刷新地址60a的开关,使得信号选择器30与常规刷新地址生成单元60之间的通路关闭,信号选择器30与行锤地址生成模块20之间的通路打开,从而接收并输出行锤地址20a;此外,该标识信号可以是第二计数值这一数值本身。
本实施例中,信号选择器30在输出完常规刷新地址60a和行锤地址20a之后,准确来说,是在输出完j-2个常规刷新地址60a和一组行锤地址20a之后,重置第二计数单元70,以中止输出选择信号70a并控制第二计数单元70从零开始重新计数,以等待下一个刷新命令REF到来,从而重复执行上述输出步骤,即先输出j-2个常规刷新地址60a,再输出一组行锤地址20a。
本实施例中,第二计数单元70还用于写入并更新j-2的值;在更新j-2的值以后,若第二计数值等于更新后的j-2,则输出选择信号70a。如此,有利于根据信号选择器30输出行锤地址20a的策略及时更新j-2的值,保证能够在刷新命令对应的刷新行数内完成行锤地址20a的刷新,或者,将刷新命令对应的刷新行数全部用于行锤地址20a的刷新。
本实施例中,刷新控制电路还包括:常规刷新地址生成单元60,用于生成并输出至少一个常规刷新地址60a,常规刷新地址生成单元60的输出端分别与信号选择器30的输入端和第二计数单元70的输入端连接,第二计数单元70用于接收常规刷新地址生成单元60输出的至少一个常规刷新地址60a。
本实施例中,在接收到超时开启的单行地址和高频开启的单行地址之后,根据第一随机数输出对应接收到的单行地址,由于第一随机数是随机数值,因此,对于接收到的所有单行地址来说,输出机会都是相同的,也就是说,刷新控制电路能够兼顾输出不同开启问题对应的行锤地址,避免偏袒或仅针对某一开启问题。
相应地,本发明实施例还提供一种存储器,包含上述任一项的刷新控制电路。存储器能够兼顾不同开启问题对应的行锤地址的刷新,且行锤地址相较于常规刷新地址能够优先刷新,从而实现公平地、及时地刷新不同行锤地址。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各自更动与修改,因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (12)
1.一种刷新控制电路,其特征在于,包括:
随机输出模块,用于顺序接收多个单行地址,所述多个单行地址包括a个所述单行地址中的n个所述单行地址和a个所述单行地址中的m个所述单行地址,n个所述单行地址指向的字线的单次开启时间大于预设时间,m个所述单行地址的出现频次排名前m,所述a个单行地址为相邻刷新命令之间开启的字线对应的所述单行地址,n为自然数,m为正整数;以及用于接收第一随机数,所述第一随机数为小于等于n+m的正整数,并在接收到所述第一随机数之后,输出第i个接收到的所述单行地址,i等于所述第一随机数;
行锤地址生成模块,与所述随机输出模块的输出端连接,用于输出接收到的所述单行地址对应的行锤地址;
信号选择器,用于接收常规刷新地址和所述行锤地址,并输出地址信息,所述地址信息为所述行锤地址,或者,为所述行锤地址和所述常规刷新地址,所述地址信息作为所述刷新命令对应的刷新对象;
高频选择模块,与所述随机输出模块的输入端连接,用于接收所述a个单行地址,以及逐一输出所述a个单行地址中出现频次排名前m的m个所述单行地址;
所述高频选择模块包括:
随机抓取模块,用于接收所述a个单行地址,以及随机输出所述a个单行地址中的b个所述单行地址,其中a>b>1;
频次比较单元,与所述随机抓取模块的输出端连接,用于分析并输出b个所述单行地址中出现频次排名前m的m个所述单行地址;
所述随机抓取模块包括:
控制单元,用于在b个随机时间点生成并输出触发信号;
第二锁存单元,用于逐一接收所述a个单行地址中每一个所述单行地址,以及逐一接收所述控制单元输出的每一所述触发信号,以输出b个所述触发信号对应的b个所述单行地址;若接收到所述触发信号,则输出所述触发信号到来之前最后接收到的所述单行地址。
2.根据权利要求1所述的刷新控制电路,其特征在于,所述随机输出模块用于顺序接收并顺序存储所述多个单行地址,以及用于在接收到所述第一随机数之后,输出种子地址,所述种子地址包括第i个接收到的所述单行地址;还用于在输出所述种子地址之后,删除存储的所述种子地址。
3.根据权利要求2所述的刷新控制电路,其特征在于,所述随机输出模块还用于在输出所述种子地址之后,删除存储的所有所述单行地址。
4.根据权利要求1所述的刷新控制电路,其特征在于,还包括:
第一随机单元,用于随机生成并输出第一正整数;
取余单元,分别与所述随机输出模块和所述第一随机单元连接,用于获取所述n+m的值和所述第一正整数,以及计算所述第一正整数除以所述n+m的值的余数,并输出所述余数加1的值,以作为所述第一随机数。
5.根据权利要求1所述的刷新控制电路,其特征在于,还包括:
超时选择模块,与所述随机输出模块的输入端连接,用于顺序接收a个行激活命令、a个预充电命令以及所述a个行激活命令对应的所述a个单行地址,每一所述行激活命令与一单行地址对应,所述行激活命令用于开启所述单行地址指向的字线,所述预充电命令用于关闭所述字线,若n条所述字线的单次开启时间大于所述预设时间,则输出n条所述字线对应的n个所述单行地址,0≤n≤a。
6.根据权利要求5所述的刷新控制电路,其特征在于,所述超时选择模块包括:
计时单元,用于接收所述行激活命令和所述预充电命令,以获取所述单次开启时间,若所述单次开启时间大于所述预设时间,则输出超时信号;
第一锁存单元,与所述计时单元的输出端连接,用于逐一接收所述a个单行地址中每一所述单行地址,以及逐一接收所述计时单元输出的每一所述超时信号,以输出n个所述超时信号对应的n个所述单行地址;若接收到所述超时信号,则输出所述超时信号到来之前最后接收到的所述单行地址。
7.根据权利要求1所述的刷新控制电路,其特征在于,所述控制单元包括:
第二随机单元,用于生成并输出第二随机数,所述第二随机数为正整数;
第一计数单元,用于逐一接收a个行激活命令,并对接收到的所述行激活命令的个数进行计数,以输出第一计数值;其中,每一所述行激活命令对应一所述单行地址,所述a个行激活命令对应所述a个单行地址;
数值比较单元,与所述第二随机单元的输出端和重置端连接,与所述第一计数单元的输出端和重置端连接,以及与所述第二锁存单元的输入端连接,用于接收所述第二随机数和所述第一计数值,若所述第一计数值等于所述第二随机数,则输出所述触发信号,并重置所述第二随机单元和所述第一计数单元,以使所述第二随机单元生成并输出新的所述第二随机数,以及使所述第一计数单元从零开始重新进行计数。
8.根据权利要求1所述的刷新控制电路,其特征在于,所述信号选择器还用于接收选择信号,在接收到所述选择信号之前,依次接收并输出每一所述常规刷新地址,在接收到所述选择信号之后,中止输出所述常规刷新地址,接收并输出所述行锤地址;
其中,所述选择信号表征所述信号选择器已接收到j-2个所述常规刷新地址,j为每一所述刷新命令对应的刷新行数,j>2。
9.根据权利要求8所述的刷新控制电路,其特征在于,还包括:第二计数单元,与所述信号选择器的控制端连接,用于对所述信号选择器接收到的所述常规刷新地址的个数进行计数,获取第二计数值,若所述第二计数值等于j-2,输出所述选择信号。
10.根据权利要求9所述的刷新控制电路,其特征在于,所述信号选择器在输出完所述常规刷新地址和所述行锤地址之后,重置所述第二计数单元,以中止输出所述选择信号,并控制所述第二计数单元从零开始重新计数。
11.根据权利要求9所述的刷新控制电路,其特征在于,还包括:常规刷新地址生成单元,用于生成并输出至少一个所述常规刷新地址,所述常规刷新地址生成单元的输出端分别与所述信号选择器的输入端和所述第二计数单元的输入端连接,所述第二计数单元用于接收所述常规刷新地址生成单元输出的所述常规刷新地址。
12.一种存储器,其特征在于,包含权利要求1-11中任一项所述的刷新控制电路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110276359.1A CN115083467B (zh) | 2021-03-15 | 2021-03-15 | 刷新控制电路及存储器 |
PCT/CN2021/120355 WO2022193607A1 (zh) | 2021-03-15 | 2021-09-24 | 刷新控制电路及存储器 |
US17/647,234 US11869567B2 (en) | 2021-03-15 | 2022-01-06 | Refresh control circuit and memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110276359.1A CN115083467B (zh) | 2021-03-15 | 2021-03-15 | 刷新控制电路及存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115083467A CN115083467A (zh) | 2022-09-20 |
CN115083467B true CN115083467B (zh) | 2024-05-03 |
Family
ID=83241621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110276359.1A Active CN115083467B (zh) | 2021-03-15 | 2021-03-15 | 刷新控制电路及存储器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115083467B (zh) |
WO (1) | WO2022193607A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115357952B (zh) * | 2022-10-18 | 2023-02-03 | 合肥奎芯集成电路设计有限公司 | 针对动态存储器的行锤攻击防御方法和装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1624801A (zh) * | 2003-12-05 | 2005-06-08 | 晶豪科技股份有限公司 | 伪静态随机存取存储器及其数据刷新方法 |
CN106128498A (zh) * | 2015-05-08 | 2016-11-16 | 爱思开海力士有限公司 | 半导体存储器件 |
CN108154895A (zh) * | 2016-12-06 | 2018-06-12 | 三星电子株式会社 | 执行锤击刷新操作和关联操作的存储器设备和存储器*** |
CN109698001A (zh) * | 2017-10-24 | 2019-04-30 | 长鑫存储技术有限公司 | 刷新计数器电路和方法、刷新计数器及存储器 |
CN110491430A (zh) * | 2018-05-14 | 2019-11-22 | 三星电子株式会社 | 存储器装置、刷新控制电路和操作存储器装置的方法 |
CN112236822A (zh) * | 2018-06-19 | 2021-01-15 | 美光科技公司 | 用于多个行锤击刷新地址序列的设备及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102124973B1 (ko) * | 2013-12-11 | 2020-06-22 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
KR102193993B1 (ko) * | 2014-02-21 | 2020-12-22 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US9431086B2 (en) * | 2014-10-06 | 2016-08-30 | Winbond Electronics Corp. | Memory circuit and refresh method thereof |
CN112106138B (zh) * | 2018-05-24 | 2024-02-27 | 美光科技公司 | 用于行锤击刷新采样的纯时间自适应采样的设备和方法 |
US10636476B2 (en) * | 2018-11-01 | 2020-04-28 | Intel Corporation | Row hammer mitigation with randomization of target row selection |
US10504577B1 (en) * | 2018-11-05 | 2019-12-10 | Micron Technology, Inc. | Apparatus with a row hit rate/refresh management mechanism |
-
2021
- 2021-03-15 CN CN202110276359.1A patent/CN115083467B/zh active Active
- 2021-09-24 WO PCT/CN2021/120355 patent/WO2022193607A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1624801A (zh) * | 2003-12-05 | 2005-06-08 | 晶豪科技股份有限公司 | 伪静态随机存取存储器及其数据刷新方法 |
CN106128498A (zh) * | 2015-05-08 | 2016-11-16 | 爱思开海力士有限公司 | 半导体存储器件 |
CN108154895A (zh) * | 2016-12-06 | 2018-06-12 | 三星电子株式会社 | 执行锤击刷新操作和关联操作的存储器设备和存储器*** |
CN109698001A (zh) * | 2017-10-24 | 2019-04-30 | 长鑫存储技术有限公司 | 刷新计数器电路和方法、刷新计数器及存储器 |
CN110491430A (zh) * | 2018-05-14 | 2019-11-22 | 三星电子株式会社 | 存储器装置、刷新控制电路和操作存储器装置的方法 |
CN112236822A (zh) * | 2018-06-19 | 2021-01-15 | 美光科技公司 | 用于多个行锤击刷新地址序列的设备及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115083467A (zh) | 2022-09-20 |
WO2022193607A1 (zh) | 2022-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112767983B (zh) | 刷新控制电路及存储器 | |
CN112786087B (zh) | 刷新电路及存储器 | |
WO2019079157A1 (en) | APPARATUS AND METHODS FOR REFRESHING MEMORY | |
CN114420181B (zh) | 刷新电路和存储器 | |
CN106856098B (zh) | 一种用于DRAM或eDRAM刷新的装置及其方法 | |
CN115083467B (zh) | 刷新控制电路及存储器 | |
CN113223570B (zh) | 目标行刷新方法及存储器装置中所采用的决策电路 | |
US20190026028A1 (en) | Minimizing performance degradation due to refresh operations in memory sub-systems | |
US20220293160A1 (en) | Refresh circuit and memory | |
US20220293161A1 (en) | Refresh control circuit and memory | |
US6958944B1 (en) | Enhanced refresh circuit and method for reduction of DRAM refresh cycles | |
US11869567B2 (en) | Refresh control circuit and memory | |
CN114564423A (zh) | 基于镜像存储的dram访问*** | |
Noy et al. | Design of a refresh-controller for GC-eDRAM based FIFOs | |
CN115249500A (zh) | 攻击地址的获取方法及其电路、锤击刷新方法和存储器 | |
CN114253777A (zh) | 内存测试方法、装置及存储介质 | |
WO2024159564A1 (zh) | 地址选择电路、地址选择方法、刷新控制电路和存储*** | |
WO2024159574A1 (zh) | 地址选择电路、地址选择方法、刷新控制电路和存储*** | |
US20230342083A1 (en) | Data writing method, test method, writing apparatus, medium, and electronic device | |
CN111224896B (zh) | 一种多指针报文管理方法及装置 | |
WO2024159573A1 (zh) | 地址选择电路、地址选择方法、刷新控制电路和存储*** | |
WO2024036720A1 (zh) | 获取行锤刷新地址的方法和设备 | |
US11527274B1 (en) | Memory array circuits including word line circuits for improved word line signal timing and related methods | |
CN118471290A (zh) | 地址选择电路、地址选择方法、刷新控制电路和存储*** | |
US20230152977A1 (en) | Memory Management Technology and Computer System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |