CN115065380B - 伪码同步方法、装置、电子设备和存储介质 - Google Patents

Abstract

本申请实施例公开了一种伪码同步方法、装置、电子设备和存储介质。获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号；获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号；针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据；根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步。本申请实施例提高了伪码同步精度。

Description

伪码同步方法、装置、电子设备和存储介质

技术领域

本申请实施例涉及信号处理技术，尤其涉及一种伪码同步方法、装置、电子设备和存储介质。

背景技术

欧洲环线***的上行链路信号制式为码分多址(Code Division MultipleAccess，CDMA)，是一种基于直接序列扩频技术(Direct Sequence Spread Spectrum，DSSS)的通信方式，发射端载波既受基带数字信号调制，又受伪码调制。

通常接收端在进行伪码同步前需要进行载波同步。在载波同步过程中会引入相位差，影响伪码同步的精度。

发明内容

本申请提供一种伪码同步方法、装置、电子设备和存储介质，以提高伪码同步精度。

第一方面，本申请实施例提供了一种伪码同步方法，该伪码同步方法包括：

获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号；

获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号；

针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据；

根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步。

第二方面，本申请实施例还提供了一种伪码同步装置，该伪码同步装置包括：

扩频信号获取模块，用于获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号；

伪码信号获取模块，用于获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号；

同步判定数据获取模块，用于针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据；

伪码信号调整模块，用于根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步。

第三方面，本申请实施例还提供了电子设备，该电子设备包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序；

当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如本申请实施例提供的任意一种伪码同步方法。

第四方面，本申请实施例还提供了一种包括计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行如本申请实施例提供的任意一种伪码同步方法。

本申请通过获取同相支路的扩频信号和正交支路的扩频信号，以及获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号，针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据，因此得到各支路伪码信号的同步判定数据。当同相支路的扩频信号和正交支路的扩频信号，由于载波不同步而存在相位差时，同相支路的扩频信号和正交支路的扩频信号中的相位差的平方，相当于分别各自乘以一个正弦函数或者余弦函数，进行叠加的结果为1，不会影响各支路伪码信号的同步判定数据的结果，也即可以消除载波不同步产生的相位差，提高各支路伪码信号的同步判定数据的准确性。根据各支路伪码信号的同步判定数据可以准确调整各支路的相位，使调整后的相位中间支路的伪码信号与同相支路的扩频信号精确同步。因此，通过本申请的技术方案，解决了当载波同步过程中存在生相位差时，相位差会影响伪码同步的精度的问题，达到了提高伪码同步精度的效果。

附图说明

图1是本申请实施例一中的一种伪码同步方法的流程图；

图2是本申请实施例二中的一种伪码同步方法的流程图；

图3是本申请实施例二中的一种伪码同步方法的原理图；

图4是本申请实施例三中的一种伪码同步装置的结构示意图；

图5是本申请实施例四中的一种电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”和“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本申请实施例一提供的一种伪码同步方法的流程图，本实施例可适用于对伪码信号进行相位同步的情况，该方法可以由伪码同步装置执行，该装置可以采用软件和/或硬件实现。

参见图1所示的伪码同步方法，具体包括如下步骤：

S110、获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号。

输入信号为信号发射方载波经过基带信号和伪码信号共同调制后的发送到信号接收方的信号。载波同步为信号接收方对载波相位进行调整使得载波的相位与输入信号中载波相位达到同步，从而得到去除载波信号后的同相支路的扩频信号和正交支路的扩频信号，也即同相支路的扩频信号和正交支路的扩频信号中不包含载波信号。扩频信号是指采用CDMA技术，选择特定的二进制伪随机序列作为伪码，采用直接序列扩频技术对基带信号进行扩频调制得到的信号。同相支路的扩频信号为输入信号载波同步后输出的同相支路信号，正交支路的扩频信号为输入信号载波同步后输出的正交支路信号。

S120、获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号。

伪码产生器用于为信号接收方产生伪码，信号接收方存储有伪码信号，伪码信号为周期性信号，当伪码产生器产生的伪码与扩频信号的伪码相位相同时，可以实现对扩频信号的解扩，得到基带信号。通过对伪码产生器产生的伪码信号做延时处理得到三路信号，分别为相位滞后支路、相位中间支路和相位超前支路，用于产生伪码同步的判定数据。具体的，相位中间支路为伪码产生器产生的伪码信号；相位滞后支路为对伪码产生器产生的伪码信号沿滞后方向调整TC/2后得到的支路信号；相位超前支路为对伪码产生器产生的伪码信号沿超前方向调整TC/2后得到的支路信号。其中TC为一个码元周期。

S130、针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据。

各支路的伪码信号也即相位滞后支路、相位中间支路和相位超前支路。将各支路中的一个支路伪码信号分别与不同支路的扩频信号相乘后计算其在一个伪码周期内的积分，将两个积分值的平方相加，得到该支路伪码信号的同步判定数据。示例性的，将相位滞后支路分别与同相支路的扩频信号和正交支路的扩频信号相乘，分别对两个相乘得到的信号在一个伪码周期内做积分，得到两个积分值，对两个积分值做平方计算，得到两个平方数据，并将两个平方数据进行叠加，得到相位滞后支路的同步判定数据。需要说明的是，由于伪码信号中数值只有+1和-1，所以相位滞后支路分别与同相支路的扩频信号和正交支路的扩频信号相乘，实际上可以通过判断伪码信号数值的符号，对同相支路的扩频信号和正交支路的扩频信号做加法实现相乘过程，可以提高计算效率，节约计算资源。相位中间支路和相位超前支路的同步判定数据的获取与相位滞后支路的同步判定数据的方法相同，这里不再赘述。

S140、根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步。

不同支路伪码信号的同步判定数据用于对伪码信号相位的调整提供判断依据。伪码信号的相位调整通过调整伪码产生器的伪码地址实现，当伪码地址发生变化时，各支路伪码信号的相位都发生相应的调整。伪码同步是指相位中间支路的伪码信号与同相支路的扩频信号的相位同步。示例性的，可以将伪码同步的调整过程分为伪码捕获阶段和伪码追踪阶段。在伪码捕获阶段，可以通过相位中间支路的同步判定数据调整伪码产生器产生的伪码信号的相位，示例性的，每次调整伪码信号地址滑动一个码元长度，并通过相位中间支路的同步判定数据，确定是否进入伪码追踪阶段；在伪码追踪阶段，通过相位滞后支路的同步判定数据和相位超前支路的同步判定数据，调整伪码产生器产生的伪码信号的相位，示例性的，每次调整伪码信号地址滑动半个码元长度，并通过比较相位滞后支路的同步判定数据和相位超前支路的同步判定数据，确定调整后的相位中间支路的伪码信号是否与同相支路的扩频信号同步。

本实施例的技术方案，通过获取同相支路的扩频信号和正交支路的扩频信号，以及获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号，针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据，因此得到各支路伪码信号的同步判定数据。当同相支路的扩频信号和正交支路的扩频信号，由于载波不同步而存在相位差时，同相支路的扩频信号和正交支路的扩频信号中的相位差的平方，相当于分别各自乘以一个正弦函数或者余弦函数，进行叠加的结果为1，不会影响各支路伪码信号的同步判定数据的结果，也即可以消除载波不同步产生的相位差，提高各支路伪码信号的同步判定数据的准确性。根据各支路伪码信号的同步判定数据可以准确调整各支路的相位，使调整后的相位中间支路的伪码信号与同相支路的扩频信号精确同步。因此通过本申请的技术方案，解决了当载波同步过程中存在生相位差时，相位差会影响伪码同步的精度的问题，达到了提高伪码同步精度的效果。

实施例二

图2为本申请实施例二提供的一种伪码同步方法的流程图方法的流程图，本实施例的技术方案在上述技术方案的基础上进一步细化。

进一步地，把“将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据”，细化为：“在伪码捕获阶段，将相位中间支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位中间支路对应的中间同步判定数据；在伪码追踪阶段，将相位超前支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位超前支路对应的超前同步判定数据，以及，将相位滞后支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位滞后支路对应的滞后同步判定数据”，以完善不同阶段的同步判定数据确定机制。

进一步地，将“根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位”，细化为“在伪码捕获阶段，根据中间同步判定数据和预设追踪阈值，确定是否由伪码捕获阶段进入伪码追踪阶段；若处于伪码捕获阶段，则将不同支路的伪码信号向预设方向移动一个码长”；以及“若处于伪码追踪阶段，则根据超前同步判定数据与滞后同步判定数据的差值，调整各支路伪码信号的相位”，以完善伪码信号的调整机制。

参见图2所示的一种伪码同步方法，包括：

S210、获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号。

S220、获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号。

S230、在伪码捕获阶段，将相位中间支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位中间支路对应的中间同步判定数据。

在伪码捕获阶段，伪码产生器产生的伪码信号与向支路的扩频信号和正交支路的扩频信号的相位相差较大，示例性的，相位相差至少为一个码元。将相位中间支路的伪码信号与同相支路的扩频信号和正交支路的扩频信号分别相乘，将相乘后的信号在一个伪码周期内进行积分，得到两个积分值平和后进行叠加，得到相位中间支路对应的中间同步判定数据。中间同步判定数据用于判断伪码同步的调整是否处于伪码捕获阶段。

通过在伪码捕获阶段，得到相位中间支路对应的中间同步判定数据，为伪码捕获阶段的伪码同步调整提供同步判定数据。

S231、在伪码捕获阶段，根据中间同步判定数据和预设追踪阈值，确定是否由伪码捕获阶段进入伪码追踪阶段；若否，则执行S232；否则，执行S240。

预设追踪阈值为预先设置的阈值，用于判断是否由伪码捕获阶段进入伪码追踪阶段，可以由技术人员根据需要或经验进行设定或调整。具体的，当中间同步判定数据大于预设追踪阈值时，则由伪码捕获阶段进入伪码追踪阶段，也即执行S240；当中间同步判定数据小于等于预设追踪阈值时，则仍然在伪码捕获阶段，不能由伪码捕获阶段进入伪码追踪阶段，也即执行S232。

S232、将不同支路的伪码信号向预设方向移动一个码长；返回执行S230。

若处于伪码捕获阶段，也即中间同步判定数据小于等于预设追踪阈值时，调整伪码产生器的伪码地址向预设方向滑动一个码长，也即则将不同支路的伪码信号向预设方向移动一个码长。在执行S232后返回S230。

预设方向为预先设置的方向，示例性的，可以是滞后方向或者超前方向中任意一个，本申请不做具体限定。在伪码捕获阶段，由于同相支路的扩频信号和正交支路的扩频信号与伪码产生器产生的相位中间支路的伪码信号相位相差较大，不判定相位调整方向，直接按照预设方向调整伪码信号的相位，可以减少计算次数，提高调整效率。

在伪码捕获阶段通过中间同步判定数据和预设追踪阈值，确定是否由伪码捕获阶段进入伪码追踪阶段，可以区分不同的调整阶段，以方便后续采用不同的调整方式，并在伪码捕获阶段，将不同支路的伪码信号向预设方向移动一个码长，按照预设方向调整一个码长，不需要判断调整方向，可以缩短调整时间，节约计算资源，提高伪码同步调整的效率。

在一个可选实施例中，将不同支路的扩频信号在至少一个采样点的幅值平方和进行叠加，得到预设追踪阈值。

将同相支路的扩频信号和正交支路的扩频信号在至少一个采样点的幅值平方和进行叠加，得到预设追踪阈值。采样点个数为预设值，可以由技术人员根据需要或经验进行设定或调整，例如，2000个。

幅值平方和进行叠加，相当于同相支路的扩频信号和正交支路的扩频信号各自乘以一个正弦函数或余弦函数，正弦函数和余弦函数的平方和等于1，在载波同步中存在误差的情况下，可有效消除载波同步的相位差的影响，提高伪码同步的准确性。

S240、在伪码追踪阶段，将相位超前支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位超前支路对应的超前同步判定数据，以及，将相位滞后支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位滞后支路对应的滞后同步判定数据。继续执行S241。

在伪码追踪阶段，伪码产生器产生的伪码信号与向支路的扩频信号和正交支路的扩频信号的相位相差较小，示例性的，相位差小于一个码元。将相位超前支路的伪码信号与同相支路的扩频信号和正交支路的扩频信号分别相乘，将相乘后的信号在一个伪码周期内进行积分，得到两个积分值平方后进行叠加，得到相位超前支路对应的超前同步判定数据。将相位滞后支路的伪码信号与同相支路的扩频信号和正交支路的扩频信号分别相乘，将相乘后的信号在一个伪码周期内进行积分，得到两个积分值平方和后进行叠加，得到相位滞后支路对应的滞后同步判定数据。超前同步判定数据和滞后同步判定数据用于作为在伪码追踪阶段对伪码信号的相位进行调整的判断以及，示例性的，可以用于判断伪码信号的相位调整方向。

由于伪码捕获阶段和伪码追踪阶段，在时间上是没有交叉的，且超前同步判定数据、滞后同步判定数据的获取方法与中间判定数据的计算方法相同，因此在得到超前同步判定数据或滞后同步判定数据时，相位超前支路或相位滞后支路可以与相位中间支路复用积分器和累加器等硬件资源，降低硬件资源成本。

在伪码追踪阶段，得到相位超前支路对应的超前同步判定数据，以及相位滞后支路对应的滞后同步判定数据，可以为伪码追踪阶段的伪码同步调整提供同步判定数据。

S241、根据超前同步判定数据与滞后同步判定数据的差值，调整各支路伪码信号的相位。

若处于伪码追踪阶段，也即中间同步判定数据大于预设追踪阈值时，计算超前同步判定数据与滞后同步判定数据的差值，也即用超前同步判定数据减去滞后同步判定数据得到的数据。超前同步判定数据与滞后同步判定数据的差值，表示伪码产生器产生的中间相位支路的伪码信号与同相支路的扩频信号的相位关系，因此通过该差值可以确定相位调整方向，沿着该相位调整方向调整伪码信号的伪码地址移动半个码长，也即调整各支路伪码信号的相位。

通过在处于伪码追踪阶段时，根据超前同步判定数据与滞后同步判定数据的差值，调整各支路伪码信号的相位，可以实现对伪码相位的精确调整，快速实现伪码同步。

在一个可选实施例中，根据超前同步判定数据与滞后同步判定数据的差值，调整各支路伪码信号的相位，包括：若差值大于预设差值阈值，则将不同支路的伪码信号向滞后方向移动半个码长；若差值小于预设差值阈值，则将不同支路的伪码信号向超前方向移动半个码长；若差值等于预设差值阈值，则禁止调整不同支路的伪码信号的相位。

预设差值阈值用于表示超前同步判定数据与滞后同步判定数据的相位关系，示例性的，预设差值阈值可以设置为0。若差值大于预设差值阈值，表示伪码产生器产生的中间相位支路的伪码信号相位，超前于同相支路的扩频信号的相位，调整伪码信号的伪码地址向滞后方向移动半个码长，也即将不同支路的伪码信号向滞后方向移动半个码长；若差值小于预设差值阈值，表示伪码产生器产生的中间相位支路的伪码信号相位，滞后于同相支路的扩频信号的相位，调整伪码信号的伪码地址向超前方向移动半个码长，也即将不同支路的伪码信号向超前方向移动半个码长；若差值等于预设差值阈值，表示伪码产生器产生的中间相位支路的伪码信号相位，与同相支路的扩频信号的相位达到同步，此时可以确定达到伪码同步，则禁止调整不同支路的伪码信号的相位。

通过根据超前同步判定数据与滞后同步判定数据的差值，确定伪码信号移动方向，可以实现对伪码信号的精确调整，提高伪码调整效率，在差值等于预设差值阈值，达到伪码同步状态，则禁止调整不同支路的伪码信号的相位，防止进行误调整，保证伪码调整的准确性。

在一个可选实施例中，伪码同步方法还包括：将伪码捕获阶段末次的相位中间支路的伪码信号、或伪码追踪阶段的任一相位中间支路的伪码信号作为目标伪码信号；根据目标伪码信号对同相支路的扩频信号乘积的积分结果，确定符号标识；根据同步后的相位中间支路的伪码信号对同相支路的扩频信号进行解扩，得到基础解扩信号；根据符号标识和基础解扩信号，得到目标解扩信号。

目标伪码信号用于确定符号标识，目标伪码信号可以是伪码捕获阶段末次的相位中间支路的伪码信号、或伪码追踪阶段的任一相位中间支路的伪码信号。伪码捕获阶段末次的相位中间支路的伪码信号，为在伪码捕获阶段，根据中间同步判定数据和预设追踪阈值，确定进入伪码追踪阶段时的中间支路的伪码信号。优选的，选择伪码捕获阶段末次的相位中间支路的伪码信号，作为目标伪码信号。伪码捕获阶段末次的相位中间支路的伪码信号与同相支路的扩频信号中伪码信号的相位已经在一个码元长度以内，这时相位中间支路与同相支路的扩频信号乘积的积分结果的符号，和伪码追踪阶段的任一相位中间支路的伪码信号与同相支路的扩频信号乘积的积分结果的符号相同，这样不需要再次计算相位中间支路与同相支路的扩频信号乘积的积分，可以实现数据的复用，节约计算资源。

符号标识为解扩信号的符号位的标识数据，用于表示相位中间支路的伪码信号与同相支路的扩频信号的相位关系。示例性的，相位关系包括相位一致和相位相反两种关系，相对应的，符号标识包括0和1。具体的，计算目标伪码信号对同相支路的扩频信号乘积的积分结果，若积分结果为正值，表示相位相反，符号标识为0；反之，表示相位一致，符号标识为1。根据同步后的相位中间支路的伪码信号与同相支路的扩频信号相乘，实现对同相支路的扩频信号进行解扩，得到基础解扩信号。此时基础解扩信号中已经不包含伪码信号，但是基础解扩信号与输入信号中的基带信号存在相位一致和相位相反两种关系。因此，根据符号标识和基础解扩信号，得到目标解扩信号。目标解扩信号为输入信号中的基带信号，也即伪码同步后的信号。

通过将伪码捕获阶段末次的相位中间支路的伪码信号、或伪码追踪阶段的任一相位中间支路的伪码信号作为目标伪码信号；根据伪码信号确定符号标识，可以准确确定基础解扩信号的符号；根据符号标识和基础解扩信号，得到目标解扩信号，可以获得准确地目标解扩信号。

图3为本实施例提供的一种伪码同步方法的原理图。其中，31表示相位滞后支路；32表示相位中间支路；33表示相位超前支路；i表示同相支路的扩频信号；q表示正交支路的扩频信号。图中平方和从上到下分别对应滞后同步判定数据、中间同步判定数据和超前同步判定数据。符号判决为根据符号标识判断基础解扩信号的符号，得到目标解扩信号。

本实施例的技术方案，在伪码捕获阶段，确定相位中间支路对应的中间同步判定数据，根据中间同步判定数据和预设追踪阈值，确定是否由伪码捕获阶段进入伪码追踪阶段，区分不同的伪码同步阶段；并在伪码捕获阶段，将不同支路的伪码信号向预设方向移动一个码长，实现在伪码捕获阶段对伪码信号相位的快速调整；在伪码追踪阶段，确定相位超前支路对应的超前同步判定数据和相位滞后支路对应的滞后同步判定数据，根据超前同步判定数据与滞后同步判定数据的差值，调整各支路伪码信号的相位，实现在伪码追踪阶段对伪码信号相位的准确调整。在不同的阶段采用不同的方式对伪码信号的相位进行调整，提高伪码同步的精度。

实施例三

图4所示为本申请实施例三提供的一种伪码同步装置的结构示意图，本实施例可适用于对伪码信号相位调整的情况，该伪码同步装置的具体结构如下：

扩频信号获取模块410，用于获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号；

伪码信号获取模块420，用于获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号；

同步判定数据获取模块430，用于针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据；

伪码信号调整模块440，用于根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步。

本实施例的技术方案，通过获取同相支路的扩频信号和正交支路的扩频信号，以及获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号，针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据，因此得到各支路伪码信号的同步判定数据。当同相支路的扩频信号和正交支路的扩频信号，由于载波不同步而存在相位差时，同相支路的扩频信号和正交支路的扩频信号中的相位差的平方，相当于分别各自乘以一个正弦函数或者余弦函数，进行叠加的结果为1，不会影响各支路伪码信号的同步判定数据的结果，也即可以消除载波不同步产生的相位差，提高各支路伪码信号的同步判定数据的准确性。根据各支路伪码信号的同步判定数据可以准确调整各支路的相位，使调整后的相位中间支路的伪码信号与同相支路的扩频信号精确同步。因此通过本申请的技术方案，解决了当载波同步过程中存在生相位差时，相位差会影响伪码同步的精度的问题，达到了提高伪码同步精度的效果。

可选的，同步判定数据获取模块430，包括：

捕获同步判定数据获取单元，用于在伪码捕获阶段，将相位中间支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位中间支路对应的中间同步判定数据；

追踪同步判定数据获取单元，用于在伪码追踪阶段，将相位超前支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位超前支路对应的超前同步判定数据，以及，将相位滞后支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位滞后支路对应的滞后同步判定数据。

可选的，伪码信号调整模块440，包括：

同步阶段确定单元，用于在伪码捕获阶段，根据中间同步判定数据和预设追踪阈值，确定是否由伪码捕获阶段进入伪码追踪阶段；

捕获阶段调整单元，用于若处于伪码捕获阶段，则将不同支路的伪码信号向预设方向移动一个码长。

可选的，伪码信号调整模块440，包括：

追踪阶段调整单元，用于若处于伪码追踪阶段，则根据超前同步判定数据与滞后同步判定数据的差值，调整各支路伪码信号的相位

可选的，追踪阶段调整单元，包括：

滞后方向移动子单元，用于若差值大于预设差值阈值，则将不同支路的伪码信号向滞后方向移动半个码长；

超前方向移动子单元，用于若差值小于预设差值阈值，则将不同支路的伪码信号向超前方向移动半个码长；

禁止调整子单元，用于若差值等于预设差值阈值，则禁止调整不同支路的伪码信号的相位。

可选的，伪码同步装置，包括：

预设追踪阈值获取模块，用于将不同支路的扩频信号在至少一个采样点的幅值平方和进行叠加，得到预设追踪阈值。

可选的，伪码同步装置，还包括：

目标伪码信号获取模块，用于将伪码捕获阶段末次的相位中间支路的伪码信号、或伪码追踪阶段的任一相位中间支路的伪码信号作为目标伪码信号；

符号标识确定模块，用于根据目标伪码信号对同相支路的扩频信号乘积的积分结果，确定符号标识；

基础解扩信号获取模块，用于根据同步后的相位中间支路的伪码信号对同相支路的扩频信号进行解扩，得到基础解扩信号；

目标解扩信号获取模块，用于根据符号标识和基础解扩信号，得到目标解扩信号。

本申请实施例所提供的伪码同步装置可执行本申请任意实施例所提供的伪码同步方法，具备执行方法相应的功能模块和有益效果。

实施例四

图5为本申请实施例四提供的一种电子设备的结构示意图，如图5所示，该电子设备包括处理器510、存储器520、输入装置530和输出装置540；电子设备中处理器510的数量可以是一个或多个，图5中以一个处理器510为例；电子设备中的处理器510、存储器520、输入装置530和输出装置540可以通过总线或其他方式连接，图5中以通过总线连接为例。

存储器520作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本申请实施例中的伪码同步方法对应的程序指令/模块(例如，扩频信号获取模块410、伪码信号获取模块420、同步判定数据获取模块430和伪码信号调整模块440)。处理器510通过运行存储在存储器520中的软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现上述的伪码同步方法。

存储器520可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作***、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器520可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器520可进一步包括相对于处理器510远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置530可用于接收输入的字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。输出装置540可包括显示屏等显示设备。

实施例五

本申请实施例五还提供一种包含计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行一种伪码同步方法，该方法包括：

获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号；获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号；针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据；根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步。

当然，本申请实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上所述的方法操作，还可以执行本申请任意实施例所提供的伪码同步方法中的相关操作。

通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本申请可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台电子设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。

值得注意的是，上述搜索装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (9)

1.一种伪码同步方法，其特征在于，包括：

获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号；

获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号；

针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据；

根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步；

所述将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据，包括：

在伪码捕获阶段，将相位中间支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位中间支路对应的中间同步判定数据；

在伪码追踪阶段，将相位超前支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位超前支路对应的超前同步判定数据，以及，将相位滞后支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位滞后支路对应的滞后同步判定数据。

2.根据权利要求1所述的方法，其特征在于，所述根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，包括：

在伪码捕获阶段，根据所述中间同步判定数据和预设追踪阈值，确定是否由伪码捕获阶段进入伪码追踪阶段；

若处于伪码捕获阶段，则将不同支路的伪码信号向预设方向移动一个码长。

3.根据权利要求1或2所述的方法，其特征在于，所述根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，包括：

若处于伪码追踪阶段，则根据所述超前同步判定数据与所述滞后同步判定数据的差值，调整各支路伪码信号的相位。

4.根据权利要求3所述的方法，其特征在于，所述根据所述超前同步判定数据与所述滞后同步判定数据的差值，调整各支路伪码信号的相位，包括：

若差值大于预设差值阈值，则将不同支路的伪码信号向滞后方向移动半个码长；

若差值小于预设差值阈值，则将不同支路的伪码信号向超前方向移动半个码长；

若差值等于预设差值阈值，则禁止调整不同支路的伪码信号的相位。

5.根据权利要求2所述的方法，其特征在于，所述方法还包括：

将不同支路的扩频信号在至少一个采样点的幅值平方和进行叠加，得到所述预设追踪阈值。

6.根据权利要求1所述的方法，其特征在于，所述方法还包括：

将伪码捕获阶段末次的相位中间支路的伪码信号、或伪码追踪阶段的任一相位中间支路的伪码信号作为目标伪码信号；

根据目标伪码信号对同相支路的扩频信号乘积的积分结果，确定符号标识；

根据同步后的相位中间支路的伪码信号对同相支路的扩频信号进行解扩，得到基础解扩信号；

根据所述符号标识和所述基础解扩信号，得到目标解扩信号。

7.一种伪码同步装置，其特征在于，包括：

扩频信号获取模块，用于获取输入信号经载波同步后得到同相支路的扩频信号和正交支路的扩频信号；

伪码信号获取模块，用于获取伪码产生器生成的相位滞后支路、相位中间支路和相位超前支路的伪码信号；

同步判定数据获取模块，用于针对各支路的伪码信号，将该支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到该支路伪码信号的同步判定数据；

伪码信号调整模块，用于根据不同支路伪码信号的同步判定数据，调整各支路伪码信号的相位，以使调整后的相位中间支路的伪码信号与同相支路的扩频信号同步；

所述同步判定数据获取模块，包括：

捕获同步判定数据获取单元，用于在伪码捕获阶段，将相位中间支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位中间支路对应的中间同步判定数据；

追踪同步判定数据获取单元，用于在伪码追踪阶段，将相位超前支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位超前支路对应的超前同步判定数据，以及，将相位滞后支路的伪码信号对不同支路的扩频信号乘积的积分平方进行叠加，得到相位滞后支路对应的滞后同步判定数据。

8.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-6中任一所述的伪码同步方法。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-6任一项所述的一种伪码同步方法。