CN115050654B - 扇入型封装结构的制备方法和扇入型封装结构 - Google Patents

扇入型封装结构的制备方法和扇入型封装结构 Download PDF

Info

Publication number
CN115050654B
CN115050654B CN202210983781.5A CN202210983781A CN115050654B CN 115050654 B CN115050654 B CN 115050654B CN 202210983781 A CN202210983781 A CN 202210983781A CN 115050654 B CN115050654 B CN 115050654B
Authority
CN
China
Prior art keywords
wafer
layer
metal
forming
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210983781.5A
Other languages
English (en)
Other versions
CN115050654A (zh
Inventor
何正鸿
张超
胡彪
白胜清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202210983781.5A priority Critical patent/CN115050654B/zh
Publication of CN115050654A publication Critical patent/CN115050654A/zh
Application granted granted Critical
Publication of CN115050654B publication Critical patent/CN115050654B/zh
Priority to US18/196,246 priority patent/US20240063036A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供了一种扇入型封装结构的制备方法和扇入型封装结构，涉及半导体封装技术领域，该方法在晶圆的边缘区域开孔，并沉积导电金属形成了金属柱，再依次制备保护层、第一介质层后，电镀形成电路层，再形成第二介质层和导电凸块，其中，金属柱贯通晶圆的正面和背面，从而使得晶圆的正面和背面实现等电位。通过在晶圆的边缘区域设计金属柱，本发明能够有效解决晶圆加工过程中的静电释放问题，从而避免溅射过程中静电离子轰击导致晶圆上下侧被电离子击穿的问题，同时避免了晶圆背面出现隐裂点和晶圆表面的异常放电现象，保证了晶圆的正常作业，并且提升了晶圆的边缘强度，提升其散热性能，并保证的电镀均匀性，提升了电镀效率。

Description

扇入型封装结构的制备方法和扇入型封装结构
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇入型封装结构的制备方法和扇入型封装结构。
背景技术
随着半导体行业的快速发展，晶圆级封装分为扇出型（fan-out）和扇入型（fan-in），溅射沉积是指用高能粒子轰击靶材，使靶材中的原子溅射出来， 沉积在基底表面形成薄膜的方法。在溅射沉积时，晶圆被固定于晶圆溅射装置的反应腔室内，溅射过程中晶圆表面容易存在静电离子，轰击过程会容易导致晶圆上下被电离子击穿，从而在其背面出现隐裂点，并且在表面形成电弧放电(arcing)等异常放电现象，进而影响到晶圆的正常作业，降低良品率。此外，在晶圆制程中使用各种材料制备，其由热膨胀系数不匹配容易导致晶圆应力释放不均匀，进而导致布线层以及电镀金属不均匀等现象，进一步降低良率。
发明内容
本发明的目的包括，例如，提供了一种扇入型封装结构的制备方法和扇入型封装结构，其能够有效解决晶圆加工过程中的静电释放问题，从而避免溅射过程中静电离子轰击导致晶圆上下侧被电离子击穿的问题，同时避免了晶圆背面出现隐裂点和晶圆表面的异常放电现象，保证了晶圆的正常作业，并且提升了晶圆的边缘强度，提升其散热性能，并保证的电镀均匀性，提升了电镀效率。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇入型封装结构的制备方法，包括：
在所述晶圆的有效区域完成芯片制程，以形成正面带有焊盘的晶圆；
在所述晶圆的边缘区域开孔并沉积金属以形成金属柱；
在所述晶圆的正面形成未覆盖所述金属柱的保护层；
在所述保护层上形成未覆盖所述金属柱的第一介质层；
在所述第一介质层上电镀形成覆盖所述金属柱的电路层；
刻蚀去除覆盖在所述金属柱上的电路层，露出所述金属柱；
在所述电路层上形成第二介质层；
在所述第二介质层上形成导电凸块；
其中，所述金属柱贯通所述晶圆的正面和背面，以使所述晶圆的正面和背面实现等电位。
在可选的实施方式中，在所述第一介质层上电镀形成覆盖所述金属柱的电路层的步骤，包括：
在所述第一介质层上形成保护胶层；
在所述保护胶层上形成线路图案槽；
以所述金属柱为电镀起点在所述线路图案槽内形成电路层；
去除所述保护胶层。
在可选的实施方式中，以所述金属柱为电镀起点在所述线路图案槽内电镀形成电路层的步骤之前，所述制备方法还包括：
将所述晶圆倒置在电镀平台上。
在可选的实施方式中，以所述金属柱为电镀起点在所述线路图案槽内电镀形成电路层的步骤之前，所述制备方法还包括：
将所述晶圆浸泡在电镀溶剂中。
在可选的实施方式中，以所述金属柱为电镀起点在所述线路图案槽内形成电路层的步骤之前，所述制备方法还包括：
在所述晶圆的背面涂覆粘接胶层；
将两个所述晶圆的背面通过所述粘接胶层粘接在一起；
其中，两个所述金属柱相对应。
在可选的实施方式中，将两个所述晶圆的背面通过所述粘接胶层粘接在一起的步骤之前，所述制备方法还包括：
在所述粘接胶层上开槽，并露出所述金属柱；
在所述开槽内填充导电胶层；
其中，所述导电胶层用于与相邻的金属柱相接触。
在可选的实施方式中，以所述金属柱为电镀起点在所述线路图案槽内形成电路层的步骤之前，所述制备方法还包括：
将两个所述晶圆上的所述保护胶层对应粘接在一起；
其中，两个所述金属柱错位设置。
在可选的实施方式中，在所述第二介质层上形成导电凸块的步骤之后，所述制备方法还包括：
沿所述晶圆的边缘进行切割，以切除所述金属柱。
在可选的实施方式中，在所述晶圆的有效区域完成芯片制程的步骤，包括：
提供一硅衬底；
在所述硅衬底背面蚀刻形成开孔；
在所述开孔内电镀形成金属层；
在所述硅衬底正面形成至少两个分立的鳍部；
形成横跨鳍部的栅极结构；
在所述栅极结构两侧形成源极和漏极；
其中，所述金属层与所述鳍部对应设置。
在可选的实施方式中，在所述第二介质层上形成导电凸块的步骤之后，所述制备方法还包括：
在所述晶圆的背面形成背胶膜层。
第二方面，本发明提供一种扇入型封装结构，由如前述实施方式任一项所述的扇入型封装结构的制备方法制备而成，所述扇入型封装结构包括：
正面带有焊盘的器件基底；
设置在所述器件基底正面的保护层；
设置在所述保护层上的第一介质层，所述第一介质层上开设有贯通至所述焊盘的保护开口；
设置在所述第一介质层上的电路层，所述电路层与所述焊盘电接触；
设置在所述电路层上的第二介质层；
设置在所述第二介质层上的导电凸起，所述导电凸起与所述电路层电接触。
本发明实施例的有益效果包括，例如：
本发明实施例提供了一种扇入型封装结构的制备方法，首先在晶圆的有效区域完成芯片制程，形成了正面带有焊盘的晶圆，然后在晶圆的边缘区域开孔，并沉积导电金属形成了金属柱，再依次制备保护层、第一介质层后，电镀形成电路层，再刻蚀去除覆盖金属柱的电路层，再形成第二介质层和导电凸块，完成扇入封装结构，其中，金属柱贯通晶圆的正面和背面，从而使得晶圆的正面和背面实现等电位。通过在晶圆的边缘区域设计金属柱，能够有效解决晶圆加工过程中的静电释放，从而将晶圆的两侧表面实现等电位，避免溅射过程中静电离子轰击导致晶圆上下侧被电离子击穿的问题，同时避免了晶圆背面出现隐裂点和晶圆表面的异常放电现象，保证了晶圆的正常作业，并且金属柱可以提高晶圆在电镀金属层时的电镀药水导电率，其不仅可以实现晶圆表面电镀，也可以实现晶圆背面电镀，从而提升电镀金属效率。此外，通过金属柱提升晶圆边缘强度，防止运输过程中，抓手触碰破损，晶圆金属柱还能够解决晶圆制程中涂胶后烘烤带来的热量集中问题，提升晶圆的散热性能，并且减小晶圆制程中使用各种材料制备而由热膨胀系数不匹配导致的翘曲问题，提升了晶圆布线以及电镀均匀性。相较于现有技术，本发明提供的扇入型封装结构的制备方法，其能够有效解决晶圆加工过程中的静电释放问题，从而避免溅射过程中静电离子轰击导致晶圆上下侧被电离子击穿的问题，同时避免了晶圆背面出现隐裂点和晶圆表面的异常放电现象，保证了晶圆的正常作业，并且提升了晶圆的边缘强度，提升其散热性能，并保证的电镀均匀性，提升了电镀效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的扇入型封装结构的制备方法的步骤框图；
图2为晶圆上制备形成的FinFET结构的示意图；
图3为在晶圆边缘形成金属柱的结构示意图；
图4至图13为本发明第一实施例提供的扇入型封装结构的制备方法的工艺流程图；
图14至图18为本发明第二实施例提供的扇入型封装结构的制备方法的工艺流程图；
图19至图20为本发明第三实施例提供的扇入型封装结构的制备方法的工艺流程图。
图标：100-扇入型封装结构；110-器件基底；111-焊盘；130-保护层；150-第一介质层；170-电路层；171-金属层；180-第二介质层；190-导电凸起；200-晶圆；210-硅衬底；211-金属层；230-氧化层；250-源极；270-漏极；290-栅极结构；300-金属柱；400-背胶膜层；500-保护胶层；600-粘接胶层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术中在晶圆溅射加工时，由于溅射过程中晶圆表面容易存在静电离子，轰击过程会容易导致晶圆上下被电离子击穿，从而在其背面出现隐裂点，并且在表面形成电弧放电(arcing)等异常放电现象，进而影响到晶圆的正常作业，降低良品率。此外，在晶圆制程中使用各种材料制备，其由热膨胀系数不匹配容易导致晶圆应力释放不均匀，进而导致布线层以及电镀金属不均匀等现象，进一步降低良率。
传统FinFET称为鳍式场效晶体管(Fin Field-Effect Transistor；FinFET)是一种新的互补式金氧半导体(CMOS)晶体管，传统finfet结构是包括：氧化层，形成在衬底上方；源极结构、沟道区和漏极结构，FinFET通常更加容易经受由静电放电(ESD)影响，FinFET具有相对更高的电流以及由于FinFET防止短沟道效应的普通能力，FinFET在更小的技术中具有优势。由于栅极围绕沟道使得增加了沟道的有效宽度，所以FinFET通常具有增加的驱动电流势必带来热量的增加以及受静电影响风险加大等问题。
为了解决上述问题，本发明提供了一种新型的扇入型封装结构的制备方法和扇入型封装结构。需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
本实施例提供了一种扇入型封装结构的制备方法，用于制备扇入型封装结构100，其能够有效解决晶圆加工过程中的静电释放问题，从而避免溅射过程中静电离子轰击导致晶圆上下侧被电离子击穿的问题，同时避免了晶圆背面出现隐裂点和晶圆表面的异常放电现象，保证了晶圆的正常作业，并且提升了晶圆的边缘强度，提升其散热性能，并保证的电镀均匀性，提升了电镀效率。
参见图1，本实施例提供的扇入型封装结构的制备方法，包括以下步骤：
S1：在晶圆200的有效区域完成芯片制程，以形成正面带有焊盘111的晶圆200。
具体而言，结合参见图2至图4，首先提供一晶圆200，并在晶圆200的有效区域完成芯片制程，有效区域位于晶圆200的中间区域，此处的芯片制程可以是常规的平面型芯片的制程，也可以是鳍式芯片的制程。
在本实施例中，在晶圆200的有效区域完成芯片制程，可以是完成鳍式场效应晶体管（FinFET）的制程，具体地，首先提供一硅衬底210，即硅材料晶圆200片，然后在硅衬底210的背面蚀刻形成开孔，在开孔内电镀形成金属层211，再在硅衬底210的正面形成至少两个分立的鳍部，然后形成横跨鳍部的栅极结构290，再在栅极结构290的两侧形成源极250和漏极270，其中，金属层211与鳍部对应设置。
本实施例提供的FinFET结构是包括：氧化层230，形成在硅衬底210上方；源极250结构、沟道区和漏极270结构，FinFET通常更加容易经受由静电放电(ESD)影响，FinFET具有相对更高的电流以及由于FinFET防止短沟道效应的能力，FinFET在尺寸更小的技术中具有优势。由于栅极围绕沟道使得增加了沟道的有效宽度，所以FinFET通常具有增加的驱动电流势必带来热量的增加以及受静电影响风险加大。本实施例中通过在硅衬底210背面设置金属层211，有效地解决了静电问题，提升了散热能力。
本实施例中在实际制备FinFET结构时，首先进行硅衬底210加工，再将硅衬底210背面利用蚀刻方式形成开孔，再次在开孔内电镀形成金属层211，其金属层211可以有效解决Finfet结构制程中静电释放的问题，再次在衬底表面形成氧化层230，再次在氧化层230上形成半导体层（硅(Si)、碳(C)、 锗(Ge)、硅锗(SiGe)等），其可以通过化学汽相沉积(CVD)工艺、物理汽相沉积(PVD)工艺、原子层沉积(ALD)工艺，形成氧化层230以及半导体层/栅极层。其中栅极结构290由栅极介电层，例如氧化硅 (SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)高k介电材料制成，然后去除栅极层左右部分，再次在半导体层上掺杂有掺杂剂，其掺杂剂可以是诸如砷(As)、磷(P)或锑(Sb)的N型掺杂剂或诸如硼(B)或硼氟(BF2)的P型掺杂剂。其半导体层图案化半导体层以在两个块结构之间形成鳍结构，其一部分为源极250结构，另一部分为漏极270结构。需要说明的是，在硅衬底210的背面形成金属层211后，在硅衬底210的正面形成FinFET结构的基本制程与常规的FinFET结构的制程一致，在此不作具体限定。
在本实施例中，通过在鳍部对应的硅衬底210的背面形成有金属层211，能够有效地提升FinFET结构的散热性能、结构强度，同时有效地降低了FinFET结构收到的静电影响风险。
S2：在晶圆200的边缘区域开孔并沉积导电金属以形成金属柱300。
具体地，结合参见图5，将晶圆200放置在平台上，通过激光方式或者蚀刻方式将晶圆200边缘区域进行开孔，然后再次经过电镀方式，在孔内沉积导电金属，例如铜或银等，形成金属柱300，其中金属柱300贯穿晶圆200的正面和背面，其金属柱300可以有效地解决晶圆200加工过程中的静电释放问题，从而使得晶圆200的正面和背面形成等电位结构。
值得注意的是，本实施例中金属柱300设计在晶圆200的边缘区域，其金属柱300可以有效解决晶圆200加工过程中的静电释放，从而将晶圆200表面以及晶圆200背面实现等电位（晶圆200加工过程中，例如：研磨/溅射沉积/溅射蚀刻/曝光显影等），溅射过程中晶圆200表面容易存在静电离子，金属柱300的设置避免了轰击过程会导致晶圆200上下被电离子击穿从而在其背面出现隐裂点的问题，以及避免了表面形成电弧放电(arcing)等异常放电现象，从而保证了晶圆200的正常作业，进而保证了晶圆200的良品率。此外，金属柱300可以提高晶圆200在电镀金属层211时电镀药水的导电率，不仅可以实现晶圆200的正面电镀，也可以实现晶圆200背面电镀，从而大幅提升电镀金属效率。并且通过金属柱300提升晶圆200边缘强度，传统晶圆200衬底为硅、氮化硅、氮化镓，晶圆200边缘容易破损。并且能够防止运输过程中，抓手触碰破损晶圆200。晶圆200上的金属柱300还能解决晶圆200制程中涂胶后烘烤带来的热量集中现象，提升晶圆200散热性能，以及减小晶圆200制程中使用各种材料制备，其由热膨胀系数不匹配带来的翘曲问题，提升晶圆200布线以及电镀均匀性。
需要说明的是，本实施例中还可以在晶圆200的边缘做标记，例如，硅棒在拉晶过程中，切割为一段硅衬底210（圆晶圆200衬底），在硅衬底210边缘区域设计金属柱300，其可以为环型阵列结构，同时可以在边缘区域设计缺口，其缺口特征代表P型或者N型晶圆200衬底。
S3：在晶圆200的正面形成未覆盖金属柱300的保护层130。
具体地，结合参见图6，在完成金属柱300的制备后，可以利用涂布机以旋转涂布的方式将液态的钝化层均匀涂布在晶圆200上，形成保护层130，再经由热盘（Hot plate）进行软烤（soft bake）定型成膜，通过曝光机，其功能以近接式（Proximity）的方法利用光罩将钝化层（passivation）预定开孔的位置遮住而未曝到光，再次通过显影方式利用显影液以喷洒（Spray）的方式来进行去除未曝光的区域漏出铝焊垫开孔位置，再次使用烤箱（Oven）加热将钝化层（passivation）加速固化至完全熟化的稳定状态，再次利用使用电浆去残胶机（Descum）来清除钝化层（passivation）表面的有机污染物或开孔内的残留物，完成漏出铝焊垫制程。 其中钝化层（passivation）材料可以为高分子介电材料所构成，例如环氧化物、聚亚酰胺苯环丁烯等。
需要说明的是，本实施例中保护层130在涂布时需要仅仅在有效区域涂布，即避开了晶圆200的边缘区域，从而避免了覆盖金属层211。或者，也可以在形成焊垫开孔时一并将边缘区域的钝化层去除。
S4：在保护层130上形成未覆盖金属柱300的第一介质层150。
具体地，结合参见图7，在形成保护层130后，再次重复形成保护层130的制程（曝光/显影/烘烤/descum），形成介质层（polymer layer），并在上面形成铝焊垫开口。其中介质层材料为胺类固化环氧化物材料、环氧化物高分子、聚酰亚胺等等。
S5：在第一介质层150上电镀形成覆盖金属柱300的电路层170。
具体而言，结合参见图8，可以首先在第一介质层150上形成保护胶层，然后在保护胶层上形成线路图案槽，再以金属柱300为电镀起点在线路图案槽内形成电路层170，再去除保护胶层，从而形成了完全覆盖的电路层170。其中，电路层170的厚度可以是3-5μm。
在实际制备电路层170时，可以首先在第一介质层150表面涂光刻胶，然后利用光刻工艺（曝光/显影/烘烤）开口出RDL线路层槽后，再次利用溅射工艺，槽内溅射金属铜层（先溅射一层TI/CU后，再次溅射铜层，其第一层TI/cu主要为提高第二层铜的结合力），形成RDL线路，再次利用使用电浆去残胶机（Descum）来清除RDL线路表面的有机污染物或开孔内的残留物。
需要说明的是，在以金属柱300为电镀起点在线路图案槽内电镀形成电路层170的步骤之前，即在做完曝光开口后（线路图案槽开口），优先将晶圆200倒置放置在电镀平台上，从而实现晶圆200电镀从金属柱300背面开始电镀，避免图案层污染，具体地，可以在晶圆200背面形成一层金属层171，在形成金属层171的同时即完成了电路层170的电镀，可以有效避免正面污染。或者在其他较佳的实施例中，可以采用挂镀方式，将晶圆200浸泡在溶剂中，利用还原反应实现电镀。此方式利用金属柱300来提升电镀导电率，从而提升晶圆200电镀均匀性。
S6：刻蚀去除覆盖在金属柱300上的电路层170，露出金属柱300。
具体而言，结合参见图9，在制备完成电路层170后，在晶圆200边缘台阶部位，利用化学蚀刻方式，将台阶部分电镀引线铜层蚀刻去除，即去除边缘区域的电路层170，漏出金属柱300。其中化学蚀刻方式可以采用酸性蚀刻或者碱性蚀刻。
需要说明的是，此处也可以采用切割方式去除多余的电路层170，避免蚀刻。具体地，可以将多余的电路层170和晶圆200边缘的金属柱300一并去除，从而省去了后续单独切割金属柱300的步骤。
S7：在电路层170上形成第二介质层180。
具体而言，结合参见图10，在完成电路层170后，再次在电路层170的表面涂布介质材料，形成第二介质层180。其中，第二介质层180的材料与第一介质层150的材料一致。
S8：在第二介质层180上形成导电凸块。
具体而言，结合参见图11，在形成第二介质层180后，可以通过曝光/显影/烘烤/descum制程后，在第二介质层180上形成铜柱/UBM金属层211开口，然后在开口内溅射金属层211，再电镀金属铜层，形成铜柱，再通过印刷或镀膜工艺，形成焊球，从而形成了导电凸块。其中导电凸块的基本制备原理与常规的焊接凸块一致。金属层211的材料可以是钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钽(Ta)等，且铜柱开口为凹槽结构。
S9：沿晶圆200的边缘进行切割，以切除金属柱300。
具体而言，结合参见图12，可以首先将边缘区域去除，从而得到不含金属柱300的晶圆200结构，然后再按照常规的切割工艺，形成单颗产品。
需要说明的是，结合参见图13，在本发明其他较佳的实施例中，在形成导电凸块后，还可以在晶圆200的背面形成背胶膜层400，从而能够保护FinFET结构，覆盖金属层211结构。当然，此处背胶膜层400可以取代金属层171，也可以与金属层171形成叠层结构，可以大幅提升散热效果，其在晶圆200倒放置溅射平台上，在溅射过程中，溅射金属散热层，其金属柱300作为电镀引线，将电镀药水引入，从而形成RDL线路层。
当然，在本发明其他较佳的实施例中，也可以不去除金属柱300，从而使得部分产品带有金属柱300结构。
请继续参见图13，本实施例还提供了一种扇入型封装结构100，其采用前述的制备方法制备而成，该扇入型封装结构100包括正面带有焊盘111的器件基底110、设置在器件基底110正面的保护层130、设置在保护层130上的第一介质层150、设置在第一介质层150的电路层170、设置在电路层170上的第二介质层180以及设置在第二介质层180上的导电凸起190，其中第一介质层150上开设有贯通至焊盘111的保护开口，电路层170与焊盘111电接触，导电凸起190与电路层170电接触，并且器件基底110由晶圆200切割后形成。需要说明的是，在制备过程中，需要在晶圆200的边缘设置金属柱300，并在制程后段需要将边缘区域切除，从而形成了不带金属柱300的扇入型封装结构100。
本实施例提供了一种扇入型封装结构100的制备方法和扇入型封装结构100，首先在晶圆200的有效区域完成芯片制程，形成了正面带有焊盘111的晶圆200，然后在晶圆200的边缘区域开孔，并沉积导电金属形成了金属柱300，再依次制备保护层130、第一介质层150后，电镀形成电路层170，再刻蚀去除覆盖金属柱300的电路层170，再形成第二介质层180和导电凸块，完成扇入封装结构，其中，金属柱300贯通晶圆200的正面和背面，从而使得晶圆200的正面和背面实现等电位。通过在晶圆200的边缘区域设计金属柱300，能够有效解决晶圆200加工过程中的静电释放，从而将晶圆200的两侧表面实现等电位，避免溅射过程中静电离子轰击导致晶圆200上下侧被电离子击穿的问题，同时避免了晶圆200背面出现隐裂点和晶圆200表面的异常放电现象，保证了晶圆200的正常作业，并且金属柱300可以提高晶圆200在电镀金属层211时的电镀药水导电率，其不仅可以实现晶圆200表面电镀，也可以实现晶圆200背面电镀，从而提升电镀金属效率。此外，通过金属柱300提升晶圆200边缘强度，防止运输过程中，抓手触碰破损，晶圆200金属柱300还能够解决晶圆200制程中涂胶后烘烤带来的热量集中问题，提升晶圆200的散热性能，并且减小晶圆200制程中使用各种材料制备而由热膨胀系数不匹配导致的翘曲问题，提升了晶圆200布线以及电镀均匀性。
第二实施例
本实施例提供了一种扇入型封装结构100的制备方法，其基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，与第一实施例的不同之处在于步骤S5。
在执行步骤S5时，首先可以在第一介质层150上形成保护胶层500，然后在保护胶层500上形成线路图案槽，然后在晶圆200的背面涂覆粘接胶层600，再将两个晶圆200的背面通过粘接胶层600粘接在一起，再以金属柱300为电镀起点在线路图案槽内形成电路层170，然后刻蚀去除多余的电路层170后，最后剥离并去除保护胶层500。其中，两个晶圆200上的金属柱300相对应。
进一步地，本实施例中将两个晶圆200的背面通过粘接胶层600粘接在一起的步骤之前，还可以在粘接胶层600上开槽，并露出金属柱300，再在开槽内填充铜层或导电胶层，其中，铜层或导电胶层用于与相邻的金属柱300相接触，从而使得贴合后两个金属柱300通过导电胶层电性接触。
具体而言，结合参见图14，可以首先在第一介质层150的表面涂覆光刻胶，形成保护胶层500，然后开槽后形成线路图案槽后，在晶圆200的背面涂布粘接胶层600，再在粘接胶层600上开槽露出金属柱300。
结合参见图15，在粘接胶层600的开槽中填充铜层或导电胶层后，将两个晶圆200的背面通过粘接胶层600粘接在一起，两个金属柱300对应并通过铜层或导电胶层电接触，从而使得两个晶圆200的正面保持等电位。
结合参见图16和图17，在完成粘接后，继续完成电镀制程，从而形成电路层170，然后继续执行步骤S6，通过刻蚀去除边缘区域的电路层170后，将晶圆200的边缘区域去除。
需要说明的是，此处也可以采用切割方式去除边缘区域的电路层170，避免蚀刻，具体地，可以将边缘区域的电路层170和金属柱300一并去除，从而省去了分开制程带来的单独切除步骤，进一步简化了工艺流程。
结合参见图18，在去除晶圆200的边缘区域后，通过解键合和清洗胶层后将两个晶圆200剥离，然后继续完成后续的步骤S7-步骤S8。
本实施例提供的扇入型封装结构100的制备方法，通过采用相背粘接的方式，能够实现两个晶圆200的同时电镀，大幅提升了电镀效率，同时也保证了电镀的准确性。
第三实施例
本实施例提供了一种扇入型封装结构100的制备方法，其基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，与第一实施例的不同之处在于步骤S5。
在执行步骤S5时，首先可以在第一介质层150上形成保护胶层500，然后在保护胶层500上形成线路图案槽，然后将两个晶圆200上的保护胶层500对应粘接在一起，再以金属柱300为电镀起点在线路图案槽内形成电路层170，然后刻蚀去除多余的电路层170后，最后剥离并去除保护胶层500。其中，两个金属柱300错位设置。
在本实施例中，在形成线路图案槽后，需要保留边缘区域的保护胶层500，且保护胶层500需要局部保持凸起状态，然后将两个晶圆200上的保护胶层500对位贴合，使得两个晶圆200上的线路图案槽对位连通，形成了较大的电镀空间，方便进行挂镀。
具体而言，结合参见图19，可以在形成线路图案槽后，将两个晶圆200的正面贴合在一起，两个晶圆200上的金属柱300可以错位设置，避免电镀时相互粘连。当然，此处两个晶圆200上的金属柱300也可以对位设置，或者对于晶圆200上的金属柱300的位置不作限定。
结合参见图20，在两个晶圆200贴合后，可以进行电镀作业，具体可以采用挂镀方式，在线路图案槽内形成电路层170。其中，电路层170的厚度可以是3-5μm。并且，保护胶层500的厚度需要远大于电路层170的厚度，从而方便进行电镀的同时，避免两层电路层170相接。
需要说明的是，本实施例中两个晶圆200正面贴合，从而形成了一内腔结构，方便进行电镀的同时，避免了外部灰尘等污染物进入，防止污染图案结构，此时晶圆200自身能够起到一定的遮挡，从而使得该结构能够起到防尘作用。
结合参见图8，在形成电路层170后，可以通过解键合后，形成单个的带有电路层170的晶圆200，并去除保护胶层500。然后继续执行步骤S6-步骤S9。
本实施例提供的扇入型封装结构100的制备方法，通过采用相背粘接的方式，能够实现两个晶圆200的同时电镀，大幅提升了电镀效率，同时也保证了电镀的准确性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种扇入型封装结构的制备方法，其特征在于，包括：
在晶圆的有效区域完成芯片制程，以形成正面带有焊盘的晶圆；
在所述晶圆的边缘区域开孔并沉积导电金属以形成金属柱；
在所述晶圆的正面形成未覆盖所述金属柱的保护层；
在所述保护层上形成未覆盖所述金属柱的第一介质层；
在所述第一介质层上电镀形成覆盖所述金属柱的电路层；
刻蚀去除覆盖在所述金属柱上的电路层，露出所述金属柱；
在所述电路层上形成第二介质层；
在所述第二介质层上形成导电凸块；
其中，所述金属柱贯通所述晶圆的正面和背面，以使所述晶圆的正面和背面实现等电位。
2.根据权利要求1所述的扇入型封装结构的制备方法，其特征在于，在所述第一介质层上电镀形成覆盖所述金属柱的电路层的步骤，包括：
在所述第一介质层上形成保护胶层；
在所述保护胶层上形成线路图案槽；
以所述金属柱为电镀起点在所述线路图案槽内形成电路层；
去除所述保护胶层。
3.根据权利要求2所述的扇入型封装结构的制备方法，其特征在于，以所述金属柱为电镀起点在所述线路图案槽内电镀形成电路层的步骤之前，所述制备方法还包括：
将所述晶圆倒置在电镀平台上。
4.根据权利要求2所述的扇入型封装结构的制备方法，其特征在于，以所述金属柱为电镀起点在所述线路图案槽内电镀形成电路层的步骤之前，所述制备方法还包括：
将所述晶圆浸泡在电镀溶剂中。
5.根据权利要求2所述的扇入型封装结构的制备方法，其特征在于，以所述金属柱为电镀起点在所述线路图案槽内形成电路层的步骤之前，所述制备方法还包括：
在所述晶圆的背面涂覆粘接胶层；
将两个所述晶圆的背面通过所述粘接胶层粘接在一起；
其中，两个所述金属柱相对应。
6.根据权利要求5所述的扇入型封装结构的制备方法，其特征在于，将两个所述晶圆的背面通过所述粘接胶层粘接在一起的步骤之前，所述制备方法还包括：
在所述粘接胶层上开槽，并露出所述金属柱；
在开槽内填充导电胶层；
其中，所述导电胶层用于与相邻的金属柱相接触。
7.根据权利要求2所述的扇入型封装结构的制备方法，其特征在于，以所述金属柱为电镀起点在所述线路图案槽内形成电路层的步骤之前，所述制备方法还包括：
将两个所述晶圆上的所述保护胶层对应粘接在一起；
其中，两个所述金属柱错位设置。
8.根据权利要求1所述的扇入型封装结构的制备方法，其特征在于，在所述第二介质层上形成导电凸块的步骤之后，所述制备方法还包括：
沿所述晶圆的边缘进行切割，以切除所述金属柱。
9.根据权利要求1所述的扇入型封装结构的制备方法，其特征在于，在所述晶圆的有效区域完成芯片制程的步骤，包括：
提供一硅衬底；
在所述硅衬底背面蚀刻形成开孔；
在所述开孔内电镀形成金属层；
在所述硅衬底正面形成至少两个分立的鳍部；
形成横跨鳍部的栅极结构；
在所述栅极结构两侧形成源极和漏极，以形成鳍式场效应晶体管；
在所述栅极结构上形成焊盘；
其中，所述金属层与所述鳍部对应设置。
10.根据权利要求1所述的扇入型封装结构的制备方法，其特征在于，在所述第二介质层上形成导电凸块的步骤之后，所述制备方法还包括：
在所述晶圆的背面形成背胶膜层。
11.一种扇入型封装结构，其特征在于，由如权利要求1-10任一项所述的扇入型封装结构的制备方法制备而成，所述扇入型封装结构包括：
正面带有焊盘的器件基底；
设置在所述器件基底正面的保护层；
设置在所述保护层上的第一介质层，所述第一介质层上开设有贯通至所述焊盘的保护开口；
设置在所述第一介质层上的电路层，所述电路层与所述焊盘电接触；
设置在所述电路层上的第二介质层；
设置在所述第二介质层上的导电凸起，所述导电凸起与所述电路层电接触。
CN202210983781.5A 2022-08-17 2022-08-17 扇入型封装结构的制备方法和扇入型封装结构 Active CN115050654B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210983781.5A CN115050654B (zh) 2022-08-17 2022-08-17 扇入型封装结构的制备方法和扇入型封装结构
US18/196,246 US20240063036A1 (en) 2022-08-17 2023-05-11 Preparation method of fan-in package structure, and fan-in package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210983781.5A CN115050654B (zh) 2022-08-17 2022-08-17 扇入型封装结构的制备方法和扇入型封装结构

Publications (2)

Publication Number Publication Date
CN115050654A CN115050654A (zh) 2022-09-13
CN115050654B true CN115050654B (zh) 2022-11-08

Family

ID=83167934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210983781.5A Active CN115050654B (zh) 2022-08-17 2022-08-17 扇入型封装结构的制备方法和扇入型封装结构

Country Status (2)

Country Link
US (1) US20240063036A1 (zh)
CN (1) CN115050654B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115911022A (zh) * 2023-02-15 2023-04-04 江西兆驰半导体有限公司 一种扇出型封装led器件的制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884717B1 (en) * 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
JP2007294746A (ja) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2012142335A (ja) * 2010-12-28 2012-07-26 Renesas Electronics Corp 半導体装置
CN103681573A (zh) * 2012-09-12 2014-03-26 三星电子株式会社 包括过孔结构的集成电路器件及其制造方法
CN104218028A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
CN208904014U (zh) * 2018-11-19 2019-05-24 华进半导体封装先导技术研发中心有限公司 一种多芯片层叠扇出型封装结构
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110045531A (zh) * 2019-04-18 2019-07-23 云谷（固安）科技有限公司 阵列基板和显示面板
CN110767622A (zh) * 2018-07-26 2020-02-07 钰桥半导体股份有限公司 具有应力调节件的互连基板、其覆晶组件及其制作方法
CN113517249A (zh) * 2021-09-10 2021-10-19 甬矽电子(宁波)股份有限公司 凸块缓冲封装结构和凸块缓冲封装结构的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US8466553B2 (en) * 2010-10-12 2013-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package having the same
US9236326B2 (en) * 2014-04-25 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US10217716B2 (en) * 2016-09-12 2019-02-26 Mediatek Inc. Semiconductor package and method for fabricating the same
CN110504282B (zh) * 2019-08-27 2021-11-23 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884717B1 (en) * 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
JP2007294746A (ja) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2012142335A (ja) * 2010-12-28 2012-07-26 Renesas Electronics Corp 半導体装置
CN103681573A (zh) * 2012-09-12 2014-03-26 三星电子株式会社 包括过孔结构的集成电路器件及其制造方法
CN104218028A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
CN110767622A (zh) * 2018-07-26 2020-02-07 钰桥半导体股份有限公司 具有应力调节件的互连基板、其覆晶组件及其制作方法
CN208904014U (zh) * 2018-11-19 2019-05-24 华进半导体封装先导技术研发中心有限公司 一种多芯片层叠扇出型封装结构
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110045531A (zh) * 2019-04-18 2019-07-23 云谷（固安）科技有限公司 阵列基板和显示面板
CN113517249A (zh) * 2021-09-10 2021-10-19 甬矽电子(宁波)股份有限公司 凸块缓冲封装结构和凸块缓冲封装结构的制备方法

Also Published As

Publication number Publication date
CN115050654A (zh) 2022-09-13
US20240063036A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
TWI450363B (zh) 積體電路結構的形成方法
TWI553749B (zh) 封裝結構及其形成方法
US7759792B2 (en) Integrated circuit including parylene material layer
US11538695B2 (en) Packaging method, panel assembly, wafer package and chip package
JP2005303218A (ja) 半導体装置およびその製造方法
US9362173B2 (en) Method for chip package
US20140252571A1 (en) Wafer-level package mitigated undercut
TW201203481A (en) Semiconductor structures and method of forming a device
TW201824488A (zh) 封裝結構
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
US10141279B2 (en) Semiconductor device and manufacturing method for semiconductor device
US10424542B2 (en) Semiconductor device
CN115050654B (zh) 扇入型封装结构的制备方法和扇入型封装结构
US7387949B2 (en) Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus
US20120211884A1 (en) Wafer chip scale package connection scheme
TWI653722B (zh) 半導體裝置以及製造之方法
CN109712930A (zh) 显示基板及其制作方法、显示装置
US9520375B2 (en) Method of forming a solder bump on a substrate
US20230299027A1 (en) Structure and method for semiconductor packaging
JP2012248754A (ja) 半導体装置の製造方法、及び半導体装置
US20190385962A1 (en) Semiconductor structure and method for wafer scale chip package
US10008478B2 (en) Fabricating method for wafer-level packaging
JP2012119444A (ja) 半導体装置
US9786630B2 (en) Semiconductor device manufacturing method and semiconductor wafer
KR100763758B1 (ko) 정렬 키 어셈블리의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant