CN115016586A - 低压差线性稳压器与其控制*** - Google Patents
低压差线性稳压器与其控制*** Download PDFInfo
- Publication number
- CN115016586A CN115016586A CN202210769996.7A CN202210769996A CN115016586A CN 115016586 A CN115016586 A CN 115016586A CN 202210769996 A CN202210769996 A CN 202210769996A CN 115016586 A CN115016586 A CN 115016586A
- Authority
- CN
- China
- Prior art keywords
- branch
- transistor
- current
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 48
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 48
- 230000004044 response Effects 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 238000005070 sampling Methods 0.000 claims abstract description 12
- 238000001914 filtration Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 10
- 230000008859 change Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本申请公开了一种低压差线性稳压器与控制***，低压差线性稳压器包括误差放大支路、第一电流支路与电阻支路。误差放大支路与第一电流支路、第一参考电压、电阻支路连接，第一电流支路与第一电源连接。误差放大支路基于第一连接点的电压获得采样电压，并对采样电压与第一参考电压之间的差值进行放大，以输出第一电压信号。第一电流支路响应于第一电压信号输出第一电流。电阻支路响应于第一电流在电阻支路上产生第一电压，第一电压作用于第一连接点，以引入一个对第一极点进行补偿的零点，第一极点的频率由误差放大支路第一端的等效输出电阻与第一电流支路第一端处的等效电容所决定。通过上述方式，能够提高低压差线性稳压器中电路的稳定性。
Description
技术领域
本申请涉及电子电路技术领域，特别是涉及一种低压差线性稳压器与控制***。
背景技术
在电源供电中，低压差线性稳压器(Low Dropout Regulator，LDO)凭借着***元件需求少、输出噪声低、输出纹波小、电路结构简单等优点，被广泛应用在不同的输出电压域中。
在低压差线性稳压器的电路中，往往包括至少两个极点。一个位于误差放大器的输出端，其极点频率相对固定，而另一个极点位于低压差线性稳压器的输出端，其频率随着负载的变化而变化。这个频率随负载变化的极点，结合另一个频率相对固定的极点，会导致低压差线性稳压器中电路的稳定性发生改变。因此，为了保证不同负载条件下，低压差线性稳压器的电路中环路的稳定性，需要对低压差线性稳压器的电路进行稳定性补偿。目前，通常采用的补偿方式为通过采用负载电流采样技术实现。
然而，由于温度、工艺参数及***元器件的变化以及生产过程中的失配，环路的极点频率会发生较大改变，则很难保证动态零点和输出极点在全负载范围完全匹配，也就导致负载电流采样技术在环路补偿的实现上比较困难，且存在不稳定的风险。
发明内容
本申请旨在提供一种低压差线性稳压器与控制***，能够提高低压差线性稳压器中电路的稳定性。
为实现上述目的，第一方面，本申请提供一种低压差线性稳压器，包括：
误差放大支路、第一电流支路与电阻支路；
所述误差放大支路的第一端与所述第一电流支路的第一端连接，所述第一电流支路的第二端与第一电源连接，所述误差放大支路的第二端与第一参考电压连接，所述误差放大支路的第三端分别与所述第一电流支路的第三端及所述电阻支路的第一端连接，所述电阻支路的第二端为输出端，且所述误差放大支路的第三端、所述第一电流支路的第三端及所述电阻支路的第一端之间的连接点为第一连接点，所述输出端用于与负载连接；
所述误差放大支路被配置为基于所述第一连接点的电压获得采样电压，并对所述采样电压与所述第一参考电压之间的差值进行放大，以输出第一电压信号；
所述第一电流支路被配置为响应于所述第一电压信号在所述第一电流支路的第三端输出第一电流；
所述电阻支路被配置为响应于所述第一电流而在所述电阻支路上产生第一电压，其中，所述第一电压作用于所述第一连接点，以引入一个对第一极点进行补偿的零点，所述第一极点的频率由所述误差放大支路第一端的等效输出电阻与所述第一电流支路第一端处的等效电容所决定。
在一种可选的方式中，所述误差放大支路包括运放与分压单元；
所述运放的输出端与所述第一电流支路的第一端连接，所述运放的输入电源端与第二电源连接，所述运放的第一输入端与所述分压单元的第一端连接，所述运放的第二输入端与所述第一参考电压连接，所述运放的接地端与所述分压单元的第二端均接地，所述分压单元的第三端连接于所述第一连接点；
所述分压单元用于对第一连接点的电压进行分压，并输出所述采样电压至所述运放的第一输入端；
其中，所述运放的输出端为所述误差放大支路的第一端，所述运放的第二输入端为所述误差放大支路的第二端，所述分压单元的第三端为所述误差放大支路的第三端。
在一种可选的方式中，所述分压单元包括第一电阻与第二电阻；
所述第一电阻的第一端与所述第一连接点连接，所述第一电阻的第二端分别与所述运放的第一输入端及所述第二电阻的第一端连接，所述第二电阻的第二端接地；
其中，所述第一电阻的第一端为所述误差放大支路的第三端。
在一种可选的方式中，所述误差放大支路还包括驱动单元；
所述驱动单元的第一端与所述第一电源连接，所述驱动单元的第二端与所述第一电流支路的第一端连接，所述驱动单元的第三端与所述运放的输出端连接，所述驱动单元的第四端接地；
所述驱动单元被配置为响应于所述运放输出的第二电压信号而输出所述第一电压信号，其中，所述第一电压信号的驱动能力强于所述第二电压信号；
其中，所述驱动单元的第二端为误差放大支路的第一端。
在一种可选的方式中，所述驱动单元包括电流源与第三晶体管；
电流源的负极与所述第一电源连接，所述电流源的正极分别与所述第三晶体管的第二端及所述第一电流支路的第一端连接，所述第三晶体管的第一端与所述运放的输出端连接，所述第三晶体管的第三端接地。
在一种可选的方式中，所述第一电流支路包括第一晶体管；
所述第一晶体管的第一端与所述误差放大支路的第一端连接，所述第一晶体管的第二端与所述第一电源连接，所述第一晶体管的第三端连接于所述第一连接点。
在一种可选的方式中，所述电阻支路包括第三电阻；
所述第三电阻的第一端连接于所述第一连接点，所述第三电阻的第二端为所述输出端。
在一种可选的方式中，所述电阻支路的电阻值r1、所述误差放大支路第一端的等效输出电阻r2、所述第一电流支路第一端处的等效电容c2满足以下关系：
r1＝r2*c2/cL；
其中，cL为所述负载中的输出电容。
在一种可选的方式中，所述低压差线性稳压器还包括第二电流支路；
所述第二电流支路的第一端与所述第一电流支路的第一端连接，所述第二电流支路的第二端与所述第一电源连接，所述第二电流支路的第三端与所述输出端连接；
所述第二电流支路被配置为响应于所述第一电压信号在所述第二电流支路的第三端输出第二电流，以基于所述第一电流与所述第二电流在所述输出端产生第二电压，其中，所述第一电压与所述第二电压之和作用于所述第一连接点，以引入一个对所述第一极点进行补偿的零点。
在一种可选的方式中，所述第二电流支路包括第二晶体管；
所述第二晶体管的第一端与所述第一电流支路的第一端连接，所述第二晶体管的第二端与所述第一电源连接，所述第二晶体管的第三端与所述输出端连接。
在一种可选的方式中，所述第二电流支路的跨导为所述第一电流支路的N倍，N＞1；
所述电阻支路的电阻值r3、所述误差放大支路第一端的等效输出电阻r2、所述第一电流支路第一端处的等效电容c2满足以下关系：
r3＝r2*c2*(N+1)/cL；
其中，cL为所述负载中的输出电容。
在一种可选的方式中，所述低压差线性稳压器还包括电流镜支路；
所述电流镜支路的第一端与所述第一电流支路的第一端连接，所述电流镜支路的第二端与所述第一电源连接，所述电流镜支路的第三端与所述第一连接点连接，所述电流镜支路的第四端接地；
所述电流镜支路被配置为产生流出所述第一连接点的第一直流电流，所述第一直流电流与流经所述第一电流支路的直流电流的大小相等，以使流经所述电阻支路的直流电流为零。
在一种可选的方式中，所述电流镜支路包括第四晶体管、第五晶体管与第六晶体管；
所述第四晶体管分别与所述第一电流支路及所述第五晶体管连接，所述第四晶体管用于产生流经所述第五晶体管的第二直流电流；
所述第六晶体管分别与所述第五晶体管及所述第一连接点连接，所述第六晶体管用于基于所述第二直流电流产生所述第一直流电流。
在一种可选的方式中，所述第四晶体管的第一端与所述第一电流支路的第一端连接，所述第四晶体管的第二端与所述第一电源连接，所述第四晶体管的第三端及所述第五晶体管的第三端连接，所述第六晶体管的第二端与所述第五晶体管的第二端均接地，所述第六晶体管的第三端与所述第一连接点连接；
其中，所述第四晶体管的第一端为所述电流镜支路的第一端，所述第四晶体管的第二端为所述电流镜支路的第二端，所述第六晶体管的第三端为所述电流镜支路的第三端，所述第六晶体管的第二端为所述电流镜支路的第四端。
在一种可选的方式中，所述低压差线性稳压器还包括滤波支路；
所述滤波支路的第一端与所述第五晶体管的第一端连接，所述滤波支路的第二端与所述第六晶体管的第一端连接，所述滤波支路的第三端接地；
所述滤波支路被配置为对所述电流镜支路中的交流信号进行低通滤波，以保持所述电流镜支路中的电流为直流电流。
在一种可选的方式中，所述滤波支路包括第四电阻与第一电容；
所述第四晶体管的第一端与所述第一电流支路的第一端连接，所述第四晶体管的第二端与所述第一电源连接，所述第四晶体管的第三端分别与所述第五晶体管的第三端、所述第四电阻的第一端及所述第五晶体管的第一端连接，所述第四电阻的第二端分别与所述第六晶体管的第一端及所述第一电容的第一端连接，所述第六晶体管的第二端、所述第五晶体管的第二端及所述第一电容的第二端均接地，所述第六晶体管的第三端与所述第一连接点连接；
其中，所述第四晶体管的第一端为所述电流镜支路的第一端，所述第四晶体管的第二端为所述电流镜支路的第二端，所述第六晶体管的第三端为所述电流镜支路的第三端，所述第六晶体管的第二端为所述电流镜支路的第四端。
第二方面，本申请提供一种控制***，包括：
负载以及如上所述的低压差线性稳压器；
所述低压差线性稳压器与所述负载连接，所述低压差线性稳压器用于为所述负载提供电压和电流
本申请的有益效果是：本申请提供的低压差线性稳压器包括误差放大支路、第一电流支路与电阻支路。其中，误差放大支路的第一端与第一电流支路的第一端连接，第一电流支路的第二端与第一电源连接，误差放大支路的第二端与第一参考电压连接，误差放大支路的第三端分别与第一电流支路的第三端及电阻支路的第一端连接，电阻支路的第二端为输出端，且误差放大支路的第三端、第一电流支路的第三端及电阻支路的第一端之间的连接点为第一连接点，输出端用于与负载连接。误差放大支路被配置为基于第一连接点的电压获得采样电压，并对采样电压与第一参考电压之间的差值进行放大，以输出第一电压信号。第一电流支路被配置为响应于第一电压信号在第一电流支路的第三端输出第一电流。电阻支路被配置为响应于第一电流而在电阻支路上产生第一电压，其中，第一电压作用于第一连接点，以引入一个对第一极点进行补偿的零点，因此，通过上述方式，能够引入一个零点对低压差线性稳压器中存在的第一极点进行补偿，并且，由于第一极点的频率由误差放大支路第一端的等效输出电阻与第一电流支路第一端处的等效电容所决定，所以第一极点不随负载变换而变化，能够实现较为稳定的补偿，从而能够提高低压差线性稳压器中电路的稳定性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为现有技术中的低压差线性稳压器的电路结构示意图；
图2为本申请实施例提供的低压差线性稳压器的结构示意图；
图3为本申请实施例提供的低压差线性稳压器的电路结构示意图；
图4为本申请另一实施例提供的低压差线性稳压器的电路结构示意图；
图5为本申请又一实施例提供的低压差线性稳压器的电路结构示意图；
图6为本申请又一实施例提供的低压差线性稳压器的电路结构示意图；
图7为本申请又一实施例提供的低压差线性稳压器的电路结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，图1为现有技术中的低压差线性稳压器(Low Dropout Regulator，LDO)的电路结构示意图。如图1所示，在该低压差线性稳压器的电路结构中，实质上包含两个极点。
其中，第一个极点：误差放大器Ua输出端上高阻抗的输出电阻和功率管PM1的寄生栅极电容会产生第一个极点，该极点的频率的计算公式为：
其中Cp1为功率管PM1的栅极寄生电容的电容值，ro1为误差放大器Ua输出电阻的电阻值，fP1为第一个极点的频率。
第二个极点：在低压差线性稳压器的输出端VOUT的输出等效电阻RaL和外置滤波电容CaL会产生第二个极点，该极点的频率的计算公式为：
其中，CL为外置滤波电容CaL的电容值，RL为负载的等效输出电阻RaL的电阻值，fp2为第二个极点的频率。
可以理解的是，在具有反馈环路的电路中，电路节点上的电容会使得模拟信号频率响应变慢。极点反映的是输出阻抗的变化，其中，在极点频率以下，输出阻抗由节点的输出阻抗决定，在极点频率以上，输出阻抗由节点的电容决定。
那么，由上述的公式①与公式②可知，当与低压差线性稳压器的输出端VOUT所连接的负载的电流较小时(等效输出电阻RaL的阻值RL较大)，主极点在低压差线性稳压器的输出端，且由外置电容CaL的电容值CL以及等效输出电阻RaL的电阻值RL决定。然而，功率管PM1越大，其栅极寄生电容Cp1就越大，则fp1就越低，并且，静态电流取的越小，则ro1越大，同样使fp1变得越，fp1与fp2就越靠近。所以，为了使环路稳定，该结构需要引入补偿电路进行稳定性补偿。ro1，Cp1越大，补偿电路就需要做得越强，进而使得环路频宽变窄，动态响应变慢。实际应用中，补偿电路通常可以用密勒补偿的方式，让fp1和fp2分开，使其达到稳定。
另外，低压差线性稳压器的动态响应还取决于功率管PM1的栅极压摆率。功率管驱动电流越小，功率管越大，其栅极电压就越难发生改变来调整环路的输出电流。其中，功率管PM1的栅极压摆率是指当负载电流变化时，功率管PM1的栅极电压也需要变化来调整低压差线性稳压器的输出电流。
综上可知，环路稳定性和动态响应成为直接压低静态功耗的限制因素。进而，在现有技术中，为了在低静态功耗的情况下维持低压差线性稳压器的环路稳定性和提高其动态响应，通常需要设置可随着负载变化而动态调整的补偿电路。具体实现过程为：控制电路通过感应功率管PM1的电流，然后控制补偿电路得到一个动态零点补偿输出极点(即上述中的第二个极点)，该动态零点能够跟踪输出极点的变化，以达到低压差线性稳压器全负载范围的稳定工作。另外，通过感应电流还能控制误差放大器输出的驱动能力随负载变化而变化，以增大低压差线性稳压器的瞬态响应。
然而，上述方案却存在以下缺点：由于温度、工艺参数及***元器件的变化以及生产过程中的失配，环路的极点频率会发生较大改变。因此，很难保证动态零点和输出极点在全负载范围完全匹配。从而导致这种技术在环路补偿的实现上比较困难。
基于此，本申请提供一种低压差线性稳压器，该低压差线性稳压器能够通过增加相应的电路结构以引入一个零点，并通过该零点对上述公式①中的第一个极点进行补偿。此时，补偿的零点和被补偿的第一个极点均不随负载电流而变化，补偿的效果更佳且更加稳定。
请参照图2，图2为本申请实施例提供的低压差线性稳压器的结构示意图。如图2所示，低压差线性稳压器100包括第一电流支路10、误差放大支路20与电阻支路30。
其中，误差放大支路20的第一端与第一电流支路10的第一端连接，第一电流支路10的第二端与第一电源VC1连接，误差放大支路20的第二端与第一参考电压Vref1连接，误差放大支路20的第三端分别与第一电流支路10的第三端及电阻支路30的第一端连接，电阻支路30的第二端为输出端VOUT，且误差放大支路20的第三端、第一电流支路10的第三端及电阻支路30的第一端之间的连接点为第一连接点P1，输出端VOUT用于与负载200连接。其中，第一参考电压Vref1可根据实际应用情况进行设置，本申请实施例对此不作具体限制。
具体地，误差放大支路20被配置为基于第一连接点P1的电压获得采样电压，并对采样电压与第一参考电压Vref1之间的差值进行放大，以输出第一电压信号。第一电流支路10被配置为响应于第一电压信号在第一电流支路10的第三端输出第一电流。电阻支路30被配置为响应于第一电流而在电阻支路30上产生第一电压，其中，第一电压作用于第一连接点P1，以引入一个对第一极点进行补偿的零点，第一极点的频率由误差放大支路20第一端的等效输出电阻与第一电流支路10第一端处的等效电容所决定。
在该实施例中，通过在第一连接点P1与输出端VOUT之间设置电阻支路30，能够引入一个零点，该零点用于对第一极点进行补偿。具体为，该零点的频率在第一极点的频率附近，即该零点的频率与第一极点的频率之间的差值在预设差值范围内，比如该零点的频率与第一极点的频率相等，从而，该零点可对第一极点起到补偿的作用。可理解，该零点的频率与第一极点的频率之间的差值越小，则补偿的效果越好。其中，预设差值范围可根据实际应用情况进行设置，本申请实施例对此不作具体限制。
同时，由上述实施例可知，在相关技术中，补偿的是输出极点，即对应上述实施例中公式②的极点，当输出极点与负载电流相关，很可能因负载电流的改变而改变，补偿过程实现困难，且存在不稳定的风险。
而在本申请的实施例中，所补偿的第一极点只由误差放大支路20第一端的等效输出电阻与第一电流支路10第一端处的等效电容所决定，可对应于上述内容公式①的极点，则第一极点不随负载电流的变化而变化，有助于实现稳定的补偿。换言之，无论负载电流如何变化，对第一极点所实施的补偿都有效，从而能够保持对低压差线性稳压器中电路的稳定性的提高。
在一实施例中，如图3所示，误差放大支路20包括运放U1与分压单元21。
其中，运放U1的输出端与第一电流支路10的第一端连接，运放U1的输入电源端与第二电源VC2连接，运放U1的第一输入端与分压单元21的第一端连接，运放U1的第二输入端与第一参考电压Vref1连接，运放U1的接地端与分压单元21的第二端均接地GND，分压单元21的第三端连接于第一连接点P1。其中，第一电源VC1与第二电源VC2可以相同，也可以不同，本申请实施例对此不作具体限制。
在该实施例中，分压单元21用于对第一连接点P1的电压进行分压，并输出采样电压至运放U1的第一输入端。其中，运放U1的输出端为误差放大支路20的第一端，运放U1的第二输入端为误差放大支路20的第二端，分压单元21的第三端为误差放大支路20的第三端。其中，运放U1的第一输入端可为同相输入端，第二输入端可为反相输入端。
图3中还示例性示出了分压单元21的一种结构，如图3所示，分压单元21包括第一电阻R1与第二电阻R2。
其中，第一电阻R1的第一端与第一连接点P1连接，第一电阻R1的第二端分别与运放U1的第一输入端及第二电阻R2的第一端连接，第二电阻R2的第二端接地。其中，第一电阻R1的第一端为误差放大支路20的第三端。
图3中还示例性示出了第一电流支路10的一种结构，如图3所示，第一电流支路10包括第一晶体管Q1。
其中，第一晶体管Q1的第一端与误差放大支路20的第一端连接，第一晶体管Q1的第二端与第一电源VC1连接，第一晶体管Q1的第三端连接于第一连接点P1。
可理解，在该实施例中，以第一晶体管Q1为PMOS管为例。PMOS管的栅极为第一晶体管Q1的第一端，PMOS管的源极为第一晶体管Q1的第二端，PMOS管的漏极为第一晶体管Q1的第三端。
图3中还示例性示出了电阻支路30的一种结构，如图3所示，电阻支路包括第三电阻R3。
其中，第三电阻R3的第一端连接于第一连接点P1，第三电阻R3的第二端为输出端VOUT。
图3中还示例性示出了负载200的一种结构，如图3所示，负载200连接于输出端VOUT与地之间，负载200包括并联连接的输出电容CL与输出电阻RL，其中，输出电容CL起到对输出端VOUT电压滤波的作用，而输出电阻RL为输出端VOUT所连接负载的等效电阻，其阻值随负载电流的变化而变化。
以下对图3所示的结构的原理进行说明。
如图3所示，通过在第一连接点P1与输出端VOUT之间串联第三电阻R3，能够增加一个频率固定的零点以对该低压差线性稳压器的电路进行稳定性的补偿。
具体为，控制运放U1输出第一电压信号至第一晶体管Q1的第一端，当第一晶体管Q1工作于放大区时，此时第一晶体管Q1的源极与漏极之间相当于一个受第一电压信号控制的可变电流源，即第一晶体管Q1的源极与漏极之间的电流随着第一电压信号的变化而变化。由于可设置第一电阻R1与第二电阻R2的电阻值远大于第三电阻R3的电阻值，则能够使第一电流主要流经第三电阻R3所在支路，第一电流流经第三电阻R3生成第一电压，第一电流同时流经负载200生成第一负载电压。第一连接点P1的电压为第一电压与第一负载电压之和，第一连接点P1的电压经过第一电阻R1与第二电阻R2的分压后输入至运放U1的同相输入端。从而，可获得从运放U1的输出端到其同相输入端的传递函数为：
其中，V+为运放U1的同相输入端所输入的电压，Δv为运放U1输出的第一电压信号，gm1为第一晶体管Q1的跨导，cL为负载200中的输出电容CL的电容值，r11为第一电阻R1的电阻值，r12为第二电阻R2的电阻值，r1为图3所示的电路中第三电阻R3的电阻值。
由公式(1)可知，引入第三电阻R3为电路加入了一个零点，且通过使公式(1)为零，可获得零点的频率为
而第一极点的频率为
其中，r2为误差放大支路20第一端的等效输出电阻(即为图3中运放U1的输出电阻)，c2为第一电流支路10第一端处的等效电容。继而，可以通过电路参数的选择使得零点fz1的频率正好位于第一极点的频率附近，以实现对电路的稳定性补偿。
例如，在一些实施例中，为了获得最好的补偿效果，也设置零点的频率与第一极点的频率相等，即fz1＝fp，可得：cL×r1＝c2×r2。
这种补偿方式的优点在于电路简单容易实现，而且引入的零点可其所补偿的极点频率都不随负载电流变化，补偿效果比较好。对应的，完成这种补偿方式所需的第三电阻的阻值
在一实施例中，如图4所示，低压差线性稳压器100还包括第二电流支路40。
其中，第二电流支路40的第一端与第一电流支路10的第一端连接，第二电流支路40的第二端与第一电源VC1连接，第二电流支路40的第三端与输出端VOUT连接。
具体地，第二电流支路40被配置为响应于第一电压信号在第二电流支路40的第三端输出第二电流，以基于第一电流与第二电流在输出端VOUT产生第二电压，其中，第一电压与第二电压之和作用于第一连接点,以引入一个对第一极点进行补偿的零点。其中，第二电压为第一电流与第二电流之和作用于负载200而生成的总电压。
图4中还示例性示出了第二电流支路40的一种结构，如图4所示，第二电流支路40包括第二晶体管Q2。
其中，第二晶体管Q2的第一端与第一电流支路10的第一端(即第一晶体管Q1的第一端)连接，第二晶体管Q2的第二端与第一电源VC1连接，第二晶体管Q2的第三端与输出端VOUT连接。
可理解，在该实施例中，以第二晶体管Q2为PMOS管为例。PMOS管的栅极为第二晶体管Q2的第一端，PMOS管的源极为第二晶体管Q2的第二端，PMOS管的漏极为第二晶体管Q2的第三端。
在该实施例中，第二晶体管Q2同样工作在放大区，第二晶体管Q2的源极与漏极之间相当于一个受第一电压信号控制的可变电流源，即第一晶体管Q1上能够产生受控于第一电压信号的第一电流，第二晶体管Q2上能够产生受控于第一电压信号的第二电流。其中，第一电流流经第三电阻产生第一电压，接着，第一电流流入至负载200，第一电流与第二电流一同在输出端VOUT产生第二电压。继而，第一连接点P1的电压为第一电压与第二电压之和。此时，可获得第一电压为：
VR3＝gm1×Δv×r3 (2)
其中，r3表示图4中所示电路中的第三电阻R3的电阻值。
可获得负载上的电压，即第二电压为：
其中，gm1为第一晶体管Q1的跨导，gm2为第二晶体管Q2的跨导。
从运放U1的输出端到其同相输入端的传递函数为：
结合公式(2)(3)(4)可获得从运放U1的输出端到其同相输入端的传递函数为：
为了便于计算，在一实施方式中，可将第二电流支路40的跨导gm2设置为第一电流支路10的跨导gm1的N倍，即第二晶体管Q1的跨导为第一晶体管Q1的N倍，N＞1。可等式(5)可以简化为：
由等式(6)可以看出，通过增加第二晶体管Q2，能够使引入的零点的频率为：
第一极点仍为
其中，c2仍为第一电流支路第一端处的等效电容，不过在图4所示电路中，由于第一电流支路的第一端与第二电流支路的第一端相连，c2包括第一晶体管Q1第一端和第二晶体管Q2第一端的寄生电容之和。当图四所示电路中第一晶体管Q1、第二晶体管Q2的总面积与图三所示电路中第一晶体管Q1面积相当时，两个电路中对应的电容值c2也相当。同样地，可通过电路参数的选择使得零点fz2的频率正好位于第一极点的频率fp附近，以实现对电路的稳定性补偿。
而在一些实施例中，为了获得最好的补偿效果，也设置零点的频率与第一极点的频率相等，即fz2＝fp，可得：cL×r3＝c2×r2×(N+1)。也就是说，完成同样频率的补偿所需的第三电阻R3新的电阻值为
则图4所示的第三电阻R3的电阻值较图3中所示的第三电阻R3的电阻值提高了(N+1)倍。
同时，可以理解的是，若将图4所示的第三电阻R3的电阻值设置为图3所示的第三电阻R3的电阻值的N+1倍，那么零点fz1与零点fz2的频率相同，可以实现同样的补偿功能。在该种情况下，亦即在保持引入零点频率不变的情况下，图4所示的结构相对于图3所示的结果而言，虽然说第三电阻R3的电阻值增大了N+1倍，但是流经第三电阻R3的电流却减小了N+1倍，由于电阻面积正比于电流的平方，在实际应用中，在芯片实现时，图4所示的第三电阻R3所需占用的芯片面积反而是图3所示的第三电阻R3所需占用的芯片面积的N+1分之一，显著的减小了第三电阻R3的面积，即能够降低第三电阻R3在低压差线性稳压器中所占用的面积，有利于降低低压差线性稳压器芯片的成本。
在一实施例中，还可以在误差放大支路20中设置驱动单元，以增大误差放大支路20的驱动能力，从而增加整个***的响应速度。
如图5所示，误差放大支路20还包括驱动单元22。
其中，驱动单元22的第一端与第一电源VC1连接，驱动单元22的第二端与第一电流支路10的第一端(即第一晶体管Q1的第一端)连接，驱动单元22的第三端与运放U1的输出端连接，驱动单元22的第四端接地GND。
具体地，驱动单元22被配置为响应于运放U1输出的第二电压信号而输出第一电压信号，其中，第一电压信号的驱动能力强于第二电压信号。其中，驱动单元22的第二端为误差放大支路20的第一端。
在该实施例中，通过设置驱动单元22，能够根据第二电压信号输出对应的第一电压信号的基础上，提高输入至第一晶体管Q1的第一端与第二晶体管Q2的第一端的电流，从而能够更快驱动第一晶体管Q1与第二晶体管Q2执行相应的操作。
图5中还示例性示出了驱动单元22的一种结构，如图5所示，驱动单元22包括电流源I1与第三晶体管Q3。
其中，电流源I1的负极与第一电源VC1连接，电流源I1的正极分别与第三晶体管Q3的第二端及第一电流支路10的第一端连接，第三晶体管Q3的第一端与运放U1的输出端连接，第三晶体管Q3的第三端接地GND。
可理解，在该实施例中，以第三晶体管Q3为PMOS管为例。PMOS管的栅极为第三晶体管Q3的第一端，PMOS管的源极为第三晶体管Q3的第二端，PMOS管的漏极为第三晶体管Q3的第三端。
在该实施例中，第三晶体管Q3也工作在放大区，第三晶体管Q3的源极与漏极之间相当于一个受第二电压信号控制的可变电流源，流经第三晶体管Q3的电流与电流源I1提供的电流的大小关系决定了第三晶体管Q3漏极的电压，即第一电压信号受控于第二电压信号。而电流源I1则能够提供稳定的电流，以增大驱动能力，从而增加第一晶体管Q1与第二晶体管Q2的响应速度。
需要说明的是，图5所示的驱动单元22可以应用于图3所示的结构中，同样能够达到增大驱动能力的作用，当然，还可以应用于本申请其他的实施例中。换言之，本申请不同实施例中的技术特征之间可以进行任意组合。
在一实施例中，如图6所示，低压差线性稳压器100还包括电流镜支路50。
其中，电流镜支路50的第一端与第一电流支路10的第一端(即第一晶体管Q1的第一端)连接，电流镜支路50的第二端与第一电源VC1连接，电流镜支路50的第三端与第一连接点P1连接，电流镜支路50的第四端接地GND。
具体地，电流镜支路50被配置为产生流出第一连接点P1的第一直流电流，第一直流电流与流经第一电流支路10的直流电流的大小相等，以使流经电阻支路30的直流电流为零。
在一实施方式中，请继续参照图6，电流镜支路50包括第四晶体管Q4、第五晶体管Q5与第六晶体管Q6。
其中，第四晶体管Q4分别与第一电流支路10及第五晶体管Q5连接，第六晶体管Q6分别与第五晶体管Q5及第一连接点P1连接。
具体地，第四晶体管Q4的第一端与第一电流支路10的第一端连接，第四晶体管Q4的第二端与第一电源VC1连接，第四晶体管Q4的第三端与第五晶体管Q5的第三端、第五晶体管Q5的第一端及第六晶体管Q6的第一端连接，第六晶体管Q6的第二端与第五晶体管Q5的第二端均接地，第六晶体管Q6的第三端与第一连接点P1连接。
其中，第四晶体管Q4的第一端为电流镜支路50的第一端，第四晶体管Q4的第二端为电流镜支路50的第二端，第六晶体管Q6的第三端为电流镜支路50的第三端，第六晶体管Q6的第二端为电流镜支路50的第四端。
在该实施例中，第四晶体管Q4的第一端与第一晶体管Q1的第一端连接，第四晶体管Q4的第二端与第一晶体管Q1的第二端均与第一电源VC1连接，因此，通过配置第四晶体管Q4与第一晶体管Q1的尺寸大小相等，则流经第四晶体管Q4的电流(即第二直流电流)与流经第一晶体管Q1上的直流电流相等。换言之，流经第一晶体管Q1的直流电流被1：1镜像至第四晶体管Q4上，即第二直流电流与流经第一电流支路10的直流电流的大小相等。
而第二直流电流同时又流经第五晶体管Q5，并且同样地，第六晶体管Q6的第一端与第五晶体管Q5的第一端连接，第六晶体管Q6的第二端与第五晶体管Q5的第二端连接，因此，通过配置第五晶体管Q5与第六晶体管Q6的尺寸大小相等，则流经第六晶体管Q6的电流(即第二直流电流)与流经第五晶体管Q5上的直流电流相等。换言之，流经第五晶体管Q5的直流电流又被1：1镜像至第六晶体管Q1上，即第六晶体管Q6基于第二直流电流产生第一直流电流，且第一直流电流与第二直流电流相等，都等于流经第一晶体管Q1的直流电流。
可选的，也可以通过保持第二晶体管Q2与第四晶体管Q4的尺寸比例M1和第六晶体管Q6与第五晶体管Q5的尺寸比例M2相等的方法(即M1＝M2＝M)来实现第一直流电流与流经第一晶体管Q1的直流电流相等。这种情况下第二直流电流与第一直流电流的比值为M。
同时，第一直流电流从第一连接点P1流出，且第一直流电流与流经第一晶体管Q1的直流电流相等，这样一来，流经第一晶体管Q1的电流一旦流入第一连接点P1，就会作为第一直流电流流入至第六晶体管Q6所在支路。在该种情况下，第三电阻R3上不再有直流电流存在，即不存在直流压降。进而，输出端VOUT与第一连接点P1之间等效直流短路。可理解，在图3-5所示的实施例中，由于第三电阻R3的引入，导致输出电压与第一连接点P1出的电压不相等，可能在输出电流变化时会导致该低压差线性稳压器输出的电压有误差，而通过设置使输出端VOUT与第一连接点P1之间直流短路，就巧妙的解决了第三电阻R3所带来的输出电压误差的问题，有利于保持低压差线性稳压器100输出稳定的电压。
在一实施例中，如图7所示，低压差线性稳压器100还包括滤波支路60。
其中，滤波支路60的第一端与第五晶体管Q5的第一端连接，滤波支路60的第二端与第六晶体管Q6的第一端连接，滤波支路60的第三端接地GND。
具体地，滤波支路60被配置为对电流镜支路50中的交流信号进行低通滤波，以保持电流镜支路50中的电流为直流电流，从而能够防止因加入电流镜支路50而对所加入的零点造成影响，有利于保持对第一极点进行补偿的稳定性。
图7中还示例性示出了滤波支路60的一种结构，如图7所示，滤波支路60包括第四电阻R4与第一电容C1。
第四晶体管Q4的第一端与第一电流支路10的第一端连接，第四晶体管Q4的第二端与第一电源VC1连接，第四晶体管Q4的第三端分别与第五晶体管Q5的第三端、第四电阻R4的第一端及第五晶体管Q5的第一端连接，第四电阻R4的第二端分别与第六晶体管Q6的第一端及第一电容C1的第一端连接，第六晶体管Q6的第二端、第五晶体管Q5的第二端及第一电容C1的第二端均接地GND，第六晶体管Q6的第三端与第一连接点P1连接。
其中，第四晶体管Q4的第一端为电流镜支路50的第一端，第四晶体管Q4的第二端为电流镜支路50的第二端，第六晶体管Q6的第三端为电流镜支路50的第三端，第六晶体管Q6的第二端为电流镜支路50的第四端。
在该实施例中，第四电阻R4与第一电容C1所组成的滤波支路60的作用是对施加在第五晶体管Q5的第一端和第六晶体管Q6的第一端的交流信号进行低通滤波，使得整个电流镜支路60不参与该低压差线性稳压器中电路的交流响应。合适的选取第四电阻R4与第一电容C1的参数可以使得只有流过第一晶体管Q1的电流的直流分量被分流到第六晶体管Q6上，而流过第一晶体管Q1的电流交流分量仍旧通过第三电阻R3流到输出端VOUT和负载200。这样一来，原补偿电路的传输函数(比如公式(1)或公式(5))保持不变。滤波支路60的加入使得电流镜支路60在消除原低压差线性稳压器中电路的输出电压误差的同时，完整的保持了第三电阻R3所带来的零点对***的稳定性的补偿特性。
需要说明的是，在该实施例中，虽然第四晶体管Q4、第五晶体管Q5与第六晶体管Q6之间的连接关系与图6所述的结构有所不同，但第四晶体管Q4、第五晶体管Q5与第六晶体管Q6的功能与具体实现过程均与图6所示的结构相同，具体可参照上述针对图6的详细描述，这里不再赘述。
本申请实施例还提供一种控制***，该控制***包括负载以及如上述任一实施例中的低压差线性稳压器，其中，低压差线性稳压器与负载连接，低压差线性稳压器用于为负载提供电压和电流。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (17)
1.一种低压差线性稳压器，其特征在于，包括：
误差放大支路、第一电流支路与电阻支路；
所述误差放大支路的第一端与所述第一电流支路的第一端连接，所述第一电流支路的第二端与第一电源连接，所述误差放大支路的第二端与第一参考电压连接，所述误差放大支路的第三端分别与所述第一电流支路的第三端及所述电阻支路的第一端连接，所述电阻支路的第二端为输出端，且所述误差放大支路的第三端、所述第一电流支路的第三端及所述电阻支路的第一端之间的连接点为第一连接点，所述输出端用于与负载连接；
所述误差放大支路被配置为基于所述第一连接点的电压获得采样电压，并对所述采样电压与所述第一参考电压之间的差值进行放大，以输出第一电压信号；
所述第一电流支路被配置为响应于所述第一电压信号在所述第一电流支路的第三端输出第一电流；
所述电阻支路被配置为响应于所述第一电流而在所述电阻支路上产生第一电压，其中，所述第一电压作用于所述第一连接点，以引入一个对第一极点进行补偿的零点，所述第一极点的频率由所述误差放大支路第一端的等效输出电阻与所述第一电流支路第一端处的等效电容所决定。
2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述误差放大支路包括运放与分压单元；
所述运放的输出端与所述第一电流支路的第一端连接，所述运放的输入电源端与第二电源连接，所述运放的第一输入端与所述分压单元的第一端连接，所述运放的第二输入端与所述第一参考电压连接，所述运放的接地端与所述分压单元的第二端均接地，所述分压单元的第三端连接于所述第一连接点；
所述分压单元用于对第一连接点的电压进行分压，并输出所述采样电压至所述运放的第一输入端；
其中，所述运放的输出端为所述误差放大支路的第一端，所述运放的第二输入端为所述误差放大支路的第二端，所述分压单元的第三端为所述误差放大支路的第三端。
3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述分压单元包括第一电阻与第二电阻；
所述第一电阻的第一端与所述第一连接点连接，所述第一电阻的第二端分别与所述运放的第一输入端及所述第二电阻的第一端连接，所述第二电阻的第二端接地；
其中，所述第一电阻的第一端为所述误差放大支路的第三端。
4.根据权利要求2所述的低压差线性稳压器，其特征在于，所述误差放大支路还包括驱动单元；
所述驱动单元的第一端与所述第一电源连接，所述驱动单元的第二端与所述第一电流支路的第一端连接，所述驱动单元的第三端与所述运放的输出端连接，所述驱动单元的第四端接地；
所述驱动单元被配置为响应于所述运放输出的第二电压信号而输出所述第一电压信号，其中，所述第一电压信号的驱动能力强于所述第二电压信号；
其中，所述驱动单元的第二端为误差放大支路的第一端。
5.根据权利要求4所述的低压差线性稳压器，其特征在于，所述驱动单元包括电流源与第三晶体管；
电流源的负极与所述第一电源连接，所述电流源的正极分别与所述第三晶体管的第二端及所述第一电流支路的第一端连接，所述第三晶体管的第一端与所述运放的输出端连接，所述第三晶体管的第三端接地。
6.根据权利要求1所述的低压差线性稳压器，其特征在于，所述第一电流支路包括第一晶体管；
所述第一晶体管的第一端与所述误差放大支路的第一端连接，所述第一晶体管的第二端与所述第一电源连接，所述第一晶体管的第三端连接于所述第一连接点。
7.根据权利要求1所述的低压差线性稳压器，其特征在于，所述电阻支路包括第三电阻；
所述第三电阻的第一端连接于所述第一连接点，所述第三电阻的第二端为所述输出端。
8.根据权利要求1-7任意一项所述的低压差线性稳压器，其特征在于，所述电阻支路的电阻值r1、所述误差放大支路第一端的等效输出电阻r2、所述第一电流支路第一端处的等效电容c2满足以下关系：
r1＝r2*c2/cL；
其中，cL为所述负载中的输出电容。
9.根据权利要求1所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括第二电流支路；
所述第二电流支路的第一端与所述第一电流支路的第一端连接，所述第二电流支路的第二端与所述第一电源连接，所述第二电流支路的第三端与所述输出端连接；
所述第二电流支路被配置为响应于所述第一电压信号在所述第二电流支路的第三端输出第二电流，以基于所述第一电流与所述第二电流在所述输出端产生第二电压，其中，所述第一电压与所述第二电压之和作用于所述第一连接点，以引入一个对所述第一极点进行补偿的零点。
10.根据权利要求9所述的低压差线性稳压器，其特征在于，所述第二电流支路包括第二晶体管；
所述第二晶体管的第一端与所述第一电流支路的第一端连接，所述第二晶体管的第二端与所述第一电源连接，所述第二晶体管的第三端与所述输出端连接。
11.根据权利要求9或10所述的低压差线性稳压器，其特征在于，所述第二电流支路的跨导为所述第一电流支路的N倍，N＞1；
所述电阻支路的电阻值r3、所述误差放大支路第一端的等效输出电阻r2、所述第一电流支路第一端处的等效电容c2满足以下关系：
r3＝(N+1)*r2*c2/cL；
其中，cL为所述负载中的输出电容。
12.根据权利要求1所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括电流镜支路；
所述电流镜支路的第一端与所述第一电流支路的第一端连接，所述电流镜支路的第二端与所述第一电源连接，所述电流镜支路的第三端与所述第一连接点连接，所述电流镜支路的第四端接地；
所述电流镜支路被配置为产生流出所述第一连接点的第一直流电流，所述第一直流电流与流经所述第一电流支路的直流电流的大小相等，以使流经所述电阻支路的直流电流为零。
13.根据权利要求12所述的低压差线性稳压器，其特征在于，所述电流镜支路包括第四晶体管、第五晶体管与第六晶体管；
所述第四晶体管分别与所述第一电流支路及所述第五晶体管连接，所述第四晶体管用于产生流经所述第五晶体管的第二直流电流；
所述第六晶体管分别与所述第五晶体管及所述第一连接点连接，所述第六晶体管用于基于所述第二直流电流产生所述第一直流电流。
14.根据权利要求13所述的低压差线性稳压器，其特征在于，所述第四晶体管的第一端与所述第一电流支路的第一端连接，所述第四晶体管的第二端与所述第一电源连接，所述第四晶体管的第三端与所述第五晶体管的第三端及所述第五晶体管的第一端连接，所述第六晶体管的第二端与所述第五晶体管的第二端均接地，所述第六晶体管的第三端与所述第一连接点连接；
其中，所述第四晶体管的第一端为所述电流镜支路的第一端，所述第四晶体管的第二端为所述电流镜支路的第二端，所述第六晶体管的第三端为所述电流镜支路的第三端，所述第六晶体管的第二端为所述电流镜支路的第四端。
15.根据权利要求13所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括滤波支路；
所述滤波支路的第一端与所述第五晶体管的第一端连接，所述滤波支路的第二端与所述第六晶体管的第一端连接，所述滤波支路的第三端接地；
所述滤波支路被配置为对所述电流镜支路中的交流信号进行低通滤波，以保持所述电流镜支路中的电流为直流电流。
16.根据权利要求15所述的低压差线性稳压器，其特征在于，所述滤波支路包括第四电阻与第一电容；
所述第四晶体管的第一端与所述第一电流支路的第一端连接，所述第四晶体管的第二端与所述第一电源连接，所述第四晶体管的第三端分别与所述第五晶体管的第三端、所述第四电阻的第一端及所述第五晶体管的第一端连接，所述第四电阻的第二端分别与所述第六晶体管的第一端及所述第一电容的第一端连接，所述第六晶体管的第二端、所述第五晶体管的第二端及所述第一电容的第二端均接地，所述第六晶体管的第三端与所述第一连接点连接；
其中，所述第四晶体管的第一端为所述电流镜支路的第一端，所述第四晶体管的第二端为所述电流镜支路的第二端，所述第六晶体管的第三端为所述电流镜支路的第三端，所述第六晶体管的第二端为所述电流镜支路的第四端。
17.一种控制***，其特征在于，包括：
负载以及如权利要求1-16任意一项所述的低压差线性稳压器；
所述低压差线性稳压器与所述负载连接，所述低压差线性稳压器用于为所述负载提供电压和电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210769996.7A CN115016586A (zh) | 2022-06-30 | 2022-06-30 | 低压差线性稳压器与其控制*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210769996.7A CN115016586A (zh) | 2022-06-30 | 2022-06-30 | 低压差线性稳压器与其控制*** |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115016586A true CN115016586A (zh) | 2022-09-06 |
Family
ID=83078126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210769996.7A Pending CN115016586A (zh) | 2022-06-30 | 2022-06-30 | 低压差线性稳压器与其控制*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115016586A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116979806A (zh) * | 2023-09-22 | 2023-10-31 | 希荻微电子集团股份有限公司 | 开关控制电路及方法、功率转换*** |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070159146A1 (en) * | 2005-12-30 | 2007-07-12 | Stmicroelectronics Pvt. Ltd. | Low dropout regulator |
| CN101339443A (zh) * | 2008-08-08 | 2009-01-07 | 武汉大学 | 宽输出电流范围低压差线性稳压器 |
| US20190220050A1 (en) * | 2018-01-15 | 2019-07-18 | Nxp B.V. | Linear regulator with a common resistance |
| CN113110694A (zh) * | 2021-04-30 | 2021-07-13 | 南京邮电大学 | 一种具有电流浪涌抑制的低压差线性稳压器电路 |
-
2022
- 2022-06-30 CN CN202210769996.7A patent/CN115016586A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070159146A1 (en) * | 2005-12-30 | 2007-07-12 | Stmicroelectronics Pvt. Ltd. | Low dropout regulator |
| CN101339443A (zh) * | 2008-08-08 | 2009-01-07 | 武汉大学 | 宽输出电流范围低压差线性稳压器 |
| US20190220050A1 (en) * | 2018-01-15 | 2019-07-18 | Nxp B.V. | Linear regulator with a common resistance |
| CN113110694A (zh) * | 2021-04-30 | 2021-07-13 | 南京邮电大学 | 一种具有电流浪涌抑制的低压差线性稳压器电路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116979806A (zh) * | 2023-09-22 | 2023-10-31 | 希荻微电子集团股份有限公司 | 开关控制电路及方法、功率转换*** |
| CN116979806B (zh) * | 2023-09-22 | 2024-02-20 | 希荻微电子集团股份有限公司 | 开关控制电路及方法、功率转换*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750737B2 (en) | Common mode stabilization in a fully differential amplifier | |
| Tangsrirat et al. | Current-mode multiphase sinusoidal oscillator using CDTA-based allpass sections | |
| EP2109801B1 (en) | Voltage regulator and method for voltage regulation | |
| US20080169795A1 (en) | Compensating nmos ldo regulator using auxiliary amplifier | |
| CN103838287B (zh) | 一种补偿零点动态调整的线性稳压器 | |
| US8669753B2 (en) | Voltage regulator having a phase compensation circuit | |
| US20110193540A1 (en) | Enhancement of Power Supply Rejection for Operational Amplifiers and Voltage Regulators | |
| CN109388170B (zh) | 电压调节器 | |
| EP4080761A1 (en) | Analog front-end circuit for bioelectric sensor | |
| EP0286347B1 (en) | Balanced output analog differential amplifier circuit | |
| US8400214B2 (en) | Class AB output stage | |
| US7061309B2 (en) | Transconductance-adjusting circuit | |
| CN115016586A (zh) | 低压差线性稳压器与其控制*** | |
| US4091333A (en) | Transconductance amplifier circuit | |
| US5666087A (en) | Active resistor for stability compensation | |
| CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
| US9331648B2 (en) | Amplifier circuit with improved slew rate | |
| Tang et al. | A low power class-AB audio power amplifier with dynamic transconductance compensation in 55 nm CMOS process | |
| US20140125407A1 (en) | Bandwidth limiting for amplifiers | |
| Lee | Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input | |
| US20120086510A1 (en) | Common-mode feedback amplifier | |
| JP2003037449A (ja) | 演算増幅器 | |
| JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
| KR100186796B1 (ko) | 필터 회로 | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000 Applicant after: Xidi Microelectronics Group Co.,Ltd. Address before: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000 Applicant before: Guangdong Xidi Microelectronics Co.,Ltd. |