CN115000091A - 一种显示面板的制备方法及显示面板 - Google Patents
一种显示面板的制备方法及显示面板 Download PDFInfo
- Publication number
- CN115000091A CN115000091A CN202210604870.4A CN202210604870A CN115000091A CN 115000091 A CN115000091 A CN 115000091A CN 202210604870 A CN202210604870 A CN 202210604870A CN 115000091 A CN115000091 A CN 115000091A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- region
- electrode layer
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000576 coating method Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 302
- 238000010586 diagram Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明属于显示技术领域，尤其涉及一种显示面板的制备方法及显示面板。种显示面板的制备方法，包括如下步骤：制备像素驱动层，准备基板，于基板上成形第一金属层；制备电极层，于基板上形成电极层，任一第一金属层至少部分与电极层重叠；制备像素定义层，包括如下步骤：涂布，于电极层上涂布像素定义层；曝光，对像素定义层进行曝光，曝光的光线从基板背向电极层的板面入射基板，且各第一金属层遮挡部分光线；显影，对曝光后的像素定义层进行显影。本发明可以减少显示面板的制备过程中光罩的使用并提高开口率。
Description
技术领域
本发明属于显示技术领域，尤其涉及一种显示面板的制备方法及显示面板。
背景技术
目前，在显示面板中，像素定义层被用来定义像素区域，隔离像素，防止光学串扰和电学串扰。
请参阅图1，像素定义层一般为有机层，通过涂布，曝光，显影实现对发光区域70’的定义。为了定义显示面板的发光面积，在形成Bank膜的pattern时，需使用光罩。
一般光罩的上开口为方形口，方形口的长度方向沿第一金属层21’为第一方向，方形口的宽度方向沿第二金属层22’为第二方向。在使光罩进行曝光时，通常需要将光罩的开口与阳极层之间沿第一方向和第二方向进行对位，从而需要定制光罩，并进行定位，导致成本高、效率低等缺点。
发明内容
本申请实施例的目的在于提供一种显示面板的制备方法，旨在解决如何避免光罩的使用和定位，从而降低制造成本和提高效率的问题。
为实现上述目的，本申请采用的技术方案是：
第一方面，提供一种显示面板的制备方法，其包括如下步骤：
制备像素驱动层，准备基板并于所述基板上成形第一金属层，所述第一金属层间隔成形两个，所述基板由透光材料制成；
制备电极层，于所述像素驱动层上形成电极层，任一所述第一金属层至少部分与所述电极层重叠；
制备像素定义层，包括如下步骤：
涂布，于所述电极层上涂布像素定义层，所述像素定义层的两端分别朝外延伸并分别至少部分覆盖两所述第一金属层；
曝光，对所述像素定义层进行曝光，所述曝光的光线从所述基板背向所述电极层的板面入射所述基板，且各所述第一金属层遮挡部分所述光线，其中，所述像素定义层与各所述第一金属层重叠的部分形成第一非曝光区，所述像素定义层被所述曝光的光线所照射的区域形成第一曝光区；
显影，对曝光后的所述像素定义层进行显影，以去除所述第一曝光区的所述像素定义层。
在一些实施例中，所述制备像素驱动层的步骤中还包括于所述基板上形成第二金属层，所述第二金属层与所述第一金属层交错布置，且所述第二金属层间隔设置两个，各所述第二金属层的两端分别与两所述第一金属层至少部分重叠，且任一所述第二金属层至少部分与所述电极层重叠，所述绝缘层覆盖各所述第二金属层，两所述第一金属层和两所述第二金属层共同限定形成第一发光区。
在一些实施例中，所述第一金属层的长度方向与所述第二金属层的长度方向垂直。
在一些实施例中，所述基板具有第一区域和第二区域，所述第一发光区位于所述第一区域；
所述制备像素驱动层的步骤中，还包括于所述第二区域形成存储电容以及多个所述第二金属层；所述第二区域还布置有第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管，所述第一薄膜晶体管和所述第三薄膜晶体管均连接所述存储电容的一端，所述二薄膜晶体管连接所述存储电容的另一端，所述第三晶体管连接位于所述第一区域中的一所述第二金属层，所述第一薄膜晶体管和所述第二薄膜晶体管分别连接所述第二区域的两所述第二金属层；
所述曝光步骤中，所述第二区域内的所述第二金属层、所述存储电容、所述第一薄膜晶体管、所述第二薄膜晶体管以及所述第三薄膜晶体管阻挡部分所述曝光的光线，并于所述像素定义层形成第二曝光区以及第二非曝光区；
所述显影步骤还包括去除所述第二曝光区的像素定义层，以于所述第二区域形成第二发光区。
在一些实施例中，所述曝光步骤中，所述曝光的光线的传播方向垂直所述基板的板面。
在一些实施例中，所述曝光的光线的传播方向与所述基板的板面呈预定夹角设置。
在一些实施例中，所述制备电极层的步骤包括：
S21：于所述像素驱动层上涂布电极层，并于所述电极层上设置负性光阻层，所述负性光阻层位于所述电极层上，并且任一所述第一金属层至少部分与所述负性光阻层重叠；
S22：对所述电极层进行曝光，且曝光的光线从所述基板背向所述电极层的板面入射所述基板，所述电极层对应所述负性光阻层的区域形成第三曝光区，所述电极层对应所述第一金属层的区域形成第三非曝光区；
S23：对曝光后的所述电极层进行显影，以去掉所述第三非曝光区的所述电极层；
S24：剥离所述负性光阻层。
在一些实施例中，所述S24步骤中，通过蚀刻工艺而去除所述负性光阻层。
在一些实施例中，于所述基板上形成绝缘层，且所述绝缘层位于像素驱动层与电极层之间，所述绝缘层覆盖各所述第一金属层和各所述第二金属层。
本申请的另一目的还在于提供一种显示面板，所述显示面板由上述所述的显示面板的制备方法所制成，所述显示面板包括基板、设置于所述基板上的像素驱动层、设置于所述像素驱动层上的像素定义层、设置于所述像素定义层上的发光层以及位于所述发光层上的封装层。
本申请的有益效果在于：通过将曝光的光线从基板的背面入射，即曝光的光线从基板背离像素第一层的板面入射至像素定义层，由于两第一金属层均由阻光材料制成，从而像素定义层在曝光过程中，形成第一曝光区和第一非曝光区，直接通过两第一金属层进行曝光光线的阻挡，从而减少了光罩的使用，降低了成本，而无需采用光罩对位，进而不存在光罩与电极层之间的对位误差，从而可以提高显示面板的开口率，以及在减少使用光罩的同时降低了显示面板的制造成本，提高了制造效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或示范性技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是显示面板正面曝光后的示意图；
图2是本申请实施例提供的显示面板的制备方法中制备电极层步骤中曝光的原理示意图；
图3是图2的显示面板的制备方法中制备电极层步骤中显影的原理示意图；
图4是图3的显示面板的制备方法中制备电极层步骤中剥离负性光阻层的原理示意图；
图5是本申请另一实施例中的显示面板的制备方法中制备像素定义层步骤中曝光的光线垂直基板原理示意图；
图6是图5的显示面板的制备方法中制备像素定义层步骤中显影的原理示意图；
图7是本申请另一实施例中的显示面板的制备方法中制备像素定义层步骤中曝光的光线与基板倾斜的原理示意图；
图8是图7的显示面板的制备方法中制备像素定义层步骤中显影的原理示意图；
图9是本申请又一实施例中显示面板的结构原理示意图；
图10是本申请实施例提供的显示面板的剖视示意图。
其中，图中各附图标记：
10、基板；21、第一金属层；22、第二金属层；30、绝缘层；40、电极层；50、负性光阻层；60、像素定义层；70、发光区；41、容置凹槽；201、第一区域；202、第二区域；731、第一薄膜晶体管；732、第二薄膜晶体管；733、第三薄膜晶体管；734、存储电容；101、缓冲层；102、栅极层；103、层间绝缘层；104、动画层；105、彩色滤光层；106、平坦层；80、封装层。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本申请。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接在另一个部件上或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图2至图4，本申请实施例提供了一种显示面板的制备方法，其用于制备显示面板，显示面板的制备方法包括如下步骤：
S1：制备像素驱动层，准备基板10于基板10上成形第一金属层21，第一金属层21由金属材料制成且间隔成形两个，金属材料兼具阻光和导电的作用。可以理解的是，两个第一金属层21位于同一个子像素中。而基板10上可以同时加工多个子像素。基板10由透光材料制成；本实施例中，第一金属层21由金属铜制成，铜具有导电性能优良、活性低且资源丰富等特点。
S2：制备电极层40，于基板10上形成电极层40，任一第一金属层21至少部分与电极层40重叠；可选地，本实施例中，电极层40为阳极电极层40，且电极层40和第一金属层之间绝缘设置。
S3：请参阅图3至图4，制备像素定义层60，包括如下步骤：
S31：涂布，于电极层40上涂布像素定义层60，像素定义层60的两端分别朝外延伸并分别至少部分覆盖两第一金属层21；可选地，本实施例中像素定义层60的两端分别完全覆盖两第一金属层21。
S32：曝光，对像素定义层60进行曝光，曝光的光线从基板10背向电极层40的板面入射基板10，且各第一金属层21遮挡部分光线，其中，像素定义层60与各第一金属层21重叠的部分未被曝光的光线照射而形成第一非曝光区，像素第一层被曝光的光线所照射的区域形成第一曝光区。可以理解的是，两第一金属层21具有光罩的遮光功能，而两第一金属层21在遮光过程中，无需进行对位，从而不存在对位误差，提高了像素定义层60沿第一方向的开口率，第一方向是指其中一第一金属层21指向另一第一金属层21的方向。曝光的光线方向如图4箭头所示。
S33：显影，对曝光后的像素定义层60进行显影，以去除第一曝光区的像素定义层60，而保留第一非曝光区域的像素定义层60。
请参阅图3至图4，可选地，通过将曝光的光线从基板10的背面入射，即曝光的光线从基板10背离像素第一层的板面入射至像素定义层60，由于两第一金属层21均由阻光和导电材料制成，从而像素定义层60在曝光过程中，形成第一曝光区和第一非曝光区，直接通过两第一金属层21进行曝光光线的阻挡，从而减少了光罩的使用，降低了成本，而无需采用光罩对位，进而不存在光罩与电极层40之间的对位误差，从而可以提高显示面板的开口率，以及在减少使用光罩的同时降低了显示面板的制造成本，提高了制造效率。
可以理解的是，第一金属层21可以间隔布置两个以上，从而可以在基板上加工出多个子像素，各第一金属层21依次间隔布置。
可以理解的是，在一个子像素中，两第一金属层分别为电源线和数据线。
请参阅图7，在一些实施例中，制备像素驱动层的步骤中还包括于基板10上形成由阻光和导电材料制成的第二金属层22，第二金属层22与第一金属层21交错布置，且第二金属层22间隔设置两个，各第二金属层22的两端分别与两第一金属层21至少部分重叠，且任一第二金属层22至少部分与电极层40重叠。可以理解的是，第一金属层21和第二金属层22兼具遮光和导电的功能。
请参阅图7，可以理解的是，其中一第二金属层22指向另一第二金属层22的方向形成第二方向。两第一金属层21和两第二金属层22合围形成开口，且电极层40完全覆盖开口所确定的区域。可以理解的是，与两第一金属层21同样的原理，两第二金属层22在制备像素驱动层的曝光过程中，充当光罩使用并直接遮挡曝光的光线，从而无需采用光罩进行对位，不存在对位误差，即像素定义层60上形成的第一发光区71与第二金属层22之间不存在空白区域，进而提高了像素定义层60沿第二方向的开口率，最终提高了像素定义层60的整体开口率，并减少了光罩的使用，降低了成本。
在一些实施例中，于基板10上形成绝缘层30，绝缘层位于像素驱动层和电极层40之间。可选地，通过蒸镀工艺或化学气相沉积工艺，而使绝缘材料于基板10上形成绝缘层30。绝缘层30覆盖第一金属层21和第二金属层22。可选地，基板10可以是由透明和透光材料制成的硬性衬底，也可以是由柔性材料制成的柔性衬底，从而可以对设置在其表面的绝缘层30提供支撑。绝缘层30可以由负光阻感光胶制成，或采用其他透明的绝缘材料制成，可以理解的是，绝缘层30可以起到绝缘作用。
可选地，绝缘层30完全覆盖两第一金属层21，且部分绝缘层30填充于两第一金属层21之间，和两第二金属层22之间。
可以理解的是，两第一金属层21沿第一方向和两第二金属层22沿第二方向共同限定第一发光区71的范围。
可以理解的是，请参阅图6，第二金属层为控制扫描线。第二金属层22可以间隔布置两个以上，各第二金属层22依次间隔布置，且绝缘层30完全覆盖各第二金属层22。
可选地，在同一子像素中，两第二金属层22与两第一金属层21共同限定第一发光区71的范围，任一第二金属层22的两端分别位于两第一金属层21所确定的范围内。可以理解的是，各第一金属层21和各第二金属层22均与电极层40部分重叠，从而使像素定义层60与电极层40始终部分重叠。像素定义层60对应开口的位置形成容置凹槽41。可以理解的是，在临界情况下，沿基板10指向阳极层40的方向，两第一金属层21和两第二金属层22所确定的范围的面积与阳极层40的面积相等，即两第一金属层21与两第二金属层22均未与阳极层40重叠，也未与阳极层40完全能脱离，从而使像素定义层60上所形成的开口面积最大。
请同时参阅图1，在使用光罩进行曝光时，光罩的开口与阳极层40’之间发生偏位，即阳极层40’沿第一方向和第二方向的边界位于开口范围内，不但使最后形成的发光区域70’与第一金属层21’和第二金属层22’之间存在空白区域701’，还会形成大面积的非发光区域702’，降低了开口率；而且严重情况下会导致发光层的断裂，或阳极层40’和阴极短接。而通常只能减少光罩的开口大小，从而使显示面板的开口率降低，导致发光效率降低，亮度降低。请参阅图9，而本申请的实施例中，像素定义层60在曝光过程中，直接使用第一金属层21和第二金属层22进行遮光，无需采用光罩，从而不存在对位误差，也不会在曝光过程中形成空白区域，最大限度的提高了像素定义层的开口率，并降低了显示面板的制造成本，并提高了生产效率。
请参阅图5和图6，在一些实施例中，曝光步骤中，曝光的光线的传播方向垂直基板10的板面，即曝光的光线为一束平行光线，从而形成的凹槽21的槽壁与基板10的板面垂直。
请参阅图7和图8，在一些实施例中，曝光步骤中，光线的传播方向与基板10的板面呈预定夹角设置，可以理解的是，曝光的光线为点光源发出并呈锥形的光束，部分光线恰好照射至第一金属层21的边缘和阳极层40的边缘，如图8虚线光线所示。即预定角度的大小与第一金属层21和阳极层40的重叠面积有关。可以理解的是，第二金属层22与阳极层40之间，也依次类推。请参阅图9，通过显影后，使得凹槽41的槽壁相对基板10的板面倾斜设置，且凹槽41的横截面面积沿基板指向阳极层的方向渐增，从而提高了像素定义层60的开口率。
请参阅图9，在一些实施例中，基板10具有第一区域201和第二区域202，第一发光区70位于第一区域201；第一金属层21部分位于第一区域201，而另一部分位于第二区域202。
请参阅图9，可以理解的是，本实施例中的像素驱动层包括3T1C结构的驱动电路。制备像素驱动层的步骤中，还包括于第二区域202形成存储电容734以及多个第二金属层22；可选地，存储电容734也由阻光且导电材料制成。第二区域202还布置有第一薄膜晶体管731、第二薄膜晶体管731以及第三薄膜晶体管731，可选地，第一薄膜晶体管731为扫描开关管，第二薄膜晶体管731为驱动晶体管，第三薄膜晶体管731为充电开关管。第一薄膜晶体管731的栅极和第三薄膜晶体管731的栅极均连接存储电容734的一端，第二薄膜晶体管731连接存储电容734的另一端。第二薄膜晶体管731的漏极连接数据线。第三晶体管连接第一区域201的其中一第二金属层22，第一薄膜晶体管731和第二薄膜晶体管731分别连接第二区域202的两第二金属层22。
请参阅图10，曝光步骤中，第二区域202内的第二金属层22、存储电容734、第一薄膜晶体管731、第二薄膜晶体管731以及第三薄膜晶体管731阻挡部分曝光的光线，并于像素定义层60形成第二曝光区以及第二非曝光区；可以理解的是，第一薄膜晶体管731、第二薄膜晶体管731、第三薄膜晶体管731以及存储电容734均由不透光材料制成，从而可以阻挡曝光的光线，使像素定义层60上形成第二曝光区和第二非曝光区。
显影步骤还包括去除第二曝光区的像素定义层60，以于第二区域202形成第二发光区70。
请参阅图9，可以理解的是，电极层40位于第一发光区71之外且未被第一金属层21、第二金属层22、第一薄膜晶体管731、第二薄膜晶体管731、第三薄膜晶体管731以及存储电容734所覆盖的区域，也可以作为发光区的一部分使用，从而结合第一发光区71和第二发光区72两部分，像素定义层60区域内除了金属走线外，其他区域均为开口区，极大的提高了总的发光面积。
在一些实施例中，任一第一金属层21或任一第二金属层22与电极层40的重叠区域可以无限接近于零，即电极层40沿第一方向的长度等于两第一金属层21的宽度，或电极层40沿第二方向上的长度等于两第二金属层22的宽度。
请参阅图2至图4，在一些实施例中，制备电极层40的步骤包括：
S21：于绝缘层30上涂布电极层40，并于电极层40上设置由感光材料制成的负性光阻层50，负性光阻层50位于电极层40上，并任一第一金属层21至少部分与负性光阻层50重叠；
S22：对电极层40进行曝光，且曝光的光线从基板10背向绝缘层30的板面入射基板10，电极层40对应负性光阻层50的区域形成第三曝光区，电极层40对应第一金属层21的区域形成第三非曝光区；
S23：对曝光后的电极层40进行显影，以去掉第三非曝光区的电极层40；可以理解的是，该显影过程为负显影，即保留第三曝光区的电极层，而去除第三非曝光区的电极层。曝光的光线方向如图1箭头所示。
S24：剥离负性光阻层50。
可以理解的是，任一第二金属层22至少部分与负性光阻层50重叠，从而通过第一金属层21和第二金属层22直接遮挡曝光光线，减少了光罩的使用，降低了成本。
在一些实施例中，S24步骤中，通过蚀刻工艺而去除负性光阻层50，通过蚀刻液溶解位于电极层40上的负性光阻层50，从而实现负性光阻层50的剥离。
请参阅图2至图4，在一些实施例中，负性光阻层50为负性负性光阻层50，从而使第三曝光区的电极层40不会溶于光阻显影液，而没有照到光的第三非曝光区会溶于光阻显影液。
在一些实施例中，电极层40由氧化铟锡所制成，氧化铟锡是一种混合物，透明茶色薄膜或黄偏灰色块状，主要用于制作液晶显示器、平板显示器、等离子显示器、触摸屏、电子纸、有机发光二极管、太阳能电池、抗静电镀膜等。
在一些实施例中，基板10为玻璃基板。
请参阅图10，本发明还提出了一种显示面板，该显示面板由上述的显示面板的制备方法所制备。可以理解的是，该显示面板在电极层40和像素定义层60的制备过程中，无需使用光罩，至少减少了两个光罩的使用，从而降低了制备成本。
显示面板包括基板10、设置于所述基板10上的像素驱动层、设置于所述像素驱动层上的像素定义层60、设置于所述像素定义层60上的发光层70以及位于所述发光层上的封装层80。
可选地，像素驱动层包括：第一金属层21、第二金属层22、第一薄膜晶体管731、第二薄膜晶体管732、第三薄膜晶体管733以及存储电容734。可选地，像素驱动层还包括依次设置于所述基板10上的缓冲层101、栅极层102、层间绝缘层103、动画层104、彩色滤光层105、平坦层106。可选地，该显示面板能够提高像素定义层60的开口率，从而增加了整体的发光面积。
以上仅为本申请的可选实施例而已，并不用于限制本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种显示面板的制备方法，其特征在于，包括如下步骤：
制备像素驱动层，准备基板并于所述基板上成形第一金属层，所述第一金属层间隔成形两个，所述基板由透光材料制成；
制备电极层，于所述像素驱动层上形成电极层，任一所述第一金属层至少部分与所述电极层重叠；
制备像素定义层，包括如下步骤：
涂布，于所述电极层上涂布像素定义层，所述像素定义层的两端分别朝外延伸并分别至少部分覆盖两所述第一金属层；
曝光，对所述像素定义层进行曝光，所述曝光的光线从所述基板背向所述电极层的板面入射所述基板，且各所述第一金属层遮挡部分所述光线，其中，所述像素定义层与各所述第一金属层重叠的部分形成第一非曝光区，所述像素定义层被所述曝光的光线所照射的区域形成第一曝光区；
显影，对曝光后的所述像素定义层进行显影，以去除所述第一曝光区的所述像素定义层。
2.如权利要求1所述的显示面板的制备方法，其特征在于：所述制备像素驱动层的步骤中还包括于所述基板上形成第二金属层，所述第二金属层与所述第一金属层交错布置，且所述第二金属层间隔设置两个，各所述第二金属层的两端分别与两所述第一金属层至少部分重叠，且任一所述第二金属层至少部分与所述电极层重叠，两所述第一金属层和两所述第二金属层共同限定形成第一发光区。
3.如权利要求2所述的显示面板的制备方法，其特征在于：所述第一金属层的长度方向与所述第二金属层的长度方向垂直。
4.如权利要求2-3任意一项所述的显示面板的制备方法，其特征在于：所述基板具有第一区域和第二区域，所述第一发光区位于所述第一区域；
所述制备像素驱动层的步骤中，还包括于所述第二区域形成存储电容以及多个所述第二金属层；所述第二区域还布置有第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管，所述第一薄膜晶体管和所述第三薄膜晶体管均连接所述存储电容的一端，所述二薄膜晶体管连接所述存储电容的另一端，所述第三晶体管连接位于所述第一区域中的一所述第二金属层，所述第一薄膜晶体管和所述第二薄膜晶体管分别连接所述第二区域的两所述第二金属层；
所述曝光步骤中，所述第二区域内的所述第二金属层、所述存储电容、所述第一薄膜晶体管、所述第二薄膜晶体管以及所述第三薄膜晶体管阻挡部分所述曝光的光线，并于所述像素定义层形成第二曝光区以及第二非曝光区；
所述显影步骤还包括去除所述第二曝光区的像素定义层，以于所述第二区域形成第二发光区。
5.如权利要求1-3任意一项所述的显示面板的制备方法，其特征在于：所述曝光步骤中，所述曝光的光线的传播方向垂直所述基板的板面。
6.如权利要求1-3任意一项所述的显示面板的制备方法，其特征在于：所述曝光的光线的传播方向与所述基板的板面呈预定夹角设置。
7.如权利要求1-3任意一项所述的显示面板的制备方法，其特征在于：所述制备电极层的步骤包括：
S21：于所述像素驱动层上涂布电极层，并于所述电极层上设置负性光阻层，所述负性光阻层位于所述电极层上，并且任一所述第一金属层至少部分与所述负性光阻层重叠；
S22：对所述电极层进行曝光，且曝光的光线从所述基板背向所述电极层的板面入射所述基板，所述电极层对应所述负性光阻层的区域形成第三曝光区，所述电极层对应所述第一金属层的区域形成第三非曝光区；
S23：对曝光后的所述电极层进行显影，以去掉所述第三非曝光区的所述电极层；
S24：剥离所述负性光阻层。
8.如权利要求7所述的显示面板的制备方法，其特征在于：所述S24步骤中，通过蚀刻工艺而去除所述负性光阻层。
9.如权利要求2-3任意一项所述的显示面板的制备方法，其特征在于：于所述基板上形成绝缘层，且所述绝缘层位于像素驱动层与电极层之间，所述绝缘层覆盖各所述第一金属层和各所述第二金属层。
10.一种显示面板，其特征在于，所述显示面板由权利要求1-9任意一项所述的显示面板的制备方法所制成，所述显示面板包括：基板、设置于所述基板上的像素驱动层、设置于所述像素驱动层上的像素定义层、设置于所述像素定义层上的发光层以及位于所述发光层上的封装层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210604870.4A CN115000091B (zh) | 2022-05-31 | 2022-05-31 | 一种显示面板的制备方法及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210604870.4A CN115000091B (zh) | 2022-05-31 | 2022-05-31 | 一种显示面板的制备方法及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115000091A true CN115000091A (zh) | 2022-09-02 |
| CN115000091B CN115000091B (zh) | 2023-04-25 |
Family
ID=83031932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210604870.4A Active CN115000091B (zh) | 2022-05-31 | 2022-05-31 | 一种显示面板的制备方法及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115000091B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116068773A (zh) * | 2023-03-06 | 2023-05-05 | 惠科股份有限公司 | 头戴式显示装置及头戴式显示装置的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677626A (zh) * | 2004-03-29 | 2005-10-05 | 广辉电子股份有限公司 | 自对准式薄膜晶体管的制造方法 |
| CN1834746A (zh) * | 2006-04-20 | 2006-09-20 | 广辉电子股份有限公司 | 液晶显示器下基板的制作方法 |
| CN102709243A (zh) * | 2012-05-18 | 2012-10-03 | 京东方科技集团股份有限公司 | 有机发光二极管显示面板及其制造方法 |
| US20160372531A1 (en) * | 2015-01-13 | 2016-12-22 | Boe Technology Group Co., Ltd. | Method for producing array substrate and array substrate |
| CN107706221A (zh) * | 2017-09-28 | 2018-02-16 | 深圳市华星光电半导体显示技术有限公司 | Oled显示器的制作方法及oled显示器 |
| CN109390355A (zh) * | 2018-09-19 | 2019-02-26 | 京东方科技集团股份有限公司 | 显示基板及其制备方法和显示装置 |
| CN113013096A (zh) * | 2021-03-01 | 2021-06-22 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
-
2022
- 2022-05-31 CN CN202210604870.4A patent/CN115000091B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677626A (zh) * | 2004-03-29 | 2005-10-05 | 广辉电子股份有限公司 | 自对准式薄膜晶体管的制造方法 |
| CN1834746A (zh) * | 2006-04-20 | 2006-09-20 | 广辉电子股份有限公司 | 液晶显示器下基板的制作方法 |
| CN102709243A (zh) * | 2012-05-18 | 2012-10-03 | 京东方科技集团股份有限公司 | 有机发光二极管显示面板及其制造方法 |
| US20160372531A1 (en) * | 2015-01-13 | 2016-12-22 | Boe Technology Group Co., Ltd. | Method for producing array substrate and array substrate |
| CN107706221A (zh) * | 2017-09-28 | 2018-02-16 | 深圳市华星光电半导体显示技术有限公司 | Oled显示器的制作方法及oled显示器 |
| CN109390355A (zh) * | 2018-09-19 | 2019-02-26 | 京东方科技集团股份有限公司 | 显示基板及其制备方法和显示装置 |
| CN113013096A (zh) * | 2021-03-01 | 2021-06-22 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116068773A (zh) * | 2023-03-06 | 2023-05-05 | 惠科股份有限公司 | 头戴式显示装置及头戴式显示装置的制备方法 |
| CN116068773B (zh) * | 2023-03-06 | 2023-07-25 | 惠科股份有限公司 | 头戴式显示装置及头戴式显示装置的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115000091B (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3848972A1 (en) | Display panel and manufacturing method therefor | |
| US20050142680A1 (en) | Method for fabrication liquid crystal display device and diffraction mask therefor | |
| CN109087928B (zh) | 光电探测基板及其制备方法、光电探测装置 | |
| CN113394166B (zh) | 阵列基板的制作方法、阵列基板及显示面板 | |
| KR20070119280A (ko) | 표시 기판의 제조 방법, 표시 기판 및 이를 갖는액정표시장치 | |
| US20220029137A1 (en) | Electroluminescent display substrate and display device | |
| US20210191181A1 (en) | Array substrate, fabrication method thereof and display device | |
| US6659827B2 (en) | Method for manufacturing organic EL device | |
| CN111785760A (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN108983528B (zh) | 像素单元及其制造方法、显示控制方法、显示面板 | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| CN113594213A (zh) | 显示面板及显示装置 | |
| CN115000091B (zh) | 一种显示面板的制备方法及显示面板 | |
| WO2021227227A1 (zh) | 显示面板及其制作方法、掩模版组 | |
| CN113687548B (zh) | 阵列基板及其制作方法、以及显示面板 | |
| CN112582571B (zh) | 有机发光面板及其制作方法 | |
| CN110176462B (zh) | 一种透明oled显示器制作方法及显示器 | |
| CN110148615B (zh) | 发光器件及其制造方法、掩膜板、显示基板及装置 | |
| CN111415963A (zh) | 显示面板及其制备方法 | |
| CN115132941B (zh) | 显示面板的制备方法及显示面板 | |
| US20230345776A1 (en) | Display panel, display device and method for manufacturing display pane | |
| KR100762120B1 (ko) | 유기 ｅｌ 소자 및 그 제조 방법 | |
| CN112310328B (zh) | 一种发光面板及发光装置 | |
| KR100599469B1 (ko) | 유기 ｅｌ 소자 및 그 제조 방법 | |
| CN111081718B (zh) | 一种tft阵列基板和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |