CN114999895B - 具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法 - Google Patents

具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法 Download PDF

Info

Publication number
CN114999895B
CN114999895B CN202210590041.5A CN202210590041A CN114999895B CN 114999895 B CN114999895 B CN 114999895B CN 202210590041 A CN202210590041 A CN 202210590041A CN 114999895 B CN114999895 B CN 114999895B
Authority
CN
China
Prior art keywords
cerium
hafnium oxide
source
doped hafnium
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210590041.5A
Other languages
English (en)
Other versions
CN114999895A (zh
Inventor
肖娟秀
冯建波
吕荣鑫
李桂秋
谭琳惠
赵芃
沈义俊
王东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hainan University
Original Assignee
Hainan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hainan University filed Critical Hainan University
Priority to CN202210590041.5A priority Critical patent/CN114999895B/zh
Publication of CN114999895A publication Critical patent/CN114999895A/zh
Application granted granted Critical
Publication of CN114999895B publication Critical patent/CN114999895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料的制备方法，包括基底预处理；薄膜缓冲层、铈掺杂二氧化铪层沉积和快速退火热处理步骤。其中通过调节铈源与铪源的循环比及总循环数控制薄膜厚度和铈掺杂量，最终制备而得铈掺杂浓度为5.7～23.0mol％，薄膜厚度为7～20nm的铈掺杂二氧化铪薄膜材料。利用本发明所提供得原子层沉积法制备铈掺杂二氧化铪基薄膜，不仅膜厚度及铈掺杂量便于调控、薄膜均匀且易于实现工业化，且所制备的铈掺杂二氧化铪薄膜材料具有优异的铁电/阻电耦合性能，展现出良好的铁电畴翻转和读写功能，有望应用于新一代无铅、小尺寸及高密度信息存储器件。

Description

具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法
技术领域
本发明涉及微电子新材料制备领域，尤其涉及一种有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料及其制备方法。
背景技术
铁电薄膜材料是指在一定温度范围内具有自发极化，且极化方向能被外加电场改变的材料。由于铁电薄膜材料具有集成度高、能耗小及响应速度快等众多优点，使其在铁电栅场效应晶体管(FeFET)、铁电隧道结场晶体管(FTJ-FET)和负电容场效应晶体管(NC-FET)等在新一代信息存储器件中展现出广阔的应用前景。目前常见的铁电材料分为无机钙钛矿型铁电材料、有机高分子铁电材料和简单二元氧化物三大类。无机钙钛矿型铁电材料如Pb(Zr,Ti)O3(PZT)虽然具有扩展性，但其环境污染问题也一直被工业界诟病。有机高分子铁电材料如聚偏氟乙烯(PVDF)的研究也备受瞩目，然而其低熔点的性能也限制了其在高温下的应用。近年来，简单二元氧化物如二氧化铪基铁电薄膜材料具有无铅、高介电常数、宽能带间隙及与Si高度兼容等优点，能够在厚度小于10nm时表现出优异的光电效应等性能而备受关注。然而具有铁电/阻电耦合特性的二氧化铪基铁电薄膜新型材料及其制备方法还未见报道。目前二氧化铪基薄膜的制备方法主要有磁控溅射、脉冲激光沉积和化学溶液法，但磁控溅射和脉冲激光沉积设备昂贵，对操作环境要求严苛，所制备样品尺寸较小；化学溶液法具有溶胶颗粒大，沉积速度慢，加热易形成孔洞和裂纹和工艺重复性差，不适合工业化应用。
发明内容
有鉴于此，本发明提供了一种铈掺杂二氧化铪薄膜材料的制备方法，所制备的铈掺杂浓度为5.7～23.0mol％，薄膜厚度为7～20nm的二氧化铪薄膜材料在纳米尺寸具有优异的铁电/阻电耦合特性，解决了现有HfO2基材料不具备阻电性质与铁电性质耦合的问题。
具体为，本发明一方面采用一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料，铈掺杂二氧化铪薄膜材料中铈掺杂浓度为5.7～23.0mol％，薄膜厚度为7～20nm。另一方面提供一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料的制备方法，包括以下步骤：
步骤S101基底预处理：对单晶硅片进行清洗烘干，后加热至一定温度备用；
步骤S102薄膜缓冲层制备：先设置氩气流速、铪源和氧源的曝光时间、氩气的吹扫时间及总循环数，在单晶硅片上沉积二氧化铪薄膜；
步骤S103铈掺杂二氧化铪薄膜沉积：通过调节氩气流速，铪源、铈源和氧源曝光时间，铈源与铪源的循环比，氩气的吹扫时间及总循环数来控制薄膜厚度和铈掺杂量，最终沉积结束后得到铈掺杂浓度为5.7～23.0mol％，薄膜厚度为7～20nm的铈掺杂二氧化铪薄膜；
步骤S104快速退火热处理：在氮气保护下下，将步骤S103中得到的薄膜进行快速退火处理获得铈掺杂二氧化铪薄膜材料。
优选地，步骤S103中铈源和铪源的曝光时间为0.5s，氧源的曝光时间为0.05s，氩气的吹扫时间为40s，铈源与铪源的循环比为1:1～1:5，总循环数为12～70个循环。
优选地，步骤S104中快速退火处理具体为：以50℃/s～100℃/s的退火升温速率快速将退火炉从室温快速升温到650～850℃后保温30～120s。
本发明一方面采用原子层沉积法并快速退火后制备铈掺杂二氧化铪基薄膜，通过循环比以及循环次数调控膜厚度及铈掺杂量、薄膜均匀、性能稳定且易于实现工业化推广；另一方面所制备的铈掺杂二氧化铪薄膜材料厚度在7～20nm，铈掺杂浓度为5.7～23.0mol％，本发明材料结构具有优异的铁电/阻电耦合性能，表现出良好的铁电畴翻转和读写功能，有望应用于新一代无铅、小尺寸及高密度信息存储器件。
附图说明
图1分别是实施例一制备的快速退火前后，铈掺杂二氧化铪薄膜材料(厚度为10nm、5.7％mol)及对比例一制备的快速退火后，纯二氧化铪薄膜材料(铈掺杂浓度为0％，厚度为10nm)的掠入射X射线衍射(GIXRD)图谱，其中o代表正交相，m代表单斜相。
图2是实施例一制备的快速退火后，厚度为10nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料的原子力显微镜(AFM)形貌图。
图3是实施例一制备的快速退火后，厚度为10nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料的电滞回线(3a)和蝴蝶状压电曲线图(3b)。
图4为实施例一制备的快速退火后，厚度为10nm、铈掺杂浓度为5.7％mol的PFM压电相位(4a)、压电振幅图(4b)、即时c-AFM电流图(4c)和24小时后的电流图(4d)。
图5为对比例一制备的快速退火后，厚度为10nm、铈掺杂浓度为0％mol的二氧化铪薄膜材料分别在施加+7V/-7V外加电场后的压电振幅图和压电相位图(5a-b)。
图6为实施例一制备的快速退火后，厚度为10nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料分别在施加+7V/-7V外加电场后的压电振幅图和压电相位图(6a-b)。
图7为实施例二制备的快速退火后，厚度为20nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料分别在施加+7V/-7V外加电场后的压电振幅图和压电相位图(7a-b)。
图8为不同摩尔量铈掺杂浓度(5.7％～23％mol)的二氧化铪薄膜材料的电场-剩余极化曲线。
具体实施方式
以下对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。
一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料的制备方法，包括以下步骤：
步骤S101：先进行p型单晶硅预处理，目的是清洗除掉硅片p型单晶硅表面的杂质和氧化物；后将经过处理后的单晶硅片固定在原子层沉积(ALD)设备的腔体中，加热单晶硅片温度至200℃，铪源源瓶和铈源源瓶分别加热至75℃和135℃。
步骤S102：设置载气惰性气体氩气的流速为20sccm，铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，总循环数为20个循环，先沉积2nm厚的二氧化铪薄膜作为缓冲层。
步骤S103：掺铈的二氧化铪薄膜沉积：通过前驱体之间的循环比以及前驱体的循环次数来控制薄膜的厚度和掺杂剂的含量，其中，载气惰性气体氩气的流速为20sccm，铈源和铪源的曝光时间为5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，铈与铪的循环比为1:1～1:5，总循环数为12～70个循环，沉积结束后，可得到二氧化铪基薄膜。
步骤S104：快速退火热处理：在氮气的气氛氛围下，将步骤S103中得到的薄膜进行快速退火处理获得铈掺杂浓度为5.7～23.0mol％，薄膜厚度为7～20nm的有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料。其中快速退火处理条件具体为：以50℃/s～100℃/s的退火升温速率快速将退火炉从室温快速升温到650～850℃后保温30～120s即可。
实施例一(铈掺杂5.7％，10nm)：一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料的制备方法，包括以下步骤：
步骤S101：p型单晶硅预处理，具体包括：
(1)在95.5％丙酮溶液超声5～10min，异丙醇超声5～10min，去离子水冲洗3-5遍；
(2)紫外臭氧清洗30分钟；
(3)以上(1)和(2)重复三次，最后用氮气吹干获得p型单晶硅片作为基底。(4)将经过处理后的单晶硅片固定在原子层沉积(ALD)设备的腔体中，加热单晶硅片温度至200℃，铪源(四甲基乙基氨基铪)源瓶和铈源(三(异丙基环戊二烯)铈)源瓶分别加热至75℃和135℃。
步骤S102：设置载气惰性气体氩气的流速为20sccm，铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，总循环数为20个循环，先沉积2nm厚的二氧化铪薄膜作为缓冲层。
步骤S103：掺铈的二氧化铪薄膜沉积：通过调节前驱体的载气的流速、曝光时间、前驱体之间的循环比以及前驱体的循环次数来控制薄膜的厚度和掺杂剂的含量，其中，载气惰性气体氩气的流速为20sccm，铈源和铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，铈与铪的循环比1：5，总循环数为20个循环，沉积结束后，可得到铈掺杂浓度为5.7mol％，薄膜厚度为10nm的铈掺杂二氧化铪基薄膜。
步骤S104：快速退火热处理：在氮气的气氛氛围下，将步骤S103中得到的薄膜进行快速退火处理获得铈掺杂二氧化铪薄膜材料。其中快速退火处理条件具体为：以80℃/s的退火升温速率快速将退火炉从室温快速升温到800℃后保温100s即可。
实施例二(铈掺杂5.7％，20nm)：实施例二和实施例一的区别在于：
步骤S103：掺铈的二氧化铪薄膜沉积：通过调节前驱体的载气的流速、曝光时间、前驱体之间的循环比以及前驱体的循环次数来控制薄膜的厚度和掺杂剂的含量，其中，载气惰性气体氩气的流速为20sccm，铈源和铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，铈与铪的循环比为1:5，总循环数为40个循环，沉积结束后，可得到二氧化铪基薄膜。
步骤S104：快速退火热处理：在氮气的气氛氛围下，将步骤S103中得到的薄膜进行快速退火处理获得铈掺杂浓度为5.7mol％，薄膜厚度为20nm的铈掺杂二氧化铪薄膜材料。其中快速退火处理条件具体为：以100℃/s的退火升温速率快速将退火炉从室温快速升温到850℃后保温120s即可。
实施例三(铈掺杂23％，10nm)：实施例三和一的区别在于：
步骤S103：掺铈的二氧化铪薄膜沉积：通过调节前驱体的载气的流速、曝光时间、前驱体之间的循环比以及前驱体的循环次数来控制薄膜的厚度和掺杂剂的含量，其中，载气惰性气体氩气的流速为20sccm，铈源和铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，铈与铪的循环比为1:1，总循环数为70个循环，沉积结束后可得到铈掺杂浓度为25mol％，薄膜厚度为10nm的二氧化铪基薄膜。
步骤S104：快速退火热处理：在氮气的气氛氛围下，将步骤S103中得到的薄膜进行快速退火处理获得铈掺杂二氧化铪薄膜材料。其中快速退火处理条件具体为：以50℃/s的退火升温速率快速将退火炉从室温快速升温到850℃后保温120s即可。
实施例四(铈掺杂10.7％，7nm)：实施例四和实施例一的区别在于：
步骤S103：掺铈的二氧化铪薄膜沉积：通过调节前驱体的载气的流速、曝光时间、前驱体之间的循环比以及前驱体的循环次数来控制薄膜的厚度和掺杂剂的含量，其中，载气惰性气体氩气的流速为20sccm，铈源和铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，铈与铪的循环比为2:5，总循环数为12个循环，沉积结束后，可得到铈掺杂浓度为10.7mol％，薄膜厚度为7nm的二氧化铪基薄膜。
步骤S104：快速退火热处理：在氮气的气氛氛围下，将步骤S103中得到的薄膜进行快速退火处理获得铈掺杂二氧化铪薄膜材料。其中快速退火处理条件具体为：以100℃/s的退火升温速率快速将退火炉从室温快速升温到850℃后保温30s即可。
对比例一：对比例一和实施例一的区别在于：制备未掺杂铈的10nm厚度的纯二氧化铪薄膜。具体为步骤S103：纯二氧化铪薄膜沉积：载气惰性气体氩气的流速为20sccm，铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，总循环数为20个循环，沉积结束后，可得到10nm厚度的纯二氧化铪基薄膜。
对实施例一至四及对比例一制备的薄膜材料进行表征及其铁电/阻电耦合性能测试，结果如下：
(1)分别对比例一制备的厚度为10nm、铈掺杂浓度为0％和实施例一退火后制备的5.7％mol的铈掺杂二氧化铪薄膜材料进行掠入射X射线衍射(GIXRD)测试，根据测试图谱结果(如图1)可判定该材料晶相为正交相，空间群为Pca21，而未掺杂铈的二氧化铪薄膜材料或未经退火处理的铈掺杂二氧化铪薄膜材料为单斜相。
(2)对实施例一制备的厚度为10nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料进行原子力显微镜测试，根据其形貌图(如图2)可知本薄膜材料膜表面颗粒均匀，性能稳定。
(3)对实施例一制备的厚度为10nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料测试其电滞回线(如图3a)和蝴蝶状压电曲线(如3b)，结果表明该材料可自发极化性，极化随着电场的变化而变化，极化强度与外加电场之间呈非线性关系，具有铁电性能。
(4)对实施例一制备的厚度为10nm、铈掺杂浓度为5.7％mol的PFM压电相位、压电振幅、即时c-AFM电流和24小时后的电流进行测试，结果(如图4a-4d)表明该材料展现出铁电/阻电耦合性能。
(5)对实施例一制备的厚度为10nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料分别在施加+7V/-7V外加电场后进行压电振幅和压电相位测试，结果(如图6a-b)表明该材料表现良好的铁电畴翻转和读写功能，而对比例一制备的厚度为10nm、铈掺杂浓度为0％mol的二氧化铪薄膜材料分别在施加+7V/-7V外加电场后的压电振幅图和压电相位图(5a-b)不具有铁电畴翻转和读写功能特性。
(6)对实施例二制备的厚度为20nm、铈掺杂浓度为5.7％mol的铈掺杂二氧化铪薄膜材料分别在施加+7V/-7V外加电场后进行压电振幅和压电相位测试，结果(7a-b)表明该厚度的薄膜材料具有良好的铁电畴翻转和读写功能，也说明了其优异的铁电性能。
(7)对不同摩尔量铈掺杂浓度(5.7％～23％mol，膜厚度均为10nm)的二氧化铪薄膜材料的电场-剩余极化曲线(图8)，结果不仅表明当铈掺杂浓度为5.7％～23％mol时，铈掺杂浓度的增加利于提升材料的矫顽电场，而且当铈掺杂浓度为5.7％～10.7％mol时，铈掺杂浓度的增加同时利于提升该材料剩余极化值。
综上所述，本发明一方面采用原子层沉积法制备铈掺杂二氧化铪基薄膜，膜厚度及铈掺杂量便于调控、薄膜均匀且易于实现工业化推广。另一方面所制备的铈掺杂二氧化铪薄膜材料厚度在7～20nm，铈掺杂浓度为5.7～23.0mol％，本发明材料具有优异的铁电/阻电耦合性能，展现出良好的铁电畴翻转和读写功能，有望应用于新一代无铅、小尺寸及高密度信息存储器件。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (3)

1.一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料的制备方法，其特征在于，包括以下步骤：
步骤S101基底预处理：对单晶硅片进行清洗烘干，后加热至一定温度备用；
步骤S102薄膜缓冲层制备：先设置氩气流速、铪源和氧源的曝光时间、氩气的吹扫时间及总循环数，在单晶硅片上沉积二氧化铪薄膜；
步骤S103铈掺杂二氧化铪薄膜沉积：通过调节氩气流速，铪源、铈源和氧源曝光时间，铈源与铪源的循环比，氩气的吹扫时间及总循环数来控制薄膜厚度和铈掺杂量，最终沉积结束后得到铈掺杂二氧化铪薄膜，所述铈掺杂二氧化铪薄膜中铈掺杂浓度为5.7～23.0mol％，薄膜厚度为7～20nm；
步骤S104快速退火热处理：在氮气保护下下，将步骤S103中得到的薄膜进行快速退火处理获得铈掺杂二氧化铪薄膜材料；
所述步骤S103中铈源和铪源的曝光时间为5s，氧源的曝光时间为0.05s，氩气的吹扫时间为40s，铈源与铪源的循环比为1:1～1:5，总循环数为12～70个循环；
所述步骤S104中快速退火处理具体为：以50℃/s～100℃/s的退火升温速率快速将退火炉从室温快速升温到650～850℃后保温30～120s。
2.根据权利要求1所述的一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料的制备方法，其特征在于，所述步骤S102中，氩气的流速为20sccm，铪源的曝光时间为0.5s，水作为氧源的曝光时间为0.05s，氩气的吹扫时间为40s，总循环数为20个循环。
3.根据权利要求1所述的一种具有铁电/阻电耦合特性的铈掺杂二氧化铪薄膜材料的制备方法，其特征在于，所述步骤S101基底预处理具体为：先在95.5％丙酮溶液超声10min，异丙醇超声10min，去离子水冲洗3遍；紫外臭氧清洗30min；以上重复操作三次，最后用氮气吹干获得p型单晶硅片作为基底。
CN202210590041.5A 2022-05-26 2022-05-26 具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法 Active CN114999895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210590041.5A CN114999895B (zh) 2022-05-26 2022-05-26 具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210590041.5A CN114999895B (zh) 2022-05-26 2022-05-26 具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法

Publications (2)

Publication Number Publication Date
CN114999895A CN114999895A (zh) 2022-09-02
CN114999895B true CN114999895B (zh) 2023-06-30

Family

ID=83029485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210590041.5A Active CN114999895B (zh) 2022-05-26 2022-05-26 具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法

Country Status (1)

Country Link
CN (1) CN114999895B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115786855B (zh) * 2022-12-09 2024-07-12 电子科技大学 一种外延钇掺杂铪基铁电薄膜材料及其生长方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029244A (zh) * 2019-11-28 2020-04-17 湘潭大学 一种铈掺杂的氧化铪基铁电薄膜及电容结构制备方法
CN112635670A (zh) * 2020-12-22 2021-04-09 电子科技大学 一种钇掺杂氧化铪基铁电薄膜材料及其制备方法与应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110527978A (zh) * 2019-07-25 2019-12-03 中国科学院微电子研究所 一种稀土掺杂铪基铁电材料、制备方法及半导体器件
CN112176315A (zh) * 2020-08-19 2021-01-05 有研工程技术研究院有限公司 一种稀土掺杂二氧化铪基铁电薄膜及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029244A (zh) * 2019-11-28 2020-04-17 湘潭大学 一种铈掺杂的氧化铪基铁电薄膜及电容结构制备方法
CN112635670A (zh) * 2020-12-22 2021-04-09 电子科技大学 一种钇掺杂氧化铪基铁电薄膜材料及其制备方法与应用

Also Published As

Publication number Publication date
CN114999895A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN111945133A (zh) 一种提升铪基铁电薄膜性能的方法和应用
CN114999895B (zh) 具有铁电阻电耦合特性的铈掺杂二氧化铪薄膜及制备方法
CN114360929B (zh) 一种氧化铪基铁电薄膜电容器及其制备方法
KR100562731B1 (ko) 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스
TW455949B (en) Epitaxially grown lead germanate film and deposition method
Chen et al. Flexible Hf0. 5Zr0. 5O2 ferroelectric thin films on polyimide with improved ferroelectricity and high flexibility
CN109055916B (zh) 一种peald低温制备铁电薄膜的方法及铁电薄膜
CN117580445A (zh) 一种氧化铪基铁电薄膜电容器及其制备方法
CN111029244A (zh) 一种铈掺杂的氧化铪基铁电薄膜及电容结构制备方法
CN1120897C (zh) 一种在硅基片上生长单一取向的锆钛酸铅薄膜的方法
CN112447508A (zh) 一种通过等离子体技术增强氧化铪(HfO2)基铁电薄膜铁电性能的方法
CN112635670A (zh) 一种钇掺杂氧化铪基铁电薄膜材料及其制备方法与应用
TW557576B (en) MOCVD and annealing processes for C-axis oriented ferroelectric thin films
CN105568265A (zh) 高掺杂BaTiO3:Fe多铁薄膜材料及其制备方法
CN111763917B (zh) 一种氧化锆/氧化铪铁电薄膜及其制备方法和应用
CN108172613A (zh) 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法
Kato Surface morphology and dielectric properties of alkoxy-derived Sr 2 Ta 2 O 7 and Sr 2 Ta, Nb 2 O 7 thin films
Onaya Fabrication technique of ferroelectric HfxZr1− xO2 thin films using ALD-ZrO2 nucleation layers
Liu et al. Bi1− xLaxFeO3 films on LaNiO3 bottom electrode by the sol–gel process
Cheng et al. Comparison on the effect of (La 0.5 Sr 0.5) MnO 3 and (La 0.5 Sr 0.5) CoO 3 buffer layers on fatigue properties of (Pb 0.6 Sr 0.4) TiO 3 thin films prepared by pulsed laser deposition
Cai et al. Preparation of high-quality Y: Hf 0.5 Zr 0.5 O 2 ferroelectric gate dielectric film by chemical solution deposition
WO2024016379A1 (zh) 一种多铁薄膜前驱体及其制备方法和制得的柔性多铁薄膜
Wang et al. Characteristics of Ag/Bi 3.25 La 0.75 Ti 3 O 12/p-Si heterostructure prepared by sol-gel processing
CN117881194A (zh) 一种HfO2基铁电电容器及其制备方法和应用
CN116156903A (zh) 一种环保溶液法制备铁电薄膜有机半导体晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant