CN114999552A

CN114999552A - 一种存储装置、控制方法和存储器***

Info

Publication number: CN114999552A
Application number: CN202210706214.5A
Authority: CN
Inventors: 储凌; 王曼曦
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2022-06-21
Filing date: 2022-06-21
Publication date: 2022-09-02

Abstract

本申请实施例提供一种存储装置、控制方法和存储器***，所述存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储串以及耦合至所述存储串的字线；耦合到所述存储单元阵列的***电路，所述***电路被配置为：对耦合到选定字线的存储串的存储单元执行编程操作；所述编程操作包括粗编程和细编程；所述***电路还被配置为：在所述粗编程期间，根据第一补偿参数得到第一电压参数，并基于所述第一电压参数对未选定字线施加第一通过电压；在所述细编程期间，根据第二补偿参数得到第二电压参数，并基于所述第二电压参数对所述未选定字线施加第二通过电压。

Description

一种存储装置、控制方法和存储器***

技术领域

本申请实施例涉及半导体技术领域，尤其涉及一种存储装置、控制方法和存储器***。

背景技术

功耗低、质量轻和性能佳的非易失存储装置，如NAND闪存存储装置，在电子产品中得到了广泛的应用。

然而，相关技术中，在对非易失存储装置中的存储单元进行编程操作时，容易造成非易失存储装置中某些存储单元的读取窗口减小。

闪存存储装置是一种能够被电擦除并且重新编程的低成本高密度非易失性固态存储介质。闪存存储器包括NOR闪存存储装置和NAND闪存存储装置。可以由闪存存储装置执行各种操作，例如读取、编程(写入)和擦除，从而将每个存储单元的阈值电压改变到期望的电平。对于NAND闪存存储装置而言，可以在块级上执行擦除操作，并且可以在页级上执行编程操作或读取操作。

发明内容

本申请实施例提供一种存储装置、控制方法和存储器***。

第一方面，本申请实施例提供一种存储装置，所述存储装置包括：

存储单元阵列，所述存储单元阵列包括多个存储串以及耦合至所述存储串的字线；

耦合到所述存储单元阵列的***电路，所述***电路被配置为：对耦合到选定字线的存储串的存储单元执行编程操作；所述编程操作包括粗编程和细编程；

所述***电路还被配置为：在所述粗编程期间，根据第一补偿参数得到第一电压参数，并基于所述第一电压参数对未选定字线施加第一通过电压；在所述细编程期间，根据第二补偿参数得到第二电压参数，并基于所述第二电压参数对所述未选定字线施加第二通过电压。

在一种可选的实施方式中，所述***电路具体被配置为：在所述粗编程期间，根据第一标准通过电压和所述第一补偿参数得到所述第一电压参数；在所述细编程期间，根据第二标准通过电压和所述第二补偿参数得到所述第二电压参数；

所述第一标准通过电压和所述第二标准通过电压不同。

在一种可选的实施方式中，所述***电路具体被配置为：在所述粗编程期间，基于所述第一电压参数对所述未选定字线施加所述第一通过电压的同时，对所述选定字线施加所述第一标准通过电压。

在一种可选的实施方式中，所述***电路具体被配置为：在所述细编程期间，基于所述第二电压参数对所述未选定字线施加所述第二通过电压的同时，对所述选定字线施加所述第二标准通过电压。

在一种可选的实施方式中，针对同一所述未选定字线：所述第一补偿参数和所述第二补偿参数不同；所述第一电压参数和所述第二电压参数不同。

在一种可选的实施方式中，针对不同所述未选定字线：不同所述未选定字线的所述第一补偿参数不同，不同所述未选定字线的所述第二补偿参数不同。

在一种可选的实施方式中，每个所述存储单元被配置为以2^x个存储状态中的一个存储状态存储x位数据，其中，x为大于1的整数。

第二方面，本申请实施例提供一种存储装置的控制方法，所述存储装置包括存储单元阵列，所述存储单元阵列包括多个存储串以及耦合至所述存储串的字线，所述方法包括：

对耦合到选定字线的存储串的存储单元执行编程操作；所述编程操作包括粗编程和细编程；

在所述粗编程期间，根据第一补偿参数得到第一电压参数，并基于所述第一电压参数对未选定字线施加第一通过电压；在所述细编程期间，根据第二补偿参数得到第二电压参数，并基于所述第二电压参数对所述未选定字线施加第二通过电压。

在一种可选的实施方式中，所述根据第一补偿参数得到第一电压参数，包括：

根据第一标准通过电压和所述第一补偿参数得到所述第一电压参数。

根据第二标准通过电压和所述第二补偿参数得到所述第二电压参数；

所述第一标准通过电压和所述第二标准通过电压不同。

在一种可选的实施方式中，所述基于所述第一电压参数对未选定字线施加第一通过电压，包括：

基于所述第一电压参数对所述未选定字线施加所述第一通过电压的同时，对所述选定字线施加所述第一标准通过电压。

在一种可选的实施方式中，所述基于所述第二电压参数对未选定字线施加第二通过电压，包括：

基于所述第二电压参数对所述未选定字线施加所述第二通过电压的同时，对所述选定字线施加所述第二标准通过电压。

第三方面，本申请实施例提供一种存储器***，包括控制器和上述技术方案中所述的存储装置；所述控制器耦合至所述存储装置，且用于控制所述存储装置。

附图说明

图1为本申请根据一示例性实施例示出的一种存储器***的块图；

图2A为为本申请根据一示例性实施例示出的一种存储器卡的示意图；

图2B为本申请根据一示例性实施例示出的一种固态驱动器(SSD)的示意图；

图3为本申请实施例提供的包括***电路的示例性存储装置的示意图。

图4为本申请实施例提供的包括存储串的示例性存储单元阵列的截面的侧视图。

图5为本申请实施例提供的包括存储单元阵列和***电路的示例性存储装置的块图；

图6为本申请实施例提供的执行粗编程和细编程的字线优先级顺序；

图7为本申请实施例提供的存储装置的控制方法的实现流程示意图；

图8为本申请实施例提供的不同字线对应的通过电压曲线示意图；

图9为本申请实施例提供的存储装置中存储单元的阈值电压的分布图；

图10为本申请实施例提供的一种存储装置的结构示意图。

具体实施方式

下面将结合本申请实施方式及附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请的一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。

参考图1，图1为本申请根据一示例性实施例示出的一种存储器***的块图。***100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有存储装置的任何其他合适的电子设备。如图1所示，***100可以包括主机108和存储器***102，存储器***102具有一个或多个存储装置104和控制器106。主机108可以是电子设备的处理器(例如，中央处理单元(CPU))或者片上***(SoC)(例如，应用处理器(AP))。主机108可以被配置为将数据发送到存储装置104或从存储装置104接收数据。

存储装置104可以是本公开中公开的任何存储装置。如下文详细公开的，存储装置104(例如，NAND闪存存储装置(例如，三维(3D)NAND闪存存储装置))。

根据一些实施例，控制器106耦合到存储装置104和主机108，并且被配置为控制存储装置104。控制器106可以管理存储在存储装置104中的数据，并且与主机108通信。在一些实施例中，控制器106被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施例中，控制器106被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。控制器106可以被配置为控制存储装置104的操作，例如读取、擦除和编程操作。控制器106还可以被配置为管理关于存储在或要存储在存储装置104中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施例中，控制器106还被配置为处理关于从存储装置104读取的或者被写入到存储装置104的数据的纠错码(ECC)。控制器106还可以执行任何其他合适的功能，例如，格式化存储装置104。控制器106可以根据特定通信协议与外部设备(例如，主机108)通信。例如，控制器106可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、***部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。

控制器106和一个或多个存储装置104可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(UFS)封装或eMMC封装)中。也就是说，存储器***102可以实施并且封装到不同类型的终端电子产品中。在如图2A中所示的一个示例中，控制器106和单个存储装置104可以集成到存储器卡202中。存储器卡202可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡202还可以包括将存储器卡202与主机(例如，图1中的主机108)耦合的存储器卡连接器204。在如图2B中所示的另一示例中，控制器106和多个存储装置104可以集成到SSD 206中。SSD 206还可以包括将SSD 206与主机(例如，图1中的主机108)耦合的SSD连接器208。在一些实施例中，SSD 206的存储容量和/或操作速度大于存储器卡202的存储容量和/或操作速度。

图3示出了根据本申请内容的一些方面的包括***电路的示例性存储装置300的示意性电路图。存储装置300可以是图1中的存储装置104的示例。存储装置300可包括存储单元阵列301和耦合到存储单元阵列301的***电路302。存储单元阵列301可以是NAND闪存单元阵列，其中存储单元306以各自在衬底(未示出)上方垂直延伸的NAND存储串308的阵列的形式来提供。在一些实施方式中，每个NAND存储串308包括串联耦合且垂直堆叠的多个存储单元306。每个存储单元306可保持连续模拟值，例如电压或电荷，其取决于在存储单元306的区域内俘获的电子的数量。每个存储单元306可以是包括浮栅晶体管的浮栅型存储单元，或者是包括电荷俘获晶体管的电荷俘获型存储单元。

在一些实施方式中，每个存储单元306是具有两个可能存储状态(电平)且因此可存储一位数据的单级单元(SLC)。例如，第一存储状态“0”可对应于第一阈值电压范围，而第二存储状态“1”可对应于第二阈值电压范围。在一些实施方式中，每个存储单元306是能够以多于或等于四个存储状态(电平)存储多于单个位的数据的xLC，诸如多级单元(MLC)、三级单元(TLC)、四级单元(QLC)等)。每个存储单元可被配置为以2^x个存储状态中的一个存储状态存储x位数据，其中，x为大于1的整数。2^x个存储状态包括擦除状态和2^x-1个编程状态。在一个示例中，每个QLC存储单元可以被配置为以16个存储状态(P0-P15)中的一个存储状态来存储4位数据，其中，P0是擦除状态，P1-P15分别为15个编程状态。

如图3中所示，每个NAND存储串308还可包括在其源极端处的源极选择栅极(SSG)晶体管310和在其漏极端处的漏极选择栅极(DSG)晶体管312。SSG晶体管310和DSG晶体管312可被配置为在读取和编程操作期间启动选定的NAND存储串308(阵列的列)。如图3中所示，NAND存储串308可被组织成多个存储块304在一些实施方式中，同一存储块304中的NAND存储串308的源极通过同一源极线(SL)314(例如，共同的SL)耦合。换言之，根据一些实施方式，同一存储块304中的所有NAND存储串308具有阵列共源极(ACS)。根据一些实施方式，每个NAND存储串308的漏极耦合到相应位线316，可经由输出总线(未图示)从所述相应位线读取或写入数据。在一些实施方式中，每个NAND存储串308被配置为通过经由一条或多条DSG线313将选择电压或取消选择电压施加到相应DSG晶体管312的栅极和/或通过经由一条或多条SSG线315将选择电压或取消选择电压施加到相应SSG晶体管310的栅极而被选择或取消选择。

如图3中所示，每个存储块可具有例如耦合到ACS的公共源极线314。在一些实施方式中，每个存储块304是用于擦除操作的基本数据单位，即，同时擦除同一存储块304上的所有存储单元306。为了擦除选定存储块304中的存储单元306，可以用擦除电压(Vers)(例如，高正偏压(例如，20V或更大))来偏置耦合到选定存储块304以及与选定存储块304在同一平面中的未选定存储块304的源极线314。相邻NAND存储串的存储单元可通过字线耦合，可通过字线选择哪一行存储单元受读取和编程操作影响。在一些实施方式中，每条字线318耦合到存储单元306的存储页320，其是用于读取和编程操作的基本数据单位。以位为单位的一存储页320的大小可与一个存储块304中由字线318耦合的NAND存储串308的数量相关。每条字线318可包括在相应存储页320中的每个存储单元306处的多个控制栅极(栅电极)和耦合控制栅极的栅极线。

如图3所示，存储单元阵列301可以包括在每个存储块304中的多行和多列中的存储单元306的阵列。根据一些实施方式，一行存储单元306对应于一个或多个存储页320，且一列存储单元对应于一个NAND存储串308。多行存储单元306可以分别耦合到不同的字线318，并且多列存储单元306可以分别耦合到不同的位线316。***电路302可通过位线316和字线318耦合到存储单元阵列301。

图4示出了根据本公开的一些方面的包括NAND存储串308的示例性存储单元阵列301的截面的侧视图。如图4中所示，NAND存储串308可以在衬底402上方垂直地延伸穿过存储堆叠层404。衬底402可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者任何其他合适的材料。

存储堆叠层404可以包括交替的栅极导电层406和栅极到栅极电介质层408。存储堆叠层404中的栅极导电层406和栅极到栅极电介质层408的对的数量可以确定存储单元阵列301中的存储单元306的数量。栅极导电层406可以包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，每个栅极导电层406包括金属层，例如，钨层。在一些实施方式中，每个栅极导电层406包括掺杂多晶硅层。每个栅极导电层406可以包括围绕存储单元306的控制栅极，并且可以在存储堆叠层404的顶部处横向地延伸作为DSG线313、在存储堆叠层404的底部处横向地延伸作为SSG线315、或者在DSG线313与SSG线315之间横向地延伸作为字线318。

如图4中所示，NAND存储串308包括垂直地延伸穿过存储堆叠层404的沟道结构412。在一些实施方式中，沟道结构412包括填充有(一种或多种)半导体材料(例如，作为半导体沟道420)和(一种或多种)电介质材料(例如，作为存储器膜418)的沟道孔。在一些实施方式中，半导体沟道420包括硅，例如，多晶硅。在一些实施方式中，存储器膜418是包括隧穿层426、存储层424(又称为“电荷捕获/存储层”)和阻挡层422的复合电介质层。沟道结构412可以具有圆柱形状(例如，柱形状)。根据一些实施方式，半导体沟道420、隧穿层426、存储层424和阻挡层422以此顺序从柱的中心朝向柱的外表面径向布置。隧穿层426可以包括氧化硅、氮氧化硅或其任何组合。存储层424可以包括氮化硅、氮氧化硅或其任何组合。阻挡层422可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合。在一个示例中，存储器膜418可以包括氧化硅/氮氧化硅/氧化硅(ONO)的复合层。

根据一些实施方式，如图4中所示，阱414(例如，P阱和/或N阱)形成在衬底402中，并且NAND存储串308的源极端与阱414接触。例如，源极线314可以耦合到阱414，以在擦除操作期间将擦除电压施加到阱414(即，NAND存储串308的源极)。在一些实施方式中，NAND存储串308还包括在NAND存储串308的漏极端处的沟道插塞416。应当理解，尽管在图4中未示出，但是可以形成存储单元阵列301的附加部件，附加部件包括但不限于栅极线缝隙/源极触点、局部触点、互连层等。

返回参考图3，***电路302可以通过位线316、字线318、源极线314、SSG线315和DSG线313耦合到存储单元阵列301。***电路302可以包括任何合适的模拟、数字以及混合信号电路，以用于通过经由位线316、字线318、源极线314、SSG线315和DSG线313将电压信号和/或电流信号施加到每个目标存储单元306以及从每个目标存储单元306感测电压信号和/或电流信号来促进存储单元阵列301的操作。***电路302可以包括使用金属-氧化物-半导体(MOS)技术形成的各种类型的***电路。例如，图5示出了一些示例性***电路，***电路302包括页缓冲器/感测放大器504、列解码器/位线驱动器506、行解码器/字线驱动器508、电压发生器510、控制逻辑单元512、寄存器514、接口516和数据总线518。应当理解，在一些示例中，还可以包括图5中未示出的附加***电路。

页缓冲器/感测放大器504可以被配置为根据来自控制逻辑单元512的控制信号从存储单元阵列301读取数据以及向存储单元阵列301编程(写入)数据。在一个示例中，页缓冲器/感测放大器504可以存储要被编程到存储单元阵列301的一个存储页320中的一页编程数据(写入数据)。在另一示例中，页缓冲器/感测放大器504可以执行编程验证操作，以确保数据已经被正确地编程到耦合到选定字线318的存储单元306中。在又一示例中，页缓冲器/感测放大器504还可以感测来自位线316的表示存储在存储单元306中的数据位的低功率信号，并且在读取操作中将小电压摆幅放大到可识别的逻辑电平。列解码器/位线驱动器506可以被配置为由控制逻辑单元512控制，并且通过施加从电压发生器510生成的位线电压来选择一个或多个NAND存储串308。

行解码器/字线驱动器508可以被配置为由控制逻辑单元512控制，并且选择/取消选择存储单元阵列301的存储块304并且选择/取消选择存储块304的字线318。行解码器/字线驱动器508还可以被配置为使用从电压发生器510生成的字线电压来驱动字线318。在一些实施方式中，行解码器/字线驱动器508还可以选择/取消选择并且驱动SSG线315和DSG线313。如下文详细描述的，行解码器/字线驱动器508被配置为对耦合到(一个或多个)选定字线318的存储单元306执行擦除操作。电压发生器510可以被配置为由控制逻辑单元512控制，并且生成要被供应到存储单元阵列301的字线电压(例如，读取电压、编程电压、通过电压、局部电压、验证电压等)、位线电压和源极线电压。

控制逻辑单元512可以耦合到上文描述的每个***电路，并且被配置为控制每个***电路的操作。寄存器514可以耦合到控制逻辑单元512，并且包括状态寄存器、命令寄存器和地址寄存器，以用于存储用于控制每个***电路的操作的状态信息、命令操作码(OP码)和命令地址。接口516可以耦合到控制逻辑单元512，并且充当控制缓冲器，以缓冲从主机(未示出)接收的控制命令并且并将其中继到控制逻辑单元512，以及缓冲从控制逻辑单元512接收的状态信息并且将其中继到主机。接口516还可以经由数据总线518耦合到列解码器/位线驱动器506，并且充当数据I/O接口和数据缓冲器，以缓冲数据并且将其中继到存储单元阵列301或从存储单元阵列301中继或缓冲数据。

存储装置可以将不止一位的信息存储到具有多个存储状态的每个存储单元中，以提高存储容量并且减少每位成本。在NAND闪存存储装置中，字线和存储串的交点形成多个存储单元。存储块包括多个指状部(string)。每个存储串耦合到位线。在编程操作中，数据可以被写入到诸如MLC、TLC、QLC等的xLC中。对于xLC，可以使用多遍编程操作减少编程时间并且提高读取裕量，该多遍编程操作涉及将xLC编程到中间级中的一个级的粗(coarse)编程、以及将xLC从中间级编程到最终级的细(fine)编程。

图6示出了执行粗编程和细编程的字线优先级顺序。如图6所示，字线优先级顺序包括这样的顺序，其中单行的相邻指状部中的存储单元被顺序地(例如，一个接一个地)编程，并且相邻行的存储单元以交错的方式被编程。在图6中，“指状部0”-“指状部5”代表布置在存储装置中的六个指状部。“WL”代表字线的序号。例如，WL0代表底部处的字线(例如，第0字线，紧挨SSG)，WL1代表紧挨在第0字线上方的字线(例如，第1字线)，WL2代表紧挨在第1字线上方的字线(例如，第2字线)，...，WLm代表顶部处的字线(例如，第m字线，紧挨DSG)。在一些实施方式中，字线被从第0字线编程到第1字线。作为示例，图6示出的每个存储单元的编程操作是包括粗编程和细编程的两遍编程操作。指状部0–指状部5中的存储单元均实现相应的粗编程和相应的细编程。在图6中，“粗”代表粗编程的序号，并且“细”代表细编程的序号。

在一些实施方式中，从指状部0到指状部5顺序地对第0行的存储单元(即，耦合到第0字线的存储单元)进行编程以实现粗编程，指状部被编程的顺序被示为序号0-5。然后，从指状部0到指状部5顺序地对第1行的存储单元(即耦合到第1字线的存储单元)进行编程以实现粗编程，指状部被编程的顺序被示为序号6-11。然后，从指状部0到指状部5顺序地对第0行的存储单元进行编程以实现细编程，指状部被编程的顺序被示为序号12-17。然后，从指状部0到指状部5顺序地对第2行的存储单元(即耦合到第2字线的存储单元)进行编程以实现粗编程，指状部被编程的顺序被示为序号18-23。然后，从指状部0到指状部5顺序地对第1行的存储单元进行编程以实现细编程，指状部被编程的顺序被示为序号24-29。然后，从指状部0到指状部5顺序地对第3行的存储单元(即耦合到第3字线的存储单元)进行编程以实现粗编程，指状部被编程的顺序被示为序号30-35。然后，从指状部0到指状部5顺序地对第2行的存储单元进行编程以实现细编程，指状部被编程的顺序被示为序号36-41。如上所述，可以按照字线优先级顺序重复地对耦合到其余字线的存储单元进行编程，直到耦合到第m字线的存储单元实现细编程为止。

作为示例，第2字线可以是选定字线，并且在指状部0至指状部5中，耦合到第2字线的存储单元可以是选定行的存储单元。当选定行的存储单元正在进行粗编程时，耦合到第1字线的行中的所有存储单元都已经实现了粗编程，但没有实现细编程。例如，在指状部0中并且耦合到第2字线的存储单元可能首先进行粗编程(序号18)，在指状部1中并且耦合到第2字线的存储单元然后可能进行粗编程(序号19)，在指状部0中并且耦合到第1字线的存储单元然后可能进行细编程(序号24)，在指状部1中并且耦合到第1字线的存储单元然后可能进行细编程(序号25)，在指状部0中并且耦合到第2字线的存储单元然后可能进行细编程(序号36)，并且在指状部1中并且耦合到第2字线的存储单元然后可能进行细编程(序号37)。即，当选定行的存储单元正在进行粗编程时，紧挨在选定行下方的未选定行的存储单元尚未进行细编程。换言之，在WLn的两遍编程(WLn的粗编程和WLn的细编程)之间，会***WLn-1的细编程和WLn+1的粗编程。

在执行WLn的粗编程时，WLn+1及以上字线的存储单元都是擦除状态；在执行WLn的细编程时，WLn+1的存储单元已经进行了粗编程(处于编程状态)，WLn+2及以上字线的存储单元都是擦除状态，因此，导致各存储单元的沟道升压(channel boosting)条件不完全一样，从而导致各字线的升压条件也有差别。即同一存储单元在执行多遍编程进行编程操作时，同一字线在粗编程和细编程时的状态可能也是不同的。

在编程期间，可以通过在未选定字线上施加通过电压(Vpass)，使得未选定存储单元的沟道电压升压，以此来减小施加到选定字线上的编程电压与未选定存储单元的沟道中的自升压电压之间的电位差，从而减少编程干扰(Program disturb)。若是通过电压过低，会使得施加到选定字线上的编程电压与未选定存储单元的沟道中的自升压电压之间的电位差过大，而导致编程干扰的增加。然而，在未选定字线上施加通过电压(Vpass)时，未选定存储单元的栅极和沟道之间的电势差会形成一个电场，这个电场强度使得电子有一定概率进入到存储层，尤其是遂穿层的隔绝性能较差或退化的时候(例如擦写次数较多的时候)。若是通过电压过高，会使得栅极和沟道之间形成的电场的电场强度过大，而导致电子进入到存储层的概率增加。因此，未选定存储单元会一定程度上受到通过电压(Vpass)的影响，称为通过电压干扰(Vpass disturb)。

由此，通过电压(Vpass)过高或是过低都会对未选定存储单元产生干扰，如通过电压(Vpass)过低会产生编程干扰，如通过电压(Vpass)过高会产生通过电压干扰。所以通过电压(Vpass)通常需要选择在特定的电压范围内，这个电压范围称为通过电压窗口(Vpasswindow)。

如前所述，执行多遍编程时，不同字线的状态是不同的，并且同一字线在粗编程和细编程时的状态可能也是不同的，因此，导致各存储单元的沟道升压(channel boosting)条件不完全一样，从而导致各字线的升压条件也有差别。这样，如果对各字线施加相同的字线电压，则存储单元的干扰问题将变得更加严重，从而影响存储装置的可靠性和性能。

对此，本申请提出了以下实施方式。

本申请实施例提出了一种存储装置的控制方法，图7为本申请实施例提供的存储装置的控制方法的实现流程示意图。所述存储装置包括存储单元阵列，所述存储单元阵列包括多个存储串以及耦合至所述存储串的字线，如图7所示，所述方法包括：

步骤701：对耦合到选定字线的存储串的存储单元执行编程操作；所述编程操作包括粗编程和细编程；

步骤702：在所述粗编程期间，根据第一补偿参数得到第一电压参数，并基于所述第一电压参数对未选定字线施加第一通过电压；在所述细编程期间，根据第二补偿参数得到第二电压参数，并基于所述第二电压参数对所述未选定字线施加第二通过电压。

在本申请实施例中，第一补偿参数和第二补偿参数可以为字线补偿参数，该字线补偿参数可以用于生成电压参数，从而可以基于不同的电压参数对未选定字线施加不同的通过电压。这里，可以根据粗编程中的失败比特数确定第一补偿参数，根据细编程中的失败比特数确定第二补偿参数。

在本申请实施例中，针对同一未选定字线：所述第一补偿参数和所述第二补偿参数不同。换言之，在本申请实施例中，同一字线在粗编程和细编程中的补偿参数不同。如此，能够基于不同的补偿参数分别对粗编程和细编程中的同一未选定字线进行补偿，以降低编程干扰和通过电压干扰，提高存储装置的可靠性。

在本申请实施例中，针对同一未选定字线：第一电压参数和第二电压参数不同。换言之，在本申请实施例中，同一字线在粗编程和细编程中的电压参数不同。如此，能够基于不同的电压参数分别对粗编程和细编程中的同一未选定字线施加不同的通过电压，以降低编程干扰和通过电压干扰，提高存储装置的可靠性。

在本申请实施例中，针对不同未选定字线：不同未选定字线的所述第一补偿参数不同，不同未选定字线的所述第二补偿参数不同。由于执行多遍编程时，字线的位置不同，导致各个字线的编程干扰和通过电压干扰的程度也有区别。基于此，本申请实施例中在各编程过程中，不同未选定字线的补偿参数不同，以适配于不同字线的状态。如此，能够基于不同的补偿参数得到不同的电压参数，并基于不同的电压参数对不同未选定字线施加不同的通过电压。

在本申请实施例中，还可以将未选定字线分类为普通字线和特殊字线(specialWL)，而对不同类别未选定字线的补偿参数不同，以适配于不同类别未选定字线的状态。如此，能够基于不同的补偿参数得到不同的电压参数，并基于不同的电压参数对不同类别未选定字线施加不同的通过电压。特殊字线可以为靠近SSG线和DSG线等此类位于存储单元阵列边缘的未选定字线。普通字线则为除特殊字线外的其他未选定字线。

在本申请实施例中，无论是同一编程过程中的不同字线的补偿参数，还是不同编程过程中同一字线的补偿掺杂，均是不同的。换言之，本申请实施例中各字线的补偿参数可以随着多遍编程中不同编程过程的变化而变化，从而实现对不同状态字线的通过电压的适应性补偿。

在本申请实施例中，所述根据第一补偿参数得到第一电压参数，包括：根据第一标准通过电压和第一补偿参数得到第一电压参数。所述根据第一补偿参数得到第一电压参数，包括：根据第二标准通过电压和第二补偿参数得到第二电压参数；其中，所述第一标准通过电压和所述第二标准通过电压不同。这里，第一标准通过电压可以为粗编程的基准通过电压，基于粗编程的第一补偿参数对第一标准通过电压进行补偿，即可得到适应于粗编程中各字线状态的第一电压参数；第二标准通过电压可以为细编程的基准通过电压，基于细编程的第二补偿参数对第二标准通过电压进行补偿，即可得到适应于细编程中各字线状态的第二电压参数。

在本申请实施例中，所述基于所述第一电压参数对未选定字线施加第一通过电压，包括：基于所述第一电压参数对未选定字线施加第一通过电压的同时，对所述选定字线施加第一标准通过电压。这里，对于选定字线直接施加粗编程的基准通过电压即可。

在本申请实施例中，所述基于所述第二电压参数对未选定字线施加第二通过电压，包括：基于所述第二电压参数对未选定字线施加第二通过电压的同时，对所述选定字线施加第二标准通过电压。这里，对于选定字线直接施加细编程的基准通过电压即可。

图8为本申请实施例提供的不同字线对应的通过电压曲线示意图，需要说明的是，图8示意出了一存储串上不同字线的存储单元在细编程过程中和粗编程过程中的通过电压曲线。图8中，横坐标为第一/第二通过电压，纵坐标为E0窗口。图9为本申请实施例提供的存储装置中存储单元的阈值电压的分布图，如图9所示，图9示意出了MLC存储单元的阈值电压的分布图，在各个存储状态之间具有一段窗口距离，将该窗口距离分为多个窗口，如位于擦除状态P0和第一编程状态P1之间的E0窗口和E1窗口，其中，E0窗口靠近擦除状态P0，E1窗口靠近第一编程状态P1。依此类推，在第一编程状态P1和第二编程状态P2之间的窗口距离被划分成了E2窗口和E3窗口，在第二编程状态P2和第三编程状态P3之间的窗口距离被划分成了E4窗口、E5窗口。如图8所示，在各字线的存储单元的通过电压曲线中，E0窗口最大时对应的通过电压为最佳通过电压，意味着在该最佳通过电压下，E0窗口最大。

根据图8分析可知：WL126在粗编程期间的最佳第一通过电压约为5.1V，WL126在细编程期间的最佳第二通过电压约为6.5V；WL80在粗编程期间的最佳第一通过电压约为5.2V，WL80在细编程期间的最佳第二通过电压约为3.25V；WL54在粗编程期间的最佳第一通过电压约为4.6V，WL54在细编程期间的最佳第二通过电压约为5V；WL36在粗编程期间的最佳第一通过电压约为5.5V，WL36在细编程期间的最佳第二通过电压约为3V。执行多遍编程时，同一存储串的不同字线的通过电压窗口是不同的，并且同一存储串的同一字线在粗编程和细编程时的通过电压窗口可能也是不同的，从而同一存储串的不同字线的最佳通过电压不同，并且同一存储串的同一字线在粗编程和细编程时的最佳通过电压可能也不同。

由于同一字线在多遍编程操作中的不同编程操作过程中的通过电压窗口可能是不同的，即最佳通过电压可能不同，若统一基于相同的补偿参数得到相同的电压参数，并基于相同的电压参数对未选定字线施加相同的通过电压，则会导致各字线对应的通过电压与该字线当前的状态不匹配从而产生编程干扰或通过电压干扰。例如，在执行WLn的细编程时，WLn+1的存储单元已经进行了粗编程(处于编程状态)，因此在WLn+1区域会形成局部自升压(local self boosting)，而由WLn+2及以上字线的存储单元都是擦除状态，因此WLn+2及以上字线的存储单元在WLn的细编程过程中和WLn的粗编程过程中的通过电压窗口是不同的。结合图8和具体示例分析如下：例如，针对粗编程，当第一标准通过电压为5V，粗编程的固定补偿参数为0.3V时，则基于第一标准通过电压和粗编程的固定补偿参数得到的第一电压参数为5V+0.3V＝5.3V，由此根据第一电压参数对未选定字线施加第一通过电压5.3V。而结合图8所示可知，该5.3V的第一通过电压并不适配于WL126、WL80、WL54和WL36，甚至与WL54和WL36的最佳第一通过电压相差甚远，而通过电压的过高或是过低都会对未选定存储单元产生干扰，如通过电压(Vpass)过低会产生编程干扰，如通过电压(Vpass)过高会产生通过电压干扰。

基于此，本申请实施例中在粗编程和细编程期间，分别基于第一电压参数和第二电压参数对未选定字线施加第一通过电压和第二通过电压，这种在多遍编程操作中的不同编程操作过程中采用不同电压参数对未选定字线进行通过电压的施加的方式，可以使得各字线对应的通过电压与该字线当前的状态更加适配，从而降低编程干扰和通过电压干扰，提高编程效率。结合图8和具体示例分析如下：例如，针对粗编程，当第一标准通过电压为5V，WL126的第一补偿参数为0.1V、WL80的第一补偿参数为0.2V、WL54的第一补偿参数为-0.4V、WL36的第一补偿参数为0.5V时，则基于第一标准通过电压和第一补偿参数得到的第一电压参数分别为5.1V、5.2V、4.6V和5.5V，由此基于第一电压参数对对应的未选定字线施加的第一通过电压均与该未选定字线的最佳第一通过电压相符，从而能够在极大程度上降低编程干扰和通过电压干扰。类似的，由于同一存储串的同一字线在粗编程和细编程时的通过电压窗口可能也是不同的，因此在粗编程期间和细编程期间即使是同一字线对应的补偿参数也可以是不同的，本申请基于与在粗编程期间的第一补偿参数不同的第二补偿参数，对细编程期间的未选定字线施加通过电压的方式，可以降低编程干扰和通过电压干扰，提高存储装置的可靠性。

在一些实施例中，由于在执行WLn的细编程时，WLn+1的存储单元已经进行了粗编程(处于编程状态)，因此在WLn+1区域会形成局部自升压(local self boosting)，而由WLn+2及以上的字线上的通过电压引起的编程干扰减弱了。基于此，可以在粗编程期间，对不同未选定字线设置不同的第一补偿参数；而在细编程期间，则仅将未选定字线分为两类进行分别控制，即对未选定字线中的普通字线和特殊字线分别设置不同的第二补偿参数。如此，能够在一定程度上减少器件功耗。

基于前述存储装置的控制方法相同的技术构思，本申请实施例提供一种存储装置，图10为本申请实施例提供的一种存储装置的结构示意图，如图10所示，存储装置900包括：

存储单元阵列910，所述存储单元阵列包括多个存储串以及耦合至所述存储串的字线；

耦合到所述存储单元阵列910的***电路920，所述***电路920被配置为：对耦合到选定字线的存储串的存储单元执行编程操作；所述编程操作包括粗编程和细编程；

所述***电路920还被配置为：在所述粗编程期间，根据第一补偿参数得到第一电压参数，并基于所述第一电压参数对未选定字线施加第一通过电压；在所述细编程期间，根据第二补偿参数得到第二电压参数，并基于所述第二电压参数对所述未选定字线施加第二通过电压。

在一些实施例中，所述***电路920具体被配置为：在所述粗编程期间，根据第一标准通过电压和第一补偿参数得到第一电压参数；在所述细编程期间，根据第二标准通过电压和第二补偿参数得到第二电压参数；

其中，所述第一标准通过电压和所述第二标准通过电压不同。

在一些实施例中，所述***电路920具体被配置为：在所述粗编程期间，基于所述第一电压参数对所述未选定字线施加所述第一通过电压的同时，对所述选定字线施加所述第一标准通过电压。

在一些实施例中，所述***电路920具体被配置为：在所述细编程期间，基于所述第二电压参数对所述未选定字线施加所述第二通过电压的同时，对所述选定字线施加所述第二标准通过电压。

在一些实施例中，针对同一所述未选定字线：所述第一补偿参数和所述第二补偿参数不同；所述第一电压参数和所述第二电压参数不同。

在一些实施例中，针对不同所述未选定字线：不同所述未选定字线的所述第一补偿参数不同，不同所述未选定字线的所述第二补偿参数不同。

在一些实施例中，每个所述存储单元被配置为以2^x个存储状态中的一个存储状态存储x位数据，其中，x为大于1的整数。

需要说明的是，以上存储装置的描述，与上述存储装置的控制方法实施例的描述是类似的，具有同存储装置的控制方法实施例相似的有益效果，因此不做赘述。对于本申请存储装置中未披露的技术细节，请参照本申请实施例中存储装置的控制方法的描述而理解。

本申请实施例还提供一种存储器***，包括控制器和上述技术方案中所述的存储装置；所述控制器耦合至所述存储装置，且用于控制所述存储装置。

在一些实施例中，第一补偿参数和第二补偿参数可以由控制器确定。这里，控制器可以根据粗编程中的失败比特数确定第一补偿参数，根据细编程中的失败比特数确定第二补偿参数。

在一些实施例中，第一补偿参数和第二补偿参数由控制器确定后可存储在***电路中，由***电路直接调用，而不需要控制器发送。

在一些实施例中，可以在存储装置制备阶段，针对每个裸片，确定出适用于该裸片的第一标准通过电压和第二标准通过电压，并存储在存储装置或控制器中。那么在对存储装置编程时，可直接使用第一标准通过电压和第二标准通过电压。

在另一些实施例中，也可以在对存储装置编程前，由控制器确定第一标准通过电压和第二标准通过电压，并且发送至***电路。在一些实施例中，第一标准通过电压和第二标准通过电压由控制器确定后，可存储在***电路中，由***电路直接调用。

本申请实施例提供一种存储装置、控制方法和存储器***，所述存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储串以及耦合至所述存储串的字线；耦合到所述存储单元阵列的***电路，所述***电路被配置为：对耦合到选定字线的存储串的存储单元执行编程操作；所述编程操作包括粗编程和细编程；所述***电路还被配置为：在所述粗编程期间，根据第一补偿参数得到第一电压参数，并基于所述第一电压参数对未选定字线施加第一通过电压；在所述细编程期间，根据第二补偿参数得到第二电压参数，并基于所述第二电压参数对所述未选定字线施加第二通过电压。本申请实施例中在粗编程和细编程期间，分别基于第一电压参数和第二电压参数对未选定字线施加第一通过电压和第二通过电压，这种在多遍编程操作中的不同编程操作过程中采用不同电压参数对未选定字线进行通过电压的施加的方式，可以使得各字线对应的通过电压与该字线当前的状态更加适配，从而降低编程干扰和通过电压干扰，提高存储装置的可靠性。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本申请的优选实施方式，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims

1.一种存储装置，其特征在于，所述存储装置包括：

2.根据权利要求1所述的存储装置，其特征在于，

所述***电路具体被配置为：在所述粗编程期间，根据第一标准通过电压和所述第一补偿参数得到所述第一电压参数；在所述细编程期间，根据第二标准通过电压和所述第二补偿参数得到所述第二电压参数；

所述第一标准通过电压和所述第二标准通过电压不同。

3.根据权利要求2所述的存储装置，其特征在于，

所述***电路具体被配置为：在所述粗编程期间，基于所述第一电压参数对所述未选定字线施加所述第一通过电压的同时，对所述选定字线施加所述第一标准通过电压。

4.根据权利要求2所述的存储装置，其特征在于，

所述***电路具体被配置为：在所述细编程期间，基于所述第二电压参数对所述未选定字线施加所述第二通过电压的同时，对所述选定字线施加所述第二标准通过电压。

5.根据权利要求1至4任一项所述的存储装置，其特征在于，

针对同一所述未选定字线：所述第一补偿参数和所述第二补偿参数不同；所述第一电压参数和所述第二电压参数不同。

6.根据权利要求1至4任一项所述的存储装置，其特征在于，

针对不同所述未选定字线：不同所述未选定字线的所述第一补偿参数不同，不同所述未选定字线的所述第二补偿参数不同。

7.根据权利要求1至4任一项所述的存储装置，其特征在于，

每个所述存储单元被配置为以2^x个存储状态中的一个存储状态存储x位数据，其中，x为大于1的整数。

8.一种存储装置的控制方法，其特征在于，所述存储装置包括存储单元阵列，所述存储单元阵列包括多个存储串以及耦合至所述存储串的字线，所述方法包括：

9.根据权利要求8所述的存储装置的控制方法，其特征在于，所述根据第一补偿参数得到第一电压参数，包括：

10.根据权利要求9所述的存储装置的控制方法，其特征在于，所述根据第一补偿参数得到第一电压参数，包括：

所述第一标准通过电压和所述第二标准通过电压不同。

11.根据权利要求10所述的存储装置的控制方法，其特征在于，所述基于所述第一电压参数对未选定字线施加第一通过电压，包括：

12.根据权利要求10所述的存储装置的控制方法，其特征在于，所述基于所述第二电压参数对所述未选定字线施加第二通过电压，包括：

13.根据权利要求9至12任一项所述的存储装置的控制方法，其特征在于，

14.根据权利要求9至12任一项所述的存储装置的控制方法，其特征在于，

15.根据权利要求9至12任一项所述的存储装置的控制方法，其特征在于，

16.一种存储器***，其特征在于，包括控制器和权利要求1至7中任一项所述的存储装置；所述控制器耦合至所述存储装置，且用于控制所述存储装置。