CN114974105B - 应用于微显示芯片的低功耗像素扫描电路及方法 - Google Patents

应用于微显示芯片的低功耗像素扫描电路及方法 Download PDF

Info

Publication number
CN114974105B
CN114974105B CN202210901960.XA CN202210901960A CN114974105B CN 114974105 B CN114974105 B CN 114974105B CN 202210901960 A CN202210901960 A CN 202210901960A CN 114974105 B CN114974105 B CN 114974105B
Authority
CN
China
Prior art keywords
clock
clock control
shift register
control units
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210901960.XA
Other languages
English (en)
Other versions
CN114974105A (zh
Inventor
苏畅
孙雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Digital Optical Core Integrated Circuit Design Co ltd
Original Assignee
Beijing Digital Optical Core Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Digital Optical Core Integrated Circuit Design Co ltd filed Critical Beijing Digital Optical Core Integrated Circuit Design Co ltd
Priority to CN202210901960.XA priority Critical patent/CN114974105B/zh
Publication of CN114974105A publication Critical patent/CN114974105A/zh
Application granted granted Critical
Publication of CN114974105B publication Critical patent/CN114974105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种应用于微显示芯片的低功耗像素扫描电路及方法，其包括多个移位寄存器单元，每个所述移位寄存器单元的输出都连接到有源矩阵面板中的一条扫描链路；还包括有多组时钟控制单元，每组所述时钟控制单元包括一个时钟门控和一个使能电路；所述多组时钟控制单元沿扫描链路数据传输方向依次排列；所述时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；所述使能电路根据第一控制信号和多个第二控制信号生成用于控制时钟门控打开或关闭的使能信号；像素时钟输入至所有时钟门控；在使能电路控制时钟门控打开时将像素时钟输入给移位寄存器。

Description

应用于微显示芯片的低功耗像素扫描电路及方法
技术领域
本发明涉及LED显示技术领域，尤其涉及一种应用于微显示芯片的低功耗像素扫描电路及方法。
背景技术
Micro-LED显示技术是指以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。由于Micro-LED芯片尺寸小、集成度高和自发光等特点，在显示方面与LCD、OLED相比在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势。
如图1所示的现有技术中的一种Micro-LED微显示芯片的像素扫描电路的结构示意图，该微显示面板的行列扫描电路采用了多个移位寄存器单元，每个移位寄存器单元的前一级的输出Q接到下一级的输入D上，在像素时钟的作用下所有移位寄存器单元依次输出数据。每一级的移位寄存器的输出Q还接到对应的扫描链上即所有扫描列或行依次打开。
由图2可以看出，当起始信号有效时，下一个时钟第一级寄存器输出有效，即打开第一级对应的扫描链。再接下来的时钟第二级寄存器输出有效，即打开第二级对应的扫描链。这样依次打开扫描链。所以每一级的移位寄存器时钟端都在翻转，假设扫描一次的周期时m个时钟周期，每一级寄存器只有效一个时钟周期，其他时钟周期时钟是无效翻转。即实际工作状态中，每列或每行输出的寄存器打开工作的时间远小于非工作时间，但时钟却一直在翻转，这样导致有许多无效的时钟翻转，增加微显示芯片的功耗。
由此可见现有技术中缺少一种对上述无效时钟翻转进行控制，从而达到节省功耗的微显示芯片像素扫描电路。
发明内容
本发明所要实现的技术目的在于提供一种能够实现对微显示芯片中的像素扫描电路中的无效的时钟翻转进行控制的新的扫描电路，从而降低微显示芯片由于无效的时钟翻转造成的功耗浪费。
基于上述技术目的，本发明提供一种应用于微显示芯片的低功耗像素扫描电路，所述像素扫描电路包括多个移位寄存器单元，每个所述移位寄存器单元的输出都连接到有源矩阵面板中的一条扫描链路；
所述像素扫描电路中还包括有多组时钟控制单元，每组所述时钟控制单元包括一个时钟门控和一个使能电路；
所述多组时钟控制单元沿扫描链路数据传输方向依次排列；所述时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述使能电路根据第一控制信号和多个第二控制信号生成用于控制时钟门控打开或关闭的使能信号；所述第一控制信号为起始数据信号，或者为前一组时钟控制单元所控制的最后一个移位寄存器单元所输出的数据信号；所述多个第二控制信号为当前组时钟控制单元内每一个移位寄存器单元的输出信号；
像素时钟输入至所有时钟门控；在使能电路控制时钟门控打开时将像素时钟输入给移位寄存器。
在一个实施例中，所述使能电路根据第一控制信号和多个第二控制信号行逻辑或运算生成使能信号。
在一个实施例中，所述多组时钟控制单元包括多组第一级时钟控制单元和多组第二级时钟控制单元；每组第一级时钟控制单元和第二级时钟控制单元均包括一个时钟门控和一个使能电路；所述多组第一级时钟控制单元和所述多组第二级时钟控制单元均沿扫描链路数据传输方向依次排列；
所述多组第一级时钟控制单元的时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述多组第二级时钟控制单元中的所述时钟门控依次连接于扫描链路数据传输方向上的多个第一级时钟控制单元中的时钟门控的时钟输入端。
在一个实施例中，所述第一级时钟控制单元中的使能电路根据第一控制信号和多个第二控制信号进行逻辑或运算生成用于控制第一级时钟控制单元中的时钟门控是否将像素时钟输入移位寄存器单元的使能信号；
所述第二级时钟控制单元中的使能电路根据第三控制信号和多个第四控制信号进行逻辑或运算生成用于控制所述第二级时钟控制单元中的时钟门控是否将像素时钟输入第一级时钟控制单元中的时钟门控的使能信号；
所述第三控制信号为起始数据信号，或者为前一组第二级时钟控制单元中的最后一组第一级时钟控制单元中的使能电路输出的数据信号；
所述多个第四控制信号为当前第二级时钟控制单元中每一个第一级时钟控制单元中的使能电路的输出信号。
在一个实施例中，所述移位寄存器由D触发器逻辑元件构成。
本发明的另一个方面还在于提供一种应用于微显示芯片的低功耗像素扫描方法，所述方法包括：
在像素扫描电路中设置多个移位寄存器单元，使每个所述移位寄存器单元的输出都连接到有源矩阵面板中的一条扫描链路；
在像素扫描电路中设置多组时钟控制单元，每组所述时钟控制单元包括一个时钟门控和一个使能电路；
所述多组时钟控制单元沿扫描链路数据传输方向依次排列；所述时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述使能电路根据第一控制信号和多个第二控制信号生成用于控制时钟门控打开或关闭的使能信号；所述第一控制信号为起始数据信号，或者为前一组时钟控制单元所控制的最后一个移位寄存器单元所输出的数据信号；所述多个第二控制信号为当前组时钟控制单元内每一个移位寄存器单元的输出信号；
像素时钟输入至所有时钟门控；在使能电路控制时钟门控打开时将像素时钟输入给移位寄存器。
在一个实施例中，所述使能电路根据第一控制信号和多个第二控制信号行逻辑或运算生成使能信号。
在一个实施例中，将所述多组时钟控制单元设置为包括多组第一级时钟控制单元和多组第二级时钟控制单元；每组第一级时钟控制单元和第二级时钟控制单元均包括一个时钟门控和一个使能电路；所述多组第一级时钟控制单元和所述多组第二级时钟控制单元均沿扫描链路数据传输方向依次排列；
所述多组第一级时钟控制单元的时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述多组第二级时钟控制单元中的所述时钟门控依次连接于扫描链路数据传输方向上的多个第一级时钟控制单元中的时钟门控的时钟输入端。
在一个实施例中，所述第一级时钟控制单元中的使能电路根据第一控制信号和多个第二控制信号进行逻辑或运算生成用于控制第一级时钟控制单元中的时钟门控是否将像素时钟输入移位寄存器单元的使能信号；
所述第二级时钟控制单元中的使能电路根据第三控制信号和多个第四控制信号进行逻辑或运算生成用于控制所述第二级时钟控制单元中的时钟门控是否将像素时钟输入第一级时钟控制单元中的时钟门控的使能信号；
所述第三控制信号为起始数据信号，或者为前一组第二级时钟控制单元中的最后一组第一级时钟控制单元中的使能电路输出的数据信号；
所述多个第四控制信号为当前第二级时钟控制单元中每一个第一级时钟控制单元中的使能电路的输出信号。
在一个实施例中，所述移位寄存器由D触发器逻辑元件构成。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
本发明中利用多级时钟门控控制输入至移位寄存器的像素时钟，从而降低像素时钟在移位寄存器中造成的无效翻转，从而降低微显示芯片由于无效的时钟翻转造成的功耗浪费。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1是现有技术中的一种微显示芯片的像素扫描电路的结构示意图；
图2是现有技术中的像素扫描电路的时钟周期示意图；
图3是本发明第一实施例的像素扫描电路的结构示意图；
图4是本发明第一实施例的像素扫描电路的时钟周期示意图；
图5是本发明第二实施例的像素扫描电路的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例1
如图3所示的本实施例的像素扫描电路结构示意图，所述像素扫描电路中包括多个移位寄存器单元，所述移位寄存器由D触发器逻辑元件构成。每个移位寄存器单元的输出都连接到有源矩阵面板中的一条扫描链路。所述像素扫描电路中还包括有多组时钟控制单元，每组所述时钟控制单元包括一个时钟门控1和一个使能电路2，每组时钟控制单元中的所述时钟门控1连接于多个上述移位寄存器单元的时钟输入端，用于控制多个所述移位寄存器的时钟输入。每组时钟控制单元中的所述使能电路2连接于该组内的时钟门控1，且所述使能电路2通过产生时钟门控使能信号来控制该组内时钟门控1是否输出像素时钟给该组内的时钟门控1所连接的多个所述移位寄存器单元。每组时钟控制单元中的所述时钟门控1依次连接于扫描链路数据传输方向上的多个移位寄存器单元，如本实施例中，每组时钟控制单元中的所述时钟门控1依次连接于三个相邻移位寄存器单元，即沿着扫描链路的数据传输方向上的第一组时钟控制单元中的时钟门控1连接扫描链路的数据传输方向上的第1、2、3个移位寄存器单元的时钟输入端；沿着扫描链路的数据传输方向上的第二组时钟控制单元中的时钟门控1连接扫描链路的数据传输方向上的第4、5、6个移位寄存器单元的时钟输入端；沿着扫描链路的数据传输方向上的第三组时钟控制单元中的时钟门控1连接扫描链路的数据传输方向上的第7，8，9个移位寄存器单元的时钟输入端；并依此类推。
所述使能电路2根据第一控制信号和多个第二控制信号进行逻辑或运算生成用于控制时钟门控1是否将像素时钟输入移位寄存器单元的使能信号。所述第一控制信号为起始数据信号，或者为前一组时钟控制单元所控制的最后一个移位寄存器单元所输出的数据信号。所述多个第二控制信号为当前时钟控制单元内每一个移位寄存器单元的输出信号。
所述像素时钟输入至所有时钟门控1，等待使能电路2控制时钟门控开启时将像素时钟输入给移位寄存器。
如图4所示的本实施例的像素扫描电路的时钟周期示意图，针对所述第n组时钟控制单元而言，当第n-1组的时钟控制单元所所控制的最后一个移位寄存器输出数据信号时，该第n组时钟控制单元中的使能电路2所产生的时钟门控使能信号转换为高电平。同时，时钟门控1开始输出像素时钟给该第n组时钟控制单元所控制的移位寄存器单元。当该第n组时钟控制单元所控制的最后一个移位寄存器单元输出信号变为低电平时，该第n组时钟控制单元的时钟门控1停止输出像素时钟。由该第n+1组时钟控制单元的时钟门控1开始输出像素时钟。由此，输入移位寄存器单元的像素时钟在多组时钟控制单元的调节下，依次输入给移位寄存器单元，从而避免了像素时钟持续输入给全部移位寄存器单元造成由时钟不断翻转所导致的功耗浪费。
实施例2
如图5所示的本实施例的像素扫描电路结构示意图，所述像素扫描电路中包括多个移位寄存器单元，所述移位寄存器由D触发器逻辑元件构成。每个移位寄存器单元的输出都连接到有源矩阵面板中的一条扫描链路。所述像素扫描电路中还包括有多组第一级时钟控制单元和多组第二级时钟控制单元。每组第一级时钟控制单元和第二级时钟控制单元均包括一个时钟门控1和一个使能电路2。
每组第一级时钟控制单元中的所述时钟门控1连接于多个上述移位寄存器单元的时钟输入端，用于控制多个所述移位寄存器的时钟输入。每组第一级时钟控制单元中的所述使能电路2连接于该组内的时钟门控1，且所述使能电路2通过产生时钟门控使能信号来控制该组内时钟门控1是否输出像素时钟给该组内的时钟门控1所连接的多个所述移位寄存器单元。每组第一级时钟控制单元中的所述时钟门控1依次连接于扫描链路数据传输方向上的多个移位寄存器单元，如本实施例中，每组第一级时钟控制单元中的所述时钟门控1依次连接于三个相邻移位寄存器单元，即沿着扫描链路的数据传输方向上的第一级时钟控制单元中的第一组时钟控制单元中的时钟门控1连接扫描链路的数据传输方向上的第1、2、3个移位寄存器单元的时钟输入端；沿着扫描链路的数据传输方向上的第一级时钟控制单元中的第二组时钟控制单元中的时钟门控1连接扫描链路的数据传输方向上的第4、5、6个移位寄存器单元的时钟输入端；沿着扫描链路的数据传输方向上的第一级时钟控制单元中的第三组时钟控制单元中的时钟门控1连接扫描链路的数据传输方向上的第7，8，9个移位寄存器单元的时钟输入端；并依此类推。
所述第一级时钟控制单元中的使能电路2根据第一控制信号和多个第二控制信号进行逻辑或运算生成用于控制时钟门控1是否将像素时钟输入移位寄存器单元的使能信号。所述第一控制信号为起始数据信号，或者为第一级时钟控制单元中的前一组时钟控制单元所控制的最后一个移位寄存器单元所输出的数据信号。所述多个第二控制信号为当前时钟控制单元内每一个移位寄存器单元的输出信号。
每组第二级时钟控制单元中的所述时钟门控1连接于多组第一级时钟控制单元中的时钟门控1的时钟输入端，且每组第二级时钟控制单元中的所述时钟门控1依次连接于扫描链路数据传输方向上的多个第一级时钟控制单元中的时钟门控1的时钟输入端。
所述第二级时钟控制单元中的使能电路2根据第三控制信号和多个第四控制信号进行逻辑或运算生成用于控制时钟门控1是否将像素时钟输入第一级时钟控制单元中的时钟门控1的使能信号。所述第三控制信号为起始数据信号，或者为前一组第二级时钟控制单元中的最后一组第一级时钟控制单元中的使能电路2输出的数据信号。所述多个第四控制信号为当前第二级时钟控制单元中每一个第一级时钟控制单元中的使能电路2的输出信号。
由此，输入移位寄存器单元的像素时钟在多级多组时钟控制单元的调节下，依次输入给移位寄存器单元，从而避免了像素时钟持续输入给全部移位寄存器单元造成由时钟不断翻转所导致的功耗浪费。
以上所述，仅为本发明的具体实施案例，本发明的保护范围并不局限于此，任何熟悉本技术的技术人员在本发明所述的技术规范内，对本发明的修改或替换，都应在本发明的保护范围之内。

Claims (10)

1.一种应用于微显示芯片的低功耗像素扫描电路，其特征在于，所述像素扫描电路包括多个移位寄存器单元，每个所述移位寄存器单元的输出都连接到有源矩阵面板中的一条扫描链路；
所述像素扫描电路中还包括有多组时钟控制单元，每组所述时钟控制单元包括一个时钟门控和一个使能电路；
所述多组时钟控制单元沿扫描链路数据传输方向依次排列；所述时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述使能电路根据第一控制信号和多个第二控制信号生成用于控制时钟门控打开或关闭的使能信号；所述第一控制信号为起始数据信号，或者为前一组时钟控制单元所控制的最后一个移位寄存器单元所输出的数据信号；所述多个第二控制信号为当前组时钟控制单元内每一个移位寄存器单元的输出信号；
像素时钟输入至所有时钟门控；在使能电路控制时钟门控打开时将像素时钟输入给移位寄存器。
2.根据权利要求1 所述的低功耗像素扫描电路，其特征在于，所述使能电路根据第一控制信号和多个第二控制信号行逻辑或运算生成使能信号。
3.根据权利要求1 所述的低功耗像素扫描电路，其特征在于，所述多组时钟控制单元包括多组第一级时钟控制单元和多组第二级时钟控制单元；每组第一级时钟控制单元和第二级时钟控制单元均包括一个时钟门控和一个使能电路；所述多组第一级时钟控制单元和所述多组第二级时钟控制单元均沿扫描链路数据传输方向依次排列；
所述多组第一级时钟控制单元的时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述多组第二级时钟控制单元中的所述时钟门控依次连接于扫描链路数据传输方向上的多个第一级时钟控制单元中的时钟门控的时钟输入端。
4.根据权利要求3 所述的低功耗像素扫描电路，其特征在于，所述第一级时钟控制单元中的使能电路根据第一控制信号和多个第二控制信号进行逻辑或运算生成用于控制第一级时钟控制单元中的时钟门控是否将像素时钟输入移位寄存器单元的使能信号；
所述第二级时钟控制单元中的使能电路根据第三控制信号和多个第四控制信号进行逻辑或运算生成用于控制所述第二级时钟控制单元中的时钟门控是否将像素时钟输入第一级时钟控制单元中的时钟门控的使能信号；
所述第三控制信号为起始数据信号，或者为前一组第二级时钟控制单元中的最后一组第一级时钟控制单元中的使能电路输出的数据信号；
所述多个第四控制信号为当前第二级时钟控制单元中每一个第一级时钟控制单元中的使能电路的输出信号。
5.根据权利要求1 所述的低功耗像素扫描电路，其特征在于，所述移位寄存器由D触发器逻辑元件构成。
6.一种应用于微显示芯片的低功耗像素扫描方法，其特征在于，所述方法包括：
在像素扫描电路中设置多个移位寄存器单元，使每个所述移位寄存器单元的输出都连接到有源矩阵面板中的一条扫描链路；
在像素扫描电路中设置多组时钟控制单元，每组所述时钟控制单元包括一个时钟门控和一个使能电路；
所述多组时钟控制单元沿扫描链路数据传输方向依次排列；所述时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述使能电路根据第一控制信号和多个第二控制信号生成用于控制时钟门控打开或关闭的使能信号；所述第一控制信号为起始数据信号，或者为前一组时钟控制单元所控制的最后一个移位寄存器单元所输出的数据信号；所述多个第二控制信号为当前组时钟控制单元内每一个移位寄存器单元的输出信号；
像素时钟输入至所有时钟门控；在使能电路控制时钟门控打开时将像素时钟输入给移位寄存器。
7.根据权利要求6 所述的低功耗像素扫描方法，其特征在于，所述使能电路根据第一控制信号和多个第二控制信号行逻辑或运算生成使能信号。
8.根据权利要求6 所述的低功耗像素扫描方法，其特征在于，将所述多组时钟控制单元设置为包括多组第一级时钟控制单元和多组第二级时钟控制单元；每组第一级时钟控制单元和第二级时钟控制单元均包括一个时钟门控和一个使能电路；所述多组第一级时钟控制单元和所述多组第二级时钟控制单元均沿扫描链路数据传输方向依次排列；
所述多组第一级时钟控制单元的时钟门控依次连接于扫描链路数据传输方向上的多个移位寄存器单元的时钟输入端；
所述多组第二级时钟控制单元中的所述时钟门控依次连接于扫描链路数据传输方向上的多个第一级时钟控制单元中的时钟门控的时钟输入端。
9.根据权利要求8所述的低功耗像素扫描方法，其特征在于，所述第一级时钟控制单元中的使能电路根据第一控制信号和多个第二控制信号进行逻辑或运算生成用于控制第一级时钟控制单元中的时钟门控是否将像素时钟输入移位寄存器单元的使能信号；
所述第二级时钟控制单元中的使能电路根据第三控制信号和多个第四控制信号进行逻辑或运算生成用于控制所述第二级时钟控制单元中的时钟门控是否将像素时钟输入第一级时钟控制单元中的时钟门控的使能信号；
所述第三控制信号为起始数据信号，或者为前一组第二级时钟控制单元中的最后一组第一级时钟控制单元中的使能电路输出的数据信号；
所述多个第四控制信号为当前第二级时钟控制单元中每一个第一级时钟控制单元中的使能电路的输出信号。
10.根据权利要求6 所述的低功耗像素扫描方法，其特征在于，所述移位寄存器由D触发器逻辑元件构成。
CN202210901960.XA 2022-07-29 2022-07-29 应用于微显示芯片的低功耗像素扫描电路及方法 Active CN114974105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210901960.XA CN114974105B (zh) 2022-07-29 2022-07-29 应用于微显示芯片的低功耗像素扫描电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210901960.XA CN114974105B (zh) 2022-07-29 2022-07-29 应用于微显示芯片的低功耗像素扫描电路及方法

Publications (2)

Publication Number Publication Date
CN114974105A CN114974105A (zh) 2022-08-30
CN114974105B true CN114974105B (zh) 2022-09-30

Family

ID=82970032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210901960.XA Active CN114974105B (zh) 2022-07-29 2022-07-29 应用于微显示芯片的低功耗像素扫描电路及方法

Country Status (1)

Country Link
CN (1) CN114974105B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108492791A (zh) * 2018-03-26 2018-09-04 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置
CN111261116A (zh) * 2020-04-02 2020-06-09 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111312145A (zh) * 2020-03-03 2020-06-19 昆山国显光电有限公司 显示器及其驱动方法
CN112908275A (zh) * 2019-11-19 2021-06-04 夏普株式会社 数据信号线驱动电路和具备其的液晶显示装置
CN114646861A (zh) * 2022-02-24 2022-06-21 西安电子科技大学 一种针对多时钟域集成电路中单固定故障模型的捕获方式

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108492791A (zh) * 2018-03-26 2018-09-04 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置
CN112908275A (zh) * 2019-11-19 2021-06-04 夏普株式会社 数据信号线驱动电路和具备其的液晶显示装置
CN111312145A (zh) * 2020-03-03 2020-06-19 昆山国显光电有限公司 显示器及其驱动方法
CN111261116A (zh) * 2020-04-02 2020-06-09 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114646861A (zh) * 2022-02-24 2022-06-21 西安电子科技大学 一种针对多时钟域集成电路中单固定故障模型的捕获方式

Also Published As

Publication number Publication date
CN114974105A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
CN105679248B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN100442342C (zh) 有机发光显示器及其驱动方法
CN1326107C (zh) 有机电致发光显示器及其驱动方法和装置
KR100762690B1 (ko) 데이터구동회로와 이를 이용한 유기발광표시장치
US5295174A (en) Shifting circuit and shift register
CN110910834A (zh) 源极驱动器、显示面板及其控制方法、显示装置
CN109817141A (zh) 源极驱动电路和包括该源极驱动电路的显示装置
CN100514404C (zh) 显示面板的电荷共享装置
CN104464613B (zh) 发光二极管驱动***及控制方法
US7948466B2 (en) Circuit structure for dual resolution design
CN109712564A (zh) 驱动方法、驱动电路和显示装置
CN114974105B (zh) 应用于微显示芯片的低功耗像素扫描电路及方法
CN100538813C (zh) 双分辨率电路架构,及应用其的显示面板及电子装置
CN103582221B (zh) 发光二极管驱动电路、驱动***与其驱动方法
US7714827B2 (en) Integrated circuit for scan driving
US20020084963A1 (en) Active matrix display device
CN107731147B (zh) 扫描驱动器及扫描驱动器的驱动方法
CN214624392U (zh) Oled栅极驱动电路、显示面板驱动装置和显示装置
CN100440307C (zh) 驱动设备和驱动方法
CN215868588U (zh) 发光驱动电路和显示面板
CN102074196B (zh) 一种有源矩阵有机发光显示器驱动电路及驱动方法
JP3142319B2 (ja) 制御回路
US8423725B1 (en) Multithreading implementation for flops and register files
CN101295970B (zh) 触发器与移位寄存器
CN112735503B (zh) 一种移位寄存器、显示面板、驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant