CN114937431A - 扫描驱动电路、显示面板和显示装置 - Google Patents

Abstract

本申请实施例公开一种扫描驱动电路，包括依次排列并级联的n个扫描驱动单元，每个扫描驱动单元接收一个时钟信号并在时钟信号控制下输出一个扫描信号。在一帧图像显示时段内，每个扫描信号包括两个间隔预设时长的扫描脉冲，以控制对应的像素单元在两个扫描脉冲对应的时间段内接收图像显示数据。通过本申请公开的扫描驱动电路使高刷新率的显示面板进行图像显示时，提升了像素单元的充电时长，使像素单元具有充足的时间接收图像显示数据，保证了像素单元的显示稳定，优化了像素充电过程。本申请实施例还公开包括前述扫描驱动电路的显示面板和显示装置。

Description

扫描驱动电路、显示面板和显示装置

技术领域

本申请涉及显示技术领域，尤其涉及应用于扫描驱动电路、显示面板和显示装置。

背景技术

较少的栅极驱动器技术(Gate Driver Less，GDL)是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接集成电路板(Integrated Circuit，IC)来完成水平扫描线的驱动。GDL技术能减少外接IC的焊接工序，可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

双线栅极技术(Dual Line Gate，DLG)是指相邻两行扫描线同时打开并输出相同数据，即两行像素单元接收相同的图像显示数据，此时分辨率降低，而刷新率升高。但是，由于刷新率上升，像素的预充时间降低，导致像素的维持电压降低，进而导致像素显示异常。

发明内容

鉴于上述现有技术的不足，本申请提供一种维持像素电压稳定的扫描驱动电路。

一种扫描驱动电路，包括依次排列并级联的n个扫描驱动单元和M个时钟信号，n、M为大于或等于1的整数，每个扫描驱动单元接收一个时钟信号并在时钟信号控制下输出一个扫描信号，扫描信号用于输出至显示区域中的扫描线并控制对应连接于扫描线的像素单元接收图像显示数据以执行图像显示。在一帧图像显示时段内，时钟信号控制每一个扫描驱动单元输出扫描信号，每个扫描信号包括两个间隔预设时长的扫描脉冲，以控制对应的像素单元在两个扫描脉冲对应的时间段内接收图像显示数据。

可选地，扫描脉冲的电压用于启动像素单元并接收图像显示数据，扫描脉冲持续第一时长，时钟信号包括多个连续的脉冲且每个脉冲持续第一时长。

可选地，显示区域包括多条沿第一方向排布的扫描线，多条沿第二方向排布的数据线，第二方向垂直于第一方向，多个呈阵列排布的像素单元沿着第一方向排布成行并连接于其中一条扫描线以接收扫描信号，多个像素单元沿着第二方向排布成列并连接于其中一条数据线以接收图像显示数据。M个时钟信号中第i时钟信号与第i+1时钟信号相位相同，1≤i＜M，且i为奇数，相位相同的两个时钟信号控制对应的扫描驱动单元同时输出扫描信号，同时输出的两个扫描信号控制对应的两行像素单元接收相同的图像显示数据。

可选地，一帧图像的显示时段具有第一显示时长(F)，第一时长为2*F/n。

可选地，第K个扫描驱动单元接收第K-4个扫描驱动单元输出的第K-4扫描信号，以控制第K个扫描驱动单元输出第K扫描信号。第K个扫描驱动单元接收第K+8个扫描驱动单元输出的第K+8扫描信号，以控制第K个扫描驱动单元停止输出第K扫描信号，其中，5≤K≤n。

可选地，第K个扫描驱动单元包括上拉控制模块、上拉模块和第一节点，上拉控制模块和上拉模块电性连接于第一节点。上拉控制模块接收第K-4个扫描驱动单元输出的第K-4扫描信号，并在第K-4扫描信号的控制下上拉第一节点的电压至第一电位，第一节点的电压为第一电位时，上拉模块接收时钟信号，并自扫描信号输出端输出第K扫描信号。

可选地，第K个扫描驱动单元还包括下拉控制模块和下拉模块，下拉控制模块电性连接于第一节点和低压电位端，下拉模块电性连接于扫描信号输出端和低压电位端。下拉控制模块接收第K+8个扫描驱动单元输出的第K+8扫描信号，并在第K+8扫描信号的控制下下拉第一节点的电压至第二电位。下拉模块用于接收第K+8个扫描驱动单元输出的第K+8扫描信号，在第K+8扫描信号的控制下，控制扫描信号输出端与低压电位端连接，以控制第K扫描信号停止输出。

可选地，上拉控制模块包括第一晶体管，第一晶体管栅极和源极接入第K-4级传信号，漏极电性连接于第一节点。上拉模块包括第二晶体管，第二晶体管的栅极电性连接于第一节点，源极接入时钟信号，漏接电性连接于扫描信号输出端。下拉控制模块包括第三晶体管，第三晶体管的栅极接入第K+8扫描信号，源极电性连接于第一节点，漏极电性连接于低压电位端。下拉模块包括第四晶体管，第四晶体管的栅极接入第+8扫描信号，源极连接于扫描信号输出端，漏极连接于低压电位端。

可选地，扫描驱动单元还包括稳压电容，稳压电容一端连接于第一节点另一端连接于扫描信号输出端，用于控制扫描信号输出稳定。

本申请还提供一种显示面板，包括呈矩阵排列的多个像素单元与前述的扫描驱动电路，所述扫描驱动电路依据显示控制电路输出的栅极输出控制信号，配合数据驱动电路依据所述显示控制电路输出的源极输出控制信号而输出的数据信号驱动所述像素单元进行图像显示。

本申请还提供一种显示装置，包括支撑框架、电源模组和前述的显示面板，电源模组为显示面板进行图像显示提供电源电压，显示面板与电源模组固定于支撑框架。

相较于现有技术，本申请提供的扫描驱动电路能够使高刷新率的显示面板进行图像显示时，提升了像素单元的充电时长，使像素单元具有充足的时间接收图像显示数据，保证了像素单元的显示稳定，优化了像素充电过程。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请第一实施例提供的一种显示装置的结构示意图；

图2为本申请第二实施例提供的如图1中显示模组的侧面结构示意图；

图3为图2中显示模组的平面布局结构示意图；

图4为本申请第三实施例提供的如图3中扫描驱动电路的电路结构示意图；

图5为图4中GDL单元的等效电路图；

图6为图4中GDL单元级联示意图；

图7为本申请第四实施例提供的双线栅极电路扫描信号输出时序图；

图8为本申请第五实施例提供的双线栅极电路扫描信号输出时序图。

附图标记说明：显示装置-100、显示模组-10、数据驱动电路-11、扫描驱动电路-12、显示面板-13、显示控制电路-14、像素单元-15、背光模组-17、第一方向-F1、第二方向-F2、扫描线-G1～Gn、数据线-S1～Sm、水平同步信号-Hsyn、垂直同步信号-Vsyn、栅极输出控制信号-Cg、源极输出控制信号-Cs、时钟信号-CLK、扫描驱动单元-140、扫描信号-G(1)～G(n)、电源模组-20、支撑框架-30、阵列基板-131、液晶层-132、彩膜基板-133、上拉控制模块-141、上拉模块-142、下拉控制模块-143、下拉模块-144、第一节点-Q(N)稳压电容-C(N)、扫描信号输出端-GOUT、第一晶体管-T1、第二晶体管-T2、第三晶体管-T3、第四晶体管-T4、第一充电时段-t1、第二充电时段-t2、启动信号-STV、低压电位-Vss。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。需要说明的是，本申请的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

此外，本申请中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请参阅图1，图1为本申请第一实施例提供的一种显示装置100的结构示意图。显示装置100包括显示模组10、电源模组20和支撑框架30，显示模组10与电源模组20固定于支撑框架30，电源模组20设置于显示模组10的背面也即是显示模组10的非显示面。电源模组20用于为显示模组10进行图像显示提供电源电压，支撑框架30为显示模组10和电源模组20提供固定与保护作用。

请参阅图2，图2为本申请第二实施例提供的如图1中显示模组10的侧面结构示意图。

其中，显示模组10包括显示面板13和背光模组17(Back light Module,BM)，其中，背光模组17用于提供显示用的光线至显示面板13，显示面板13依据待显示的图像信号出射相应的光线以执行图像显示。也即是电源模组20可用于为显示面板13进行图像显示提供电源电压，支撑框架30为显示面板13和电源模组20提供固定与保护作用。

其中，显示模组10还包括其他元件或者组件，例如还包括信号处理器模组和信号感测模组等。

在示例性实施例中，显示面板13可以为液晶显示面板，也可以为其他类型的显示面板，本申请不做显示。

以液晶显示面板为例，显示面板13包括有阵列基板(Array substrate,AS)131与彩膜基板(Color film substrate,CF)133，以及夹设于阵列基板131与彩膜基板133之间的液晶层132。阵列基板131与彩膜基板133上设置驱动元件依据数据信号Data产生相应的电场，从而驱动液晶层132中液晶分子旋转的角度以出射相应亮度的光线，以执行图像显示。

请参阅图3，图3为图2中显示模组10的平面布局结构示意图。

如图3所示，在显示面板13的显示区域包括有互相呈网格状设置沿着第一方向F1延伸多条扫描线(Gate line)G1～Gn和多条沿着第二方向F2延伸的数据线(Source line)S1～Sm。其中，第一方向F1与第二方向F2相互垂直。

多条扫描线G1～Gn和数据线S1～Sm的交叉部均对应设置呈阵列排布的多个像素单元15，呈阵列排布的像素单元15沿着第一方向F1排布成行并连接于其中一条所述扫描线以接收扫描信号，多个像素单元15沿着第二方向F2排布成列并连接于其中一条数据线以接收所述图像显示数据。本实施例中，像素单元15可分别表示为P11～P1m，P21～P2m，……，Pn1～Pnm。

扫描线G1～Gn连接扫描驱动电路12，自扫描驱动电路12接收扫描信号，数据线S1～Sm连接数据驱动电路11，用于接收数据驱动电路11提供的以灰阶值形式保持并传输的图像信号或者数据信号(Data)转换为对应的模拟电压值。

像素单元15在扫描线G1～Gn的控制下在预定时间段接收数据线S1～Sm提供的对应数据信号Data中灰阶值的数据电压，并据此驱动液晶层132偏转相应的角度，从而将接收的背光按照偏转的相应角度出射相应亮度的光线，以达到依据图像信号出射相应亮度的光线进行图像显示。

显示模组10还包括数据驱动电路11、扫描驱动电路12和显示控制电路14。显示控制电路14从显示模组10的外部信号源接收表示图像信息的原数据信号、取得同步用的时钟信号CLK、水平同步信号Hsyn及垂直同步信号Vsyn，并输出供控制扫描驱动电路12使用的栅极输出控制信号Cg、供控制数据驱动电路11使用的源极输出控制信号Cs及表示图像信息的调整数据信号Data。本实施例中，显示控制电路14对原数据信号进行数据调整处理后获得调整数据信号Data，并且将调整数据信号Data传输至数据驱动电路11。

扫描驱动电路12接收显示控制电路14输出的栅极输出控制信号Cg，向各扫描线G1～Gn输出扫描信号。数据驱动电路11接收显示控制电路14输出的源极输出控制信号Cs，并向各数据线S1～Sm输出在显示面板13中各个像素单元15中驱动元件执行图像显示用的数据信号Data。其中，提供到显示面板13中数据信号Data为模拟形式的灰阶电压。扫描驱动电路12输出扫描信号，从数据驱动电路11输出图像信号，能将与驱动用数据信号对应的电压加载于像素单元15中驱动元件上从而驱动液晶分子执行图像显示。扫描驱动电路12设置于显示面板13的非显示区域，用于控制设置于显示面板13内的像素单元15进行图像显示。

请参阅图4，图4为本申请第三实施例提供的如图3中扫描驱动电路12的电路结构示意图。如图4所示，扫描驱动电路12包括n个级联的扫描驱动单元140、M个时钟信号CLK1-CLKM、启动信号STV、低压电位VSS，n、M为大于等于1的整数。为便于说明后文中扫描驱动单元140用GDL单元表示。

其中，n个GDL单元中每一个GDL单元对应输出一个扫描信号至显示模组10中的扫描线中，在一帧图像显示过程中，n个GDL单元对应输出n个扫描信号，分别为G(1)～G(n)。

在本实施例中，以八个时钟信号为例，即M＝8，第一时钟信号CLK1-第八时钟信号CLK8用于为GDL单元输出驱动信号提供扫描驱动时序。显示控制电路14输出的启动信号STV为第一个GDL单元GDL1的始能启动信号，其他GDL单元接收级联的GDL单元输出的扫描信号作为启动信号。低压电位VSS用于为GDL单元中各节点和信号提供低电压。

在示例性实施例中，扫描驱动电路12还可以用其他数量的时钟信号进行控制，本申请不做限制。

请参阅图5，图5为图4中GDL单元的等效电路图。如图5所示，以第K个GDL单元为例，其中，5≤K≤n，第K个GDL单元包括上拉控制模块141、上拉模块142、下拉控制模块143、下拉模块144、第一节点Q(K)和稳压电容C(K)。

其中，上拉控制模块141连接于第一节点Q(K)，并接收第K-4个GDL单元输出的第K-4扫描信号G(K-4)。利用第K-4扫描信号G(K-4)上拉第一节点Q(K)的电位至第一电位。

上拉模块142接入第i时钟信号CLK(i)(1≤i≤M)、第一节点Q(K)和输出节点GOUT，当第一节点Q(K)的电压为第一电位时，用于接收第i时钟信号CLK(i)以控制扫描信号输出端GOUT输出第K级扫描信号G(K)，其中第一电位为高电平。

下拉控制模块143接入第K+8扫描信号G(K+8)、第一节点Q(K)和低压电位VSS，用于在第K+8扫描信号G(K+8)的控制下，下拉第一节点Q(K)的电位至第二电位，其中第二电位为低压电位VSS。

下拉模块144接入第K+8扫描信号G(K+8)、扫描信号输出端GOUT，在第K+8扫描信号G(K+8)的控制下，控制扫描信号输出端GOUT与低压电位端VSS连接，以控制第K扫描信号G(K)停止输出。

稳压电容C(K)连接于第一节点Q(K)和扫描信号输出端GOUT之间，由于稳压电容C(K)的设置，当上拉控制模块141停止上拉第一节点Q(K)的电压时，第一节点Q(K)的电压会维持一段时间，以控制第K扫描信号输出完整，使第K扫描信号G(K)输出稳定。

具体地，上拉控制模块141包括第一晶体管T1，第一晶体管T1的栅极和源极接入第K-4扫描信号G(K-4)的输入端(未标识)，漏极电性连接于第一节点Q(K)。上拉模块142包括第二晶体管T2，第二晶体管T2源极接收第i时钟信号CLK(i)，栅极接入第一节点Q(K)，漏极连接扫描信号输出端GOUT。下拉控制模块143包括第三晶体管T3，第三晶体管T3源极接入第一节点Q(K)，栅极连接第K+8扫描信号G(K+8)的输出端(未标识)，漏极连接低压电位VSS。下拉模块144包括第四晶体管T4，第四晶体管T4源极连接扫描信号输出端GOUT，栅极连接第K+8扫描信号G(K+8)的输出端(未标识)，漏极连接低压电位VSS。

请参阅图6，图6为图4中GDL单元级联示意图。如图6所示，以第K个GDL单元为例，其中，5≤K≤n，第K个GDL单元输出第K扫描信号G(K)用于上拉第K+4个GDL单元中的节点电压，以控制第K+4个GDL单元输出第K+4扫描信号G(K+4)输出，同时用于下拉第K-8个GDL单元中的节点电压，以控制第K-8个GDL单元停止输出第K-8扫描信号G(K-8)。

以第9个GDL单元GDL9为例，第9个GDL单元GDL9输出第9扫描信号G(9)用于上拉第13个GDL单元GDL13中的节点电压，以控制第13个GDL单元GDL13输出第13扫描信号G(13)输出，同时用于下拉第1个GDL单元中的节点电压，以控制第1个GDL单元GDL1停止输出第1扫描信号G(1)。

也就是说，第K个GDL单元同时接收第K-4扫描信号G(K-4)和第K+8扫描信号G(K+8)，接收第K-4个扫描信号输出的第K-4扫描信号G(K-4)用于上拉第K个GDL单元内的节点电压，以控制输出第K扫描信号G(K)，接收第K+8个扫描驱动单元输出的第K+8扫描信号G(K+8)用于下拉第K个GDL单元中的节点电压，以控制第K个GDL单元停止输出第K扫描信号G(K)。

以第5个GDL单元GDL5为例，第5个GDL单元同时接收第1扫描信号G(1)和第13扫描信号G(13)，接收第1扫描信号G(1)用于上拉第5个GDL单元内的节点电压，以控制输出第5扫描信号G(5)，接收第13扫描信号G(13)用于下拉第5个GDL单元中的节点电压，以控制第5个GDL单元停止输出第5扫描信号G(5)。

通过间隔8个GDL单元输出的扫描信号控制当前GDL单元的扫描信号下拉，使当前GDL单元输出的扫描信号具有较长的时间，为当前扫描信号控制的像素具有充足的预充时间接收数据信号Data。

请参阅图7，图7为本申请第四实施例提供的双线栅极电路扫描信号输出时序图。如图7所示，双线栅极(Dual Line Gate，DLG)电路是指相邻两行扫描线同时打开并输出相同数据，即两行像素显示相同的内容，例如，在一个4K(3840×2160)显示面板中，原本每帧图像需要总共扫描2160行即扫描2160次，一秒钟可以扫描60帧画面即刷新率为60Hz，而利用DLG技术，现在只需要扫描1080次，减少了一半的时间，从而实现一秒钟可以扫描120帧画面即刷新率为120Hz，提高了图像显示时的刷新率。

但是，由于刷新率提升，导致像素单元接收数据信号Data的时间降低。具体地，当采用60Hz刷新时，也即是一秒钟显示60帧图像，一帧图像显示时长为F＝1/60s，在4K显示面板中，扫描一行像素单元的时间为H1＝F/2160，H1＝7.4us，像素单元预充时间为2H1＝14.8um，即像素单元预充时间为14.8us。当采用120Hz进行刷新时，扫描一行像素单元的时间为H2＝3.7um，像素单元预充时间为2H2＝7.4us，即像素单元预充时间为7.4us。此时，像素单元实际预充时间减半，从而导致像素单元预充时间降低，使像素单元维持电压降低，像素显示异常。

请参阅图8，图8为本申请第五实施例提供双线栅极电路扫描信号输出时序图。如图8所示，将扫描驱动电路12利用DLG技术进行输出扫描信号，即相邻两行扫描信号控制对应的相邻两行像素单元接收相同的数据。当M个时钟信号控制扫描信号输出时，第i时钟信号CLKi与第i+1时钟信号CLKi+1相位相同，其中，1≤i＜M，且i为奇数，相位相同的两个时钟信号控制对应的扫描驱动单元同时输出扫描信号，同时输出的两个扫描信号控制对应的两行像素单元接收相同的图像显示数据。

以采用八个时钟信号CLK为例进行控制，在八个时钟信号中，第一时钟信号CLK1与第二时钟信号CLK2相位相同，控制两个扫描信号同时输出以控制对应的两行像素单元接收相同的图像显示数据。第三时钟信号CLK3与第四时钟信号CLK4相位相同，控制两个扫描信号同时输出以控制对应的两行像素单元接收相同的图像显示数据。第五时钟信号CLK5与第六时钟信号CLK6相位相同，控制两个扫描信号同时输出以控制对应的两行像素单元接收相同的图像显示数据。第七时钟信号CLK7与第八时钟信号CLK8相位相同，控制两个扫描信号同时输出以控制对应的两行像素单元接收相同的图像显示数据。相位相同的两个时钟信号控制对应的扫描驱动单元同时输出扫描信号，同时输出的两个扫描信号控制对应的两行像素单元接收相同的图像显示数据。在一帧图像显示时段内，时钟信号CLK控制每一个扫描驱动单元输出对应的扫描信号，每个扫描信号包括两个间隔预设时长的扫描脉冲，以控制对应的像素单元在两个扫描脉冲对应的时间段内接收图像显示数据。其中扫描脉冲用于启动对应行的像素单元并接收图像显示数据，一个扫描脉冲的持续为第一时长2H，2H＝7.4um，一个扫描信号的扫描脉冲总持续时长为4H，4H＝14.8um。时钟信号CLK控制扫描信号输出，其输出的脉冲信号持续时长也为4H。

例如，以第1扫描信号G(1)为例，通过第9扫描信号G(9)下拉第1扫描信号，使第1扫描信号具有两次扫描脉冲，通过两次扫描脉冲控制第一行像素单元接收对应的数据信号Data，在第一充电时段t1也即是第一脉冲时段内，第一行像素单元充电时间为2H即7.4us，在第二充电时段t2也即是第二脉冲时段内，第一行像素单元充电时间为2H即7.4us，从而使第一行像素单元的总充电时间为4H即14.8s。

在示例性实施例中，扫描驱动电路12还可以用于其他高刷新率的显示模组中为显示模组优化像素显示效果，本申请不做限制。

通过本申请实施例提供的扫描驱动电路12使显示模组在利用DLG技术将刷新率从60Hz提升至120Hz时，使像素单元能够具有充足的时间接收数据信号Data，从而避免了采用DLG技术刷新而导致的像素充电异常，保证了像素单元的显示稳定，优化了像素充电过程。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种扫描驱动电路，包括依次排列并级联的n个扫描驱动单元和M个时钟信号，n、M为大于或等于1的整数，每个所述扫描驱动单元接收一个所述时钟信号并在所述时钟信号控制下输出一个扫描信号，所述扫描信号用于输出至显示区域中的扫描线并控制对应连接于所述扫描线的像素单元接收图像显示数据以执行图像显示；

其特征在于，在一帧图像显示时段内，所述时钟信号控制每一个所述扫描驱动单元输出所述扫描信号，每个所述扫描信号包括两个间隔预设时长的扫描脉冲，以控制对应的所述像素单元在两个所述扫描脉冲对应的时间段内接收所述图像显示数据。

2.如权利要求1所述的扫描驱动电路，其特征在于，

所述扫描脉冲的电压用于启动所述像素单元并接收所述图像显示数据，所述扫描脉冲持续第一时长，所述时钟信号包括多个连续的脉冲且每个脉冲持续所述第一时长。

3.如权利要求2所述的扫描驱动电路，其特征在于，

所述显示区域包括多条沿第一方向排布的所述扫描线，多条沿第二方向排布的数据线，所述第二方向垂直于所述第一方向，多个呈阵列排布的像素单元沿着所述第一方向排布成行并连接于其中一条所述扫描线以接收所述扫描信号，多个所述像素单元沿着所述第二方向排布成列并连接于其中一条所述数据线以接收所述图像显示数据；

所述M个时钟信号中第i时钟信号与第i+1时钟信号相位相同，1≤i＜M，且i为奇数；相位相同的两个所述时钟信号控制对应的所述扫描驱动单元同时输出所述扫描信号，同时输出的两个所述扫描信号控制对应的两行所述像素单元接收相同的所述图像显示数据。

4.如权利要求3所述的扫描驱动电路，其特征在于，

第K个所述扫描驱动单元接收第K-4个所述扫描驱动单元输出的第K-4扫描信号，以控制第K个所述扫描驱动单元输出第K扫描信号；

第K个所述扫描驱动单元接收第K+8个所述扫描驱动单元输出的第K+8扫描信号，以控制第K个所述扫描驱动单元停止输出第K扫描信号，其中，5≤K≤n。

5.如权利要求4所述的扫描驱动电路，其特征在于，第K个所述扫描驱动单元包括上拉控制模块、上拉模块和第一节点，所述上拉控制模块和所述上拉模块电性连接于所述第一节点；

所述上拉控制模块接收第K-4个所述扫描驱动单元输出的第K-4扫描信号，并在所述第K-4扫描信号的控制下上拉所述第一节点的电压至第一电位，

所述第一节点的电压为所述第一电位时，所述上拉模块接收所述时钟信号，并自扫描信号输出端输出第K扫描信号。

6.如权利要求5所述的扫描驱动电路，其特征在于，第K个所述扫描驱动单元还包括下拉控制模块和下拉模块，所述下拉控制模块电性连接于所述第一节点和低压电位端，所述下拉模块电性连接于所述扫描信号输出端和所述低压电位端；

所述下拉控制模块接收第K+8个所述扫描驱动单元输出的第K+8扫描信号，并在所述第K+8扫描信号的控制下下拉所述第一节点的电压至第二电位；

所述下拉模块用于接收第K+8个扫描驱动单元输出的第K+8扫描信号，在第K+8扫描信号的控制下，控制所述扫描信号输出端与所述低压电位端连接，以控制所述第K扫描信号停止输出。

7.如权利要求6所述的扫描驱动电路，其特征在于，

所述上拉控制模块包括第一晶体管，所述第一晶体管栅极和源极接入第K-4级传信号，漏极电性连接于所述第一节点；

所述上拉模块包括第二晶体管，所述第二晶体管的栅极电性连接于所述第一节点，源极接入所述时钟信号，漏接电性连接于所述扫描信号输出端；

所述下拉控制模块包括第三晶体管，所述第三晶体管的栅极接入第K+8扫描信号，源极电性连接于所述第一节点，漏极电性连接于所述低压电位端；

所述下拉模块包括第四晶体管，所述第四晶体管的栅极接入第+8扫描信号，源极连接于所述扫描信号输出端，漏极连接于所述低压电位端。

8.如权利要求7所述的扫描驱动电路，其特征在于，所述扫描驱动单元还包括稳压电容，所述稳压电容一端连接于所述第一节点，另一端连接于所述扫描信号输出端，用于控制所述扫描信号输出稳定。

9.一种显示面板，其特征在于，包括呈矩阵排列的多个像素单元与如权利要求1-8中任意一项所述的扫描驱动电路，所述扫描驱动电路依据显示控制电路输出的栅极输出控制信号，配合数据驱动电路依据所述显示控制电路输出的源极输出控制信号而输出的数据信号驱动所述像素单元进行图像显示。

10.一种显示装置，其特征在于，包括支撑框架、电源模组和如权利要求9所述的显示面板，所述电源模组为所述显示面板进行图像显示提供电源电压，所述显示面板与所述电源模组固定于所述支撑框架。

Images