CN114925004B - 轮询仲裁器及其轮询仲裁方法和芯片 - Google Patents

Abstract

本发明提供一种轮询仲裁器及其轮询仲裁方法和芯片。其中轮询仲裁器包括：至少二个仲裁电路、一个优先级控制电路和输出电路；每一个仲裁电路与一个请求源连接；各仲裁电路顺次连接成环状，并分别与输出电路和优先级控制电路连接；输出电路与一个目标设备连接；每一个仲裁电路响应于优先级控制电路发出的最高优先级控制信号，或者前一个仲裁电路基于连接的请求源无请求发出的使能控制信号，将连接的请求源发出的请求传输至输出电路，通过输出电路发送至目标设备，或者基于连接的请求源无请求向后一个仲裁电路发出使能控制信号；优先级控制电路还与各请求源连接，基于请求源的请求调整最高优先级控制信号。本发明可以使多个请求源更均匀的获得仲裁。

Description

轮询仲裁器及其轮询仲裁方法和芯片

技术领域

本发明涉及集成电路技术领域，尤其涉及一种轮询仲裁器及其轮询仲裁方法和芯片。

背景技术

在计算机结构中，当多个请求源同时请求同一个资源时，如果该资源只能接受一个请求，就需要用到仲裁结构，如果需要让多个请求源均匀的获得资源，就需要用到轮询仲裁，否则会造成某个请求源一直占用该资源导致其他请求源无法获取资源，影响计算功能性能。

发明内容

本发明提供一种轮询仲裁器及其仲裁方法和芯片，可以使多个请求源更均匀的获得仲裁。

第一方面，本发明提供一种轮询仲裁器，包括：至少二个仲裁电路、一个优先级控制电路和一个输出电路；其中，

每一个所述仲裁电路与一个请求源连接；各所述仲裁电路顺次连接形成环状，并分别与所述输出电路和所述优先级控制电路连接；所述输出电路与一个目标设备连接；

每一个所述仲裁电路，响应于所述优先级控制电路发出的最高优先级控制信号，或者前一个所述仲裁电路基于所连接的请求源无请求发出的使能控制信号，将所连接的请求源发出的请求传输至所述输出电路，并通过所述输出电路发送至所述目标设备，或者基于所连接的请求源无请求向后一个所述仲裁电路发出所述使能控制信号；

所述优先级控制电路还分别与各所述仲裁电路对应的请求源连接，基于所述请求源的请求调整所述最高优先级控制信号。

根据本发明提供的轮询仲裁器，每一个所述仲裁电路包括第一或门、非门、第一与门和第二与门；

所述第一或门的第一输入端与所述优先级控制电路的一个输出端连接，所述第一或门的第二输入端与前一个所述仲裁电路连接，所述第一或门的输出端分别与第一与门和第二与门的第一输入端连接；

所述第一与门的第二输入端与对应的请求源连接，所述第一与门的输出端与所述输出电路的一个输入端连接；

所述第二与门的第二输入端与所述非门的输出端连接，所述非门的输入端与对应的请求源连接，所述第二与门的输出端与后一个所述仲裁电路连接。

根据本发明提供的轮询仲裁器，各所述仲裁电路还分别与所述目标设备连接；

每一个所述仲裁电路基于所述目标设备处于就绪状态将所连接的请求源发出的请求传输至所述输出电路。

根据本发明提供的轮询仲裁器，每一个所述仲裁电路还包括第三与门；所述第三与门的第一输入端与所述第一与门的输出端连接，所述第三与门的第二输入端与所述目标设备连接，所述第三与门的输出端与对应的请求源连接。

根据本发明提供的轮询仲裁器，所述优先级控制电路还与所述目标设备连接；

所述优先级控制电路基于所述目标设备处于就绪状态发出所述最高优先级控制信号。

根据本发明提供的轮询仲裁器，所述优先级控制电路确定当前时钟周期具有最高优先级的有请求的一个所述仲裁电路；

基于所确定的具有最高优先级的有请求的所述仲裁电路和预先设定的仲裁电路的优先级顺序，确定下一个时钟周期各所述仲裁电路的优先级顺序；

基于所确定的下一个时钟周期各所述仲裁电路的优先级顺序，调整所述最高优先级控制信号。

根据本发明提供的轮询仲裁器，所述优先级控制电路基于各所述请求源均无请求，保持所述最高优先级控制信号不变。

根据本发明提供的轮询仲裁器，所述输出电路包括第二或门，所述第二或门的输入端与各所述仲裁电路连接，所述第二或门的输出端与所述目标设备连接。

第二方面，本发明还提供一种轮询仲裁方法，应用于第一方面所述的轮询仲裁器，所述方法包括：

响应于所述优先级控制电路发出的最高优先级控制信号，确定一个当前具有最高优先级的所述仲裁电路；

将所连接的请求源发出的请求传输至所述输出电路，并通过所述输出电路发送至所述目标设备，或者基于所连接的请求源无请求向后一个所述仲裁电路发出使能控制信号；

响应于前一个所述仲裁电路基于所连接的请求源无请求发出的使能控制信号，将后一个所述仲裁电路作为当前具有最高优先级的所述仲裁电路。

第三方面，本发明还提供一种芯片，包括第一方面所述的轮询仲裁器。

本发明提供的轮询仲裁器及其轮询仲裁方法和芯片，通过每一个仲裁电路与一个请求源连接，二个以上仲裁电路顺次连接形成环状，并分别与优先级控制电路和输出电路连接，以及通过输出电路与一个目标设备连接，使得每一个仲裁电路，可以响应于优先级控制电路发出的最高优先级控制信号，或者前一个仲裁电路基于所连接的请求源无请求发出的使能控制信号，将所连接的请求源发出的请求传输至输出电路，并通过输出电路发送至目标设备，或者基于所连接的请求源无请求向后一个仲裁电路发出使能控制信号，其中优先级控制电路还分别与各仲裁电路对应的请求源连接，以基于请求源的请求调整最高优先级控制信号，可以使多个请求源更均匀的获得仲裁，保证使用该轮询仲裁器的片上***负载均衡，维持较高的数据吞吐量，具有较高的效率和稳定性，保证较高的性能。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的轮询仲裁器的一实施例的组成结构示意图；

图2是本发明提供的轮询仲裁方法的流程示意图；

图3是本发明提供的轮询仲裁器的另一实施例的组成结构示意图；

图4是本发明提供的优先级控制电路调整最高优先级控制信号的流程示意图；

图5是本发明提供的轮询仲裁器的又一实施例的组成结构示意图；

图6是图5中仲裁电路的组成结构示意图；

图7是图5中优先级控制电路的输入输出端口的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，图1是本发明提供的轮询仲裁器的一实施例的组成结构示意图。本发明提供的轮询仲裁器包括：至少二个仲裁电路、一个优先级控制电路和一个输出电路。其中，每一个仲裁电路与一个请求源连接，各仲裁电路顺次连接形成环状，并分别与输出电路和优先级控制电路连接，输出电路与一个目标设备连接。如图1所示，S00，S01，S02为请求源，S4为轮询仲裁器，S5为被请求资源所在的目标设备，请求源S00，S01，S02通过轮询仲裁器S4与目标设备S5连接。轮询仲裁器S4包括：三个仲裁电路S10、S11、S12、一个优先级控制电路S2和一个输出电路S3。其中，仲裁电路S10与请求源连接S00连接，处理来自请求源S00的请求，仲裁电路S11与请求源连接S01连接，处理来自请求源S01的请求，仲裁电路S12与请求源连接S02连接，处理来自请求源S02的请求，仲裁电路S10、S11、S12顺次连接形成环状。优先级控制电路S2分别与仲裁电路S10、S11、S12连接，调整仲裁电路S10、S11、S12的优先级。输出电路S3分别与仲裁电路S10、S11、S12连接，汇总仲裁电路S10、S11、S12的请求到目标设备S5。

每一个仲裁电路响应于优先级控制电路发出的最高优先级控制信号，或者前一个仲裁电路基于所连接的请求源无请求发出的使能控制信号，将所连接的请求源发出的请求传输至输出电路，并通过输出电路发送至目标设备，或者基于所连接的请求源无请求向后一个仲裁电路发出使能控制信号。如图1所示，仲裁电路S10响应于优先级控制电路S2发出的最高优先级控制信号，或者前一个仲裁电路S12基于所连接的请求源S02无请求发出的使能控制信号，将所连接的请求源S00发出的请求传输至输出电路S3，并通过输出电路S3发送至目标设备S5，或者基于所连接的请求源S00无请求向后一个仲裁电路S11发出使能控制信号。仲裁电路S11响应于优先级控制电路S2发出的最高优先级控制信号，或者前一个仲裁电路S10基于所连接的请求源S00无请求发出的使能控制信号，将所连接的请求源S01发出的请求传输至输出电路S3，并通过输出电路S3发送至目标设备S5，或者基于所连接的请求源S01无请求向后一个仲裁电路S12发出使能控制信号。仲裁电路S12响应于优先级控制电路S2发出的最高优先级控制信号，或者前一个仲裁电路S11基于所连接的请求源S01无请求发出的使能控制信号，将所连接的请求源S02发出的请求传输至输出电路S3，并通过输出电路S3发送至目标设备S5，或者基于所连接的请求源S02无请求向后一个仲裁电路S10发出使能控制信号。

优先级控制电路还分别与各仲裁电路对应的请求源连接，基于请求源的请求调整最高优先级控制信号。如图1所示，优先级控制电路S2还分别与仲裁电路S10对应的请求源S00、仲裁电路S11对应的请求源S01以及仲裁电路S12对应的请求源S02连接，基于请求源S00、S01、S02的请求调整最高优先级控制信号。

图1是以三个仲裁电路S10、S11、S12为例进行说明，但是本发明实施例对轮询仲裁器中仲裁电路的数量不作限定，轮询仲裁器中仲裁电路的数量可以根据实际的应用需求确定，可以将轮询仲裁器中仲裁电路的数量记为N个，其中N为整数，并且N≥2。

请参阅图2，图2是本发明提供的轮询仲裁方法的流程示意图。本发明提供的轮询仲裁方法应用于图1所示的轮询仲裁器，如图2所示，该轮询仲裁方法至少包括：

201，响应于优先级控制电路发出的最高优先级控制信号，确定一个当前具有最高优先级的仲裁电路。

202，将所连接的请求源发出的请求传输至输出电路，并通过输出电路发送至目标设备，或者基于所连接的请求源无请求向后一个仲裁电路发出使能控制信号。

203，响应于前一个仲裁电路基于所连接的请求源无请求发出的使能控制信号，将后一个仲裁电路作为当前具有最高优先级的仲裁电路。

本发明实施例提供的轮询仲裁器及其仲裁方法，通过每一个仲裁电路与一个请求源连接，二个以上仲裁电路顺次连接形成环状，并分别与优先级控制电路和输出电路连接，以及通过输出电路与一个目标设备连接，使得每一个仲裁电路，可以响应于优先级控制电路发出的最高优先级控制信号，或者前一个仲裁电路基于所连接的请求源无请求发出的使能控制信号，将所连接的请求源发出的请求传输至输出电路，并通过输出电路发送至目标设备，或者基于所连接的请求源无请求向后一个仲裁电路发出使能控制信号，其中优先级控制电路还分别与各仲裁电路对应的请求源连接，以基于请求源的请求调整最高优先级控制信号，可以使多个请求源更均匀的获得仲裁，保证使用该轮询仲裁器的片上***负载均衡，维持较高的数据吞吐量，具有较高的效率和稳定性，保证较高的性能。

请参阅图3，图3是本发明提供的轮询仲裁器的另一实施例的组成结构示意图。图3中轮询仲裁器与图1中轮询仲裁器的不同之处在于，图3中轮询仲裁器的各仲裁电路还分别与目标设备连接，每一个仲裁电路基于目标设备处于就绪状态将所连接的请求源发出的请求传输至输出电路。如图3所示，轮询仲裁器S4的三个仲裁电路S10、S11、S12还分别与目标设备S5连接，仲裁电路S10基于目标设备S5处于就绪状态将所连接的请求源S00发出的请求传输至输出电路S3，仲裁电路S11基于目标设备S5处于就绪状态将所连接的请求源S01发出的请求传输至输出电路S3，仲裁电路S12基于目标设备S5处于就绪状态将所连接的请求源S02发出的请求传输至输出电路S3。

可选地，优先级控制电路还与目标设备连接，优先级控制电路基于目标设备处于就绪状态发出最高优先级控制信号。如图3所示，优先级控制电路S2还与目标设备S5连接，优先级控制电路S2基于目标设备S5处于就绪状态发出最高优先级控制信号。

请参阅图4，图4是本发明提供的优先级控制电路调整最高优先级控制信号的流程示意图。如图4所示，优先级控制电路基于请求源的请求调整最高优先级控制信号至少包括：

401，确定当前时钟周期具有最高优先级的有请求的一个仲裁电路。

402，基于所确定的具有最高优先级的有请求的仲裁电路和预先设定的仲裁电路的优先级顺序，确定下一个时钟周期各仲裁电路的优先级顺序。

403，基于所确定的下一个时钟周期各仲裁电路的优先级顺序，调整最高优先级控制信号。

可选地，优先级控制电路基于各请求源均无请求，保持优先级控制信号不变。

在上述各实施例中，轮询仲裁器中的仲裁电路可以采用逻辑电路实现。请参阅图5、图6和图7，图5是本发明提供的轮询仲裁器的又一实施例的组成结构示意图，图6是图5中仲裁电路的组成结构示意图，图7是图5中优先级控制电路的输入输出端口的示意图。图5中轮询仲裁器与图1中轮询仲裁器的不同之处在于，图5中轮询仲裁器的每一个仲裁电路均包括一个或门S100、一个非门S110和二个与门S120、S130。

如图6所示，每一个仲裁电路均包括三个输入端i1、i3、i4和二个输出端o1、o3。其中，输入端i1与仲裁电路对应的请求源连接，接收请求源发出的请求，输入端i3与仲裁电路的前一个仲裁电路连接，接收前一个仲裁电路发出的使能控制信号，输入端i4与优先级控制电路S2的一个输出端连接，接收优先级控制电路S2发出的优先级控制信号。输出端o1与输出电路S3的一个输入端连接，将请求传输至输出电路S3，输出端o3与仲裁电路的后一个仲裁电路连接，向后一个仲裁电路发出使能控制信号。

如图6所示，或门S100的第一输入端为仲裁电路的输入端i4，或门S100的第二输入端为仲裁电路的输入端i3，或门S100的输出端分别与与门S120和与门S130的第一输入端连接。与门S120的第二输入端为仲裁电路的输入端i1，与门S120的输出端为仲裁电路的输出端o1。与门S130的第二输入端与非门S110的输出端连接，非门S110的输入端为仲裁电路的输入端i1，与门S130的输出端为仲裁电路的输出端o3。

可选地，如图5所示，每一个仲裁电路还可以包括与门S140。如图6所示，每一个仲裁电路还可以包括输入端i2和输出端o2。其中，输入端i2与目标设备S5连接，接收目标设备S5的状态信号，输出端o2与仲裁电路对应的请求源连接，向请求源发送目标设备S5的状态。与门S140的第一输入端为仲裁电路的输出端o1，与门S140的第二输入端为仲裁电路的输入端i2，与门S140的输出端为仲裁电路的输出端o2。

图6中仲裁电路的各输入端i1、i2、i3、i4与输出端o1、o2、o3的真值表如表1所示。

表1

其中，x既可以为1，又可以为0；i4为1表示优先级控制电路S2发出最高优先级控制信号，i4为0表示优先级控制电路S2未发出最高优先级控制信号；i3为1表示前一个仲裁电路发出使能控制信号，i3为0表示前一个仲裁电路未发出使能控制信号；i2为0表示目标设备S5处于就绪状态；i1为1表示请求源发出请求，i1为0表示请求源未发出请求；o3为1表示向后一个仲裁电路发出使能控制信号，o3为0表示未向后一个仲裁电路发出使能控制信号；o2为0表示目标设备S5处于就绪状态；o1为1表示向输出电路S3传输请求，o1为0表示未向输出电路S3传输请求。

如图7所示，优先级控制电路S2，或者称为优先级控制模块，包括三个输入端i1、i2、i3和二个输出端o1、o2、o3。其中，输入端i1与仲裁电路S10对应的请求源S00连接，接收请求源S00发出的请求，输入端i2与仲裁电路S11对应的请求源S01连接，接收请求源S01发出的请求，输入端i3与仲裁电路S12对应的请求源S02连接，接收请求源S02发出的请求。输出端o1与仲裁电路S12连接，向仲裁电路S12发送优先级控制信号，输出端o2与仲裁电路S11连接，向仲裁电路S11发送优先级控制信号，输出端o3与仲裁电路S10连接，向仲裁电路S10发送优先级控制信号。

可选地，如图5所示，优先级控制电路S2还可以与目标设备S5连接。如图7所示，优先级控制电路S2还可以包括输入端i4，输入端i4与目标设备S5连接，接收目标设备S5的状态信号。

图7中优先级控制电路S2的各输入端i1、i2、i3、i4与输出端o1、o2、o3的真值表如表2所示。

表2

其中，x既可以为1，又可以为0；i4为1表示目标设备S5处于就绪状态，i4为0表示目标设备S5未处于就绪状态；i3为1表示请求源S02发出请求，i3为0表示请求源S02未发出请求；i2为1表示请求源S01发出请求，i2为0表示请求源S01未发出请求；i1为1表示请求源S00发出请求，i1为0表示请求源S00未发出请求；o3为1表示向仲裁电路S10发送最高优先级控制信号，o3为0表示未向仲裁电路S10发送最高优先级控制信号；o2为1表示向仲裁电路S11发送最高优先级控制信号，o2为0表示未向仲裁电路S11发送最高优先级控制信号；o1为1表示向仲裁电路S12发送最高优先级控制信号，o1为0表示未向仲裁电路S12发送最高优先级控制信号；o3ⁿ、o2ⁿ和o1ⁿ表示当前时钟周期，o3ⁿ⁺¹、o2ⁿ⁺¹和o1ⁿ⁺¹表示下一时钟周期；在优先级控制电路S2的输出端o1、o2、o3中，同时有且仅有1个输出端输出1，使该仲裁电路具有最高优先级，例如，优先级控制电路S2在初始状态下输出为o3=0，o2=0，o1=1，仲裁电路S10具有最高优先级。

如图5所示，优先级控制电路S2通过S102、S112、S122控制仲裁电路S10、S11、S12的优先级顺序为S10>S11>S12，此时仲裁电路S10具有最高优先级，若此时请求源S00有请求发往仲裁电路S10，请求源S00发出的请求将通过仲裁电路S10和输出电路S3到达目标设备S5，优先级控制电路S2将通过S102、S112、S122调整仲裁电路S10、S11、S12的优先级顺序为S11>S12>S10。

若此时请求源S01有请求发往仲裁电路S11，由于此时仲裁电路S11为具有最高优先级的有请求的端口，请求源S01发出的请求将通过仲裁电路S11和输出电路S3到达目标设备S5，优先级控制电路S2将通过S102、S112、S122调整仲裁电路S10、S11、S12的优先级顺序为S12>S10>S11。

若此时请求源S01无请求发往仲裁电路S11，仲裁电路S11将使仲裁电路S12使能，若此时请求源S02有请求发往仲裁电路S12，由于此时仲裁电路S12是具有最高优先级的有请求的端口，请求源S02发出的请求将通过仲裁电路S12和输出电路S3到达目标设备S5，优先级控制电路S2将通过S102、S112、S122调整仲裁电路S10、S11、S12的优先级顺序为S10>S11>S12。

若此时请求源S01无请求发往仲裁电路S11，仲裁电路S11将使仲裁电路S12使能，若此时请求源S02无请求发往仲裁电路S12，仲裁电路S12将使仲裁电路S10使能，若此时请求源S00有请求发往仲裁电路S10，由于此时仲裁电路S10是具有最高优先级的有请求的端口，请求源S00发出的请求将通过仲裁电路S10和输出电路S3到达目标设备S5，优先级控制电路S2将通过S102、S112、S122调整仲裁电路S10、S11、S12的优先级顺序为S11>S12>S10。

若三个请求源S00、S01、S02均没有请求，此时优先级控制电路S2将保持优先级不变，等待请求源S00，S01，S02发来请求，再通过S102、S112、S122调整仲裁电路S10、S11、S12的优先级顺序。

可选地，轮询仲裁器中的输出电路也可以采用逻辑电路实现。如图5所示，输出电路S3可以包括或门S150，或门S150的输入端与各仲裁电路S10、S11、S12连接，或门S150的输出端与目标设备S5连接。

本发明实施例提供的轮询仲裁器，通过逻辑电路来实现仲裁电路和输出电路，可以缩短关键路径，提高的工作频率，使电路规模更小，功耗更低。

本发明还提供了一种芯片，该芯片可以包括图1、图3或图5的轮询仲裁器。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种轮询仲裁器，其特征在于，包括：至少二个仲裁电路、一个优先级控制电路和一个输出电路；其中，

每一个所述仲裁电路与一个请求源连接；各所述仲裁电路顺次连接形成环状，并分别与所述输出电路和所述优先级控制电路连接；所述输出电路与一个目标设备连接；

每一个所述仲裁电路，响应于所述优先级控制电路发出的最高优先级控制信号，或者前一个所述仲裁电路基于所连接的请求源无请求发出的使能控制信号，将所连接的请求源发出的请求传输至所述输出电路，并通过所述输出电路发送至所述目标设备，或者基于所连接的请求源无请求向后一个所述仲裁电路发出所述使能控制信号；

所述优先级控制电路还分别与各所述仲裁电路对应的请求源连接，基于所述请求源的请求调整所述最高优先级控制信号。

2.根据权利要求1所述的轮询仲裁器，其特征在于，每一个所述仲裁电路包括第一或门、非门、第一与门和第二与门；

所述第一或门的第一输入端与所述优先级控制电路的一个输出端连接，所述第一或门的第二输入端与前一个所述仲裁电路连接，所述第一或门的输出端分别与第一与门和第二与门的第一输入端连接；

所述第一与门的第二输入端与对应的请求源连接，所述第一与门的输出端与所述输出电路的一个输入端连接；

所述第二与门的第二输入端与所述非门的输出端连接，所述非门的输入端与对应的请求源连接，所述第二与门的输出端与后一个所述仲裁电路连接。

3.根据权利要求2所述的轮询仲裁器，其特征在于，各所述仲裁电路还分别与所述目标设备连接；

每一个所述仲裁电路基于所述目标设备处于就绪状态将所连接的请求源发出的请求传输至所述输出电路。

4.根据权利要求3所述的轮询仲裁器，其特征在于，每一个所述仲裁电路还包括第三与门；所述第三与门的第一输入端与所述第一与门的输出端连接，所述第三与门的第二输入端与所述目标设备连接，所述第三与门的输出端与对应的请求源连接。

5.根据权利要求3所述的轮询仲裁器，其特征在于，所述优先级控制电路还与所述目标设备连接；

所述优先级控制电路基于所述目标设备处于就绪状态发出所述最高优先级控制信号。

6.根据权利要求1至5中任一项所述的轮询仲裁器，其特征在于，所述优先级控制电路确定当前时钟周期具有最高优先级的有请求的一个所述仲裁电路；

基于所确定的具有最高优先级的有请求的所述仲裁电路和预先设定的仲裁电路的优先级顺序，确定下一个时钟周期各所述仲裁电路的优先级顺序；

基于所确定的下一个时钟周期各所述仲裁电路的优先级顺序，调整所述最高优先级控制信号。

7.根据权利要求6所述的轮询仲裁器，其特征在于，所述优先级控制电路基于各所述请求源均无请求，保持所述最高优先级控制信号不变。

8.根据权利要求1至5中任一项所述的轮询仲裁器，其特征在于，所述输出电路包括第二或门，所述第二或门的输入端与各所述仲裁电路连接，所述第二或门的输出端与所述目标设备连接。

9.一种轮询仲裁方法，其特征在于，应用于权利要求1至8中任一项所述的轮询仲裁器，所述方法包括：

响应于所述优先级控制电路发出的最高优先级控制信号，确定一个当前具有最高优先级的所述仲裁电路；

将所连接的请求源发出的请求传输至所述输出电路，并通过所述输出电路发送至所述目标设备，或者基于所连接的请求源无请求向后一个所述仲裁电路发出使能控制信号；

响应于前一个所述仲裁电路基于所连接的请求源无请求发出的使能控制信号，将后一个所述仲裁电路作为当前具有最高优先级的所述仲裁电路。

10.一种芯片，其特征在于，包括权利要求1至8中任一项所述的轮询仲裁器。

Images