CN114879584A - 一种基于fpga的dma控制器边界对齐方法及其电路 - Google Patents
一种基于fpga的dma控制器边界对齐方法及其电路 Download PDFInfo
- Publication number
- CN114879584A CN114879584A CN202210781812.9A CN202210781812A CN114879584A CN 114879584 A CN114879584 A CN 114879584A CN 202210781812 A CN202210781812 A CN 202210781812A CN 114879584 A CN114879584 A CN 114879584A
- Authority
- CN
- China
- Prior art keywords
- data
- address
- length
- fpga
- dma controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24215—Scada supervisory control and data acquisition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种基于FPGA的DMA控制器边界对齐方法及其电路，包括以下步骤：FPGA接收需要搬移的原始数据并存储；FPGA获取原始数据的数据长度和数据地址信息；FPGA计算DMA控制器的后级传输协议支持的数据最大长度；计算得到新的搬移数据包地址和长度；将得到的新的搬移数据包地址和长度存入到命令缓存队列中；DMA控制器从命令缓存队列中取出新的搬移命令，开始搬移。通过本发明中提出的方法和电路，能够实现不同长度、不同起始地址的DMA传输命令的自动切分，使其符合嵌入式处理器的内存分段访问需求。使用所述的一种基于FPGA的DMA控制器边界对齐方法，避免了使用嵌入式处理器对地址进行重复搬移，也节约了大量运行时间，提高了计算效能。
Description
技术领域
本发明属于嵌入式数据交换技术领域，具体为一种基于FPGA的DMA控制器边界对齐方法及其电路。
背景技术
DMA技术，全称为Direct Memory Access，即直接存储器访问。在嵌入式***中，DMA有着非常广泛的应用。它可将数据从一个地址空间复制到另一个地址空间，从而实现数据在多个设备中的传输和共享。DMA传输本身是由DMA控制器实现的，在实现传输的过程中，CPU将总线控制权交给DMA控制器，而在DMA传输完成后，DMA控制器将总线控制权交还给CPU。因此在DMA传输的过程中，CPU仍然可以被重新排程，去处理其他的工作，数据交换完全由DMA控制器完成，提高了嵌入式***的处理效率。
目前在数据交换中，特别是高速大数据量的数据交换中，有时会用到基于FPGA的DMA控制器，即由FPGA电路实现基于总线的DMA控制器。
FPGA，全称为Field Programmable Gate Array，即现场可编程门阵列，是目前数字***设计的主要硬件基础，适用于处理高速数据传输、计算和各类算法的实现。它具备效率高、灵活性强等优势。使用FPGA实现的DMA控制器可以将高速数据流直接搬移到嵌入式处理器的内存空间，节省了大量计算资源，提高了计算效能。
在实现基于FPGA的DMA控制器时，需要将FPGA中的高速数据流，映射到嵌入式处理器的内存地址段中。由于芯片特性，嵌入式处理器中内存是存在边界的（典型如4KB边界），但FPGA设计中没有边界的概念，因此需要设计一种边界对齐电路，使基于FPGA的DMA控制器可以正确访问处理器内存。
传统的处理方式主要有，在开辟DMA地址访问区时，预先分配好对齐的地址空间，避开内存边界，缺点是如果数据发生在非分配空间时，需要使用内存复制等手段，将数据拷贝到预先分配好的地址空间，增加了额外的计算量。
发明内容
本发明的目的在于提供一种基于FPGA的DMA控制器边界对齐方法及其电路，以解决背景技术中提出的现有技术中，当数据发生在非分配空间时，需要使用内存复制等手段，将数据拷贝到预先分配好的地址空间，增加了额外的计算量，导致数据拷贝效率低下的问题。
为解决上述技术问题，本发明所采用的技术方案是：
一种基于FPGA的DMA控制器边界对齐方法，包括以下步骤：
步骤S1，FPGA接收需要搬移的原始数据并存储；
步骤S2，FPGA获取原始数据的数据长度和数据地址信息；
步骤S3，FPGA计算DMA控制器的后级传输协议支持的数据最大长度；
步骤S4，通过步骤S3，计算得到新的搬移数据包地址和长度；
步骤S5，将步骤S4中得到的新的搬移数据包地址和长度存入到命令缓存队列中保存为新的搬移命令；
步骤S6，DMA控制器从命令缓存队列中取出新的搬移命令，并根据搬移命令将原始数据取出，开始搬移。
根据上述技术方案，步骤S4中，计算的具体步骤为：
FPGA获取需要搬移至嵌入式处理器的原始数据的数据长度和数据地址信息；FPGA计算当前DMA控制器的后级传输协议支持的数据最大长度；
判断数据最大长度是否小于嵌入式处理器内存数据边界；如果是，则进入StepA；如果不是，则进入StepB；
StepA的具体步骤包括：
A1：地址边界距离为数据最大长度减去原始数据的数据地址；
A2：判断原始数据的数据长度是否大于地址边界距离，如果不是，则代表数据搬移不会超过地址边界距离，则第一次切割长度就为原始数据的数据长度，而第一次切割的首地址即为原始数据的数据地址，并结束传输；
如果是，则代表数据搬移会超过地址边界距离，并设原始数据的数据长度为N1，地址边界距离为L1；则N1/L1=ni/L1，其中n表示原始数据的数据长度N1的前部数据是地址边界距离L1的整数倍，原始数据的数据长度N1的前部数据按照地址边界距离L1切割n次；i是原始数据的数据长度N1的剩余数据，该数据的长度比地址边界距离L1短，因此，原始数据的数据长度N1最后一次切割的长度为原始数据的数据长度N1的剩余数据i；
其中，第一次切割的原始数据的数据长度N1为地址边界距离L1；第一次切割的首地址为原始数据的数据地址；
StepB的具体步骤为：
B1：地址边界距离为嵌入式处理器内存数据边界减去原始数据的数据地址；
B2：判断原始数据的数据长度是否大于地址边界距离；如果不是，则代表数据搬移不会超过地址边界距离，则第一次切割长度就为原始数据的数据长度，而第一次切割的首地址即为原始数据的数据地址，并结束传输；
如果是，则代表数据搬移会超过地址边界距离，则并设原始数据的数据长度为N2，地址边界距离为L2；则N2/L2=xa/L2，其中x表示原始数据的数据长度N2的前部数据是地址边界距离L2的整数倍，数据长度原始数据的数据长度N2的前部数据按照地址边界距离L2切割x次；a是数据长度原始数据的数据长度N2的剩余数据，该数据的长度比地址边界距离L2短，因此，数据长度原始数据的数据长度N2最后一次切割的长度为数据长度原始数据的数据长度N2的剩余数据a；
其中，第一次切割长度为地址边界距离的长度，而第一次切割的首地址即为原始数据的数据地址。
根据上述技术方案，数据最大长度的具体计算方法为：首先确定当前DMA控制器的后级传输协议，根据确定的后级传输协议确定所支持的最大突发长度和最大数据宽度，数据最大长度为最大突发长度和最大数据宽度之积。
根据上述技术方案，后级传输协议为AXI3、AXI4或PCIE中的其中一种。
根据上述技术方案，FPGA将接收到的原始数据存储在数据缓存器中。
一种基于FPGA的DMA控制器边界对齐电路，包括嵌入式处理器、DMA控制器、数据缓存器、边界计算流程FPGA电路、LUT_FIFO和外部时钟分频电路；
LUT_FIFO包括第一LUT_FIFO和第二LUT_FIFO；第一LUT_FIFO与边界计算流程FPGA电路的一端连接，边界计算流程FPGA电路的另一端与第二LUT_FIFO连接，第二LUT_FIFO与DMA控制器连接，DMA控制器通过控制总线与嵌入式处理器连接；
数据缓存器用于存储需要搬移的原始数据；数据缓存器与DMA控制器连接；
外部时钟分频电路与分别与第一LUT_FIFO、第二LUT_FIFO、边界计算流程FPGA电路和数据缓存器连接；外部时钟分频电路用于提供参考时钟信号，使得DMA控制器和其他元件工作于同一个时钟域。
根据上述技术方案，边界计算流程FPGA电路具体包括第一级地址比较器、第一级寄存器、第二级地址比较器、第二级寄存器和仲裁器；第二级地址比较器包括第二级地址比较器A和第二级比较器B，第二级寄存器包括第二级寄存器A和第二级寄存器B；仲裁器包括第一仲裁器和第二仲裁器。
根据上述技术方案，第一级地址比较器的一端与第一LUT_FIFO连接，第一级地址比较器的另一端与第一级寄存器连接，第一级寄存器分别与第二级地址比较器A和第二级地址比较器B连接；第二级地址比较器A与第二级寄存器A连接，第二级寄存器A连接分别与第一仲裁器和第二仲裁器连接，第一仲裁器与第二LUT_FIFO连接；
第二级地址比较器B与第二级寄存器B连接，第二级寄存器B分别与第一仲裁器和第二仲裁器连接，第二仲裁器与第二LUT_FIFO连接。
根据上述技术方案，对齐电路还包括第一FIFO控制器和第二FIFO控制器；其中，第一FIFO控制器用于控制第一LUT_FIFO，第二FIFO控制器用于控制第二LUT_FIFO。
根据上述技术方案，对齐电路还包括地址发生器，地址发生器的一端与第二LUT_FIFO连接，地址发生器的另一端与数据缓存器连接。
与现有技术相比，本发明具有以下有益效果：
通过本发明中提出的方法和电路，仅占用FPGA芯片中的极小数字电路资源，能够实现不同长度、不同起始地址的DMA传输命令的自动切分，使其符合嵌入式处理器的内存分段访问需求。使用所述的一种基于FPGA的DMA控制器边界对齐方法，避免了使用嵌入式处理器对地址进行重复搬移，也节约了大量运行时间，提高了计算效能。
附图说明
图1为本发明原始数据切割流程图；
图2为本发明算法框图；
图3为本发明电路框图；
图4为本发明具体电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
如图1和图2所示，一种基于FPGA的DMA控制器边界对齐方法，包括以下步骤：
步骤S1，FPGA接收需要搬移的原始数据并存储；
步骤S2，FPGA获取原始数据的数据长度和数据地址信息；
步骤S3，FPGA计算DMA控制器的后级传输协议支持的数据最大长度；
步骤S4，通过步骤S3，计算得到新的搬移数据包地址和长度；
步骤S5，将步骤S4中得到的新的搬移数据包地址和长度存入到命令缓存队列中保存为新的搬移命令；
步骤S6，DMA控制器从命令缓存队列中取出新的搬移命令，并根据搬移命令将原始数据取出，开始搬移。
步骤S4中，计算的具体步骤为：
FPGA获取需要搬移至嵌入式处理器的原始数据的数据长度和数据地址信息；FPGA计算当前DMA控制器的后级传输协议支持的数据最大长度；
判断数据最大长度是否小于嵌入式处理器内存数据边界；如果是，则进入StepA；如果不是，则进入StepB；
StepA的具体步骤包括：
A1：地址边界距离为数据最大长度减去原始数据的数据地址；
A2：判断原始数据的数据长度是否大于地址边界距离，如果不是，则代表数据搬移不会超过地址边界距离，则第一次切割长度就为原始数据的数据长度，而第一次切割的首地址即为原始数据的数据地址，并结束传输；
如果是，则代表数据搬移会超过地址边界距离，并设原始数据的数据长度为N1，地址边界距离为L1；则N1/L1=ni/L1，其中n表示原始数据的数据长度N1的前部数据是地址边界距离L1的整数倍，原始数据的数据长度N1的前部数据按照地址边界距离L1切割n次；i是原始数据的数据长度N1的剩余数据，该数据的长度比地址边界距离L1短，因此，原始数据的数据长度N1最后一次切割的长度为原始数据的数据长度N1的剩余数据i；
其中，第一次切割的原始数据的数据长度N1为地址边界距离L1；第一次切割的首地址为原始数据的数据地址；
StepB的具体步骤为：
B1：地址边界距离为嵌入式处理器内存数据边界减去原始数据的数据地址；
B2：判断原始数据的数据长度是否大于地址边界距离；如果不是，则代表数据搬移不会超过地址边界距离，则第一次切割长度就为原始数据的数据长度，而第一次切割的首地址即为原始数据的数据地址，并结束传输；
如果是，则代表数据搬移会超过地址边界距离，则并设原始数据的数据长度为N2，地址边界距离为L2；则N2/L2=xa/L2，其中x表示原始数据的数据长度N2的前部数据是地址边界距离L2的整数倍，数据长度原始数据的数据长度N2的前部数据按照地址边界距离L2切割x次；a是数据长度原始数据的数据长度N2的剩余数据，该数据的长度比地址边界距离L2短，因此，数据长度原始数据的数据长度N2最后一次切割的长度为数据长度原始数据的数据长度N2的剩余数据a；
其中，第一次切割长度为地址边界距离的长度，而第一次切割的首地址即为原始数据的数据地址。
数据最大长度的具体计算方法为：首先确定当前DMA控制器的后级传输协议，根据确定的后级传输协议确定所支持的最大突发长度和最大数据宽度，数据最大长度为最大突发长度和最大数据宽度之积。
进一步的，FPGA将接收到的原始数据存储在数据缓存器中。
进一步的，数据最大长度的具体计算方法为：首先确定当前DMA控制器的后级传输协议，根据确定的后级传输协议确定所支持的最大突发长度和最大数据宽度，数据最大长度为最大突发长度和最大数据宽度之积。
实施例二
本实施例提供一种具体的搬移实施方式。假设当前DMA控制器通过AXI4协议向嵌入式处理器进行数据搬移，那么此长度为AXI4协议所支持的最大突发长度（256）和最大数据宽度（64bit）之积，即2048Byte。FPGA计算当前突发起始地址和数据最大长度的边界距离。并根据边界距离和4K边界（嵌入式处理器内存的限制通常为4KB）进行合并计算，切割需要搬移的数据，计算新的搬移数据包，并将计算后的突发长度、数据地址信心存入命令缓存队列。
搬移的具体过程为：
步骤1，FPGA接收需要搬移的数据，存入数据缓存，并主动获取到需要搬移至嵌入式处理器原始数据的数据长度和数据地址信息；
步骤2，FPGA计算当前DMA控制器后级传输协议支持的数据最大长度。举例而言，假设当前DMA控制器通过AXI4协议向嵌入式处理器进行数据搬移，那么此长度为AXI4协议所支持的最大突发长度（256）和最大数据宽度（64bit）之积，即数据最大长度为2048Byte；
步骤3，FPGA计算当前突发起始地址和步骤2中计算得到的最大长度的边界距离；
步骤4，根据步骤3中计算的边界距离和4K边界进行合并计算，切割S1中需要搬移的数据，计算新的搬移数据包，并将计算后的突发长度、数据地址信号存入命令缓存队列。举例而言，若DMA传输协议为AXI4，由步骤2中计算可知，数据最大长度（Max_Len）为2KB。如果用户层发起DMA请求从地址0x500到0x2345搬移数据，由于跨越了嵌入式处理器的内存限制（4KB），使用如图1和图2所示的切割流程，则原始数据的数据地址（ADDR）为0x500，原始数据的数据长度（Len）为（0x2345-0x500+0x1=0x1E46）0x1E46，而4KB边界为0x1000、0x2000。首先Max_Len小于4KB，则计算地址边界距离（Boundary_left）为0x300，首包的DMA地址即为0x500-0x7FF。继续对比剩余长度与Max_Len的大小，得出第二包地址计算从0x800-0xFFF。如此重复计算直到剩余长度小于Max_Len，则末包长度即为剩余长度，末包尾地址即为0x2345。
步骤5，DMA控制器从命令缓存队列中取出新建立的命令，并且从S1中的数据缓存中取出数据，开始搬移。
进一步的，后级传输协议为AXI3、AXI4或PCIE中的其中一种。
实施例三
如图3和图4所示，一种基于FPGA的DMA控制器边界对齐电路，包括嵌入式处理器、DMA控制器、数据缓存器、边界计算流程FPGA电路、LUT_FIFO和外部时钟分频电路；
LUT_FIFO包括第一LUT_FIFO和第二LUT_FIFO；第一LUT_FIFO与边界计算流程FPGA电路的一端连接，边界计算流程FPGA电路的另一端与第二LUT_FIFO连接，第二LUT_FIFO与DMA控制器连接，DMA控制器通过控制总线与嵌入式处理器连接；
数据缓存器用于存储需要搬移的原始数据；数据缓存器与DMA控制器连接；
外部时钟分频电路与分别与第一LUT_FIFO、第二LUT_FIFO、边界计算流程FPGA电路和数据缓存器连接；外部时钟分频电路用于提供参考时钟信号，使得DMA控制器和其他元件工作于同一个时钟域。
边界计算流程FPGA电路具体包括第一级地址比较器、第一级寄存器、第二级地址比较器、第二级寄存器和仲裁器；第二级地址比较器包括第二级地址比较器A和第二级比较器B，第二级寄存器包括第二级寄存器A和第二级寄存器B；仲裁器包括第一仲裁器和第二仲裁器。
第一级地址比较器的一端与第一LUT_FIFO连接，第一级地址比较器的另一端与第一级寄存器连接，第一级寄存器分别与第二级地址比较器A和第二级地址比较器B连接；第二级地址比较器A与第二级寄存器A连接，第二级寄存器A连接分别与第一仲裁器和第二仲裁器连接，第一仲裁器与第二LUT_FIFO连接；
第二级地址比较器B与第二级寄存器B连接，第二级寄存器B分别与第一仲裁器和第二仲裁器连接，第二仲裁器与第二LUT_FIFO连接。
对齐电路还包括第一FIFO控制器和第二FIFO控制器；其中，第一FIFO控制器用于控制第一LUT_FIFO，第二FIFO控制器用于控制第二LUT_FIFO。
对齐电路还包括地址发生器，地址发生器的一端与第二LUT_FIFO连接，地址发生器的另一端与数据缓存器连接。
实施例四
本实施例为实施例二的进一步细化。通过参数定义，计算当前原始命令是否需要进行合并或拆分。电路计算DMA控制器接口的最大负载值，与嵌入式处理器内存的限制（通常为4KB）进行对比计算，并根据当前内存段中可容纳的地址长度、当前DMA控制器内部缓冲单元的水线值参数，计算出当前需要合并或拆分的地址大小，存储到命令存储电路中。DMA控制器通过读取命令存储电路中的命令，即可以直接执行，新的命令已经自动保证不会超越内存段的限制。
长度切割命令和地址信息都存储于LUT_FIFO中，作为链表的命令队列。LUT_FIFO指在FPGA芯片中SLICE资源的寄存器所搭建的FIFO存储器。而原始数据则存放于FPGA芯片中数据缓存器（BRAM）资源中，仅被读取一次。通过这种存储设计，即节约了FPGA芯片中宝贵的数据缓存器（BRAM）资源，也能通过数据缓存器（BRAM）和LUT_FIFO，使得整体设计可以适应多种协议和多种时钟域，与外部接口实现时钟域的完全分离。
实施例五
本实施例提供本发明的发明构思：如图1和图2所示，具体地，命令获取模块具体指图4中的LUT_FIFO电路和任务仲裁令牌环电路，命令获取模块支持不同长度、任意地址的DMA传输命令；通过多路令牌环的形式，获取上层应用发给DMA控制器的原始数据搬移命令和数据；
具体地，边界计算模块可参数化定制，实现各类地址对齐，自动实现命令的分割与对齐；
具体地，数据缓存器用于提供原始命令和切割命令后的存储；使用BRAM和LUT_FIFO硬件电路，存储来自命令获取电路的原始命令和来自边界对齐电路计算合并或分拆的计算命令。并处理发往DMA控制器的计算后DMA数据搬移命令；
具体地，所述外部时钟分频模块提供任意频率的参考时钟信号，使得DMA控制器和本设计所述的对齐方法，工作于同一个时钟域。
一种基于FPGA的DMA控制器边界对齐方法，包括以下步骤：
S1、FPGA接收需要搬移的数据，存入数据缓存，并主动获取到需要搬移至嵌入式处理器原始数据的数据长度和数据地址信息；
S2、FPGA计算当前DMA控制器后级传输协议支持的数据最大长度。举例而言，假设当前DMA控制器通过AXI4协议向嵌入式处理器进行数据搬移，那么此长度为AXI4协议所支持的最大突发长度（256）和最大数据宽度（64bit）之积，即2048Byte；
S3、FPGA计算当前突发起始地址，和S2中所计算的最大长度的边界的距离；
S4、根据S3中计算的边界和4K边界进行合并计算，切割S1中需要搬移的数据，计算新的搬移数据包，并将计算后的突发长度、数据地址信心存入命令缓存队列；
S5、DMA控制器从命令缓存队列中取出新建立的命令，并且从S1中的数据缓存中取出数据，开始搬移。
本发明中的名词具体解释为：
Boundary_left：地址边界距离；即需要搬移至嵌入式处理器的原始数据地址与当前DMA控制器的后级传输协议支持的数据最大长度之差；此地址边界距离信息代表原始数据传输时，原始数据是否会跨越此边界，如果原始原始数据的数据长度超过了此边界距离，也就是说，原始数据在搬移的过程中，需要进行拆包操作。首先计算此地址边界距离信息，并存储到寄存器中；
Remain Len：剩余数据长度；
Addr：数据地址；
Max_Len：数据最大长度；
Len：原始数据的数据长度。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于FPGA的DMA控制器边界对齐方法，其特征在于：包括以下步骤：
步骤S1，FPGA接收需要搬移的原始数据并存储；
步骤S2，FPGA获取原始数据的数据长度和数据地址信息；
步骤S3，FPGA计算DMA控制器的后级传输协议支持的数据最大长度；
步骤S4，通过步骤S3，计算得到新的搬移数据包地址和长度；
步骤S5，将步骤S4中得到的新的搬移数据包地址和长度存入到命令缓存队列中保存为新的搬移命令；
步骤S6，DMA控制器从命令缓存队列中取出新的搬移命令，并根据搬移命令将原始数据取出，开始搬移。
2.根据权利要求1所述的一种基于FPGA的DMA控制器边界对齐方法，其特征在于：步骤S4中，计算的具体步骤为：
FPGA获取需要搬移至嵌入式处理器的原始数据的数据长度和数据地址信息；FPGA计算当前DMA控制器的后级传输协议支持的数据最大长度；
判断数据最大长度是否小于嵌入式处理器内存数据边界；如果是，则进入StepA；如果不是，则进入StepB；
StepA的具体步骤包括：
A1：地址边界距离为数据最大长度减去原始数据的数据地址；
A2：判断原始数据的数据长度是否大于地址边界距离，如果不是，则代表数据搬移不会超过地址边界距离，则第一次切割长度就为原始数据的数据长度，而第一次切割的首地址即为原始数据的数据地址，并结束传输；
如果是，则代表数据搬移会超过地址边界距离，并设原始数据的数据长度为N1，地址边界距离为L1；则N1/L1=ni/L1，其中n表示原始数据的数据长度N1的前部数据是地址边界距离L1的整数倍，原始数据的数据长度N1的前部数据按照地址边界距离L1切割n次；i是原始数据的数据长度N1的剩余数据，该数据的长度比地址边界距离L1短，因此，原始数据的数据长度N1最后一次切割的长度为原始数据的数据长度N1的剩余数据i；
其中，第一次切割的原始数据的数据长度N1为地址边界距离L1；第一次切割的首地址为原始数据的数据地址；
StepB的具体步骤为：
B1：地址边界距离为嵌入式处理器内存数据边界减去原始数据的数据地址；
B2：判断原始数据的数据长度是否大于地址边界距离；如果不是，则代表数据搬移不会超过地址边界距离，则第一次切割长度就为原始数据的数据长度，而第一次切割的首地址即为原始数据的数据地址，并结束传输；
如果是，则代表数据搬移会超过地址边界距离，则并设原始数据的数据长度为N2，地址边界距离为L2；则N2/L2=xa/L2，其中x表示原始数据的数据长度N2的前部数据是地址边界距离L2的整数倍，数据长度原始数据的数据长度N2的前部数据按照地址边界距离L2切割x次；a是数据长度原始数据的数据长度N2的剩余数据，该数据的长度比地址边界距离L2短，因此，数据长度原始数据的数据长度N2最后一次切割的长度为数据长度原始数据的数据长度N2的剩余数据a；
其中，第一次切割长度为地址边界距离的长度，而第一次切割的首地址即为原始数据的数据地址。
3.根据权利要求1所述的一种基于FPGA的DMA控制器边界对齐方法，其特征在于：数据最大长度的具体计算方法为：首先确定当前DMA控制器的后级传输协议，根据确定的后级传输协议确定所支持的最大突发长度和最大数据宽度，数据最大长度为最大突发长度和最大数据宽度之积。
4.根据权利要求3所述的一种基于FPGA的DMA控制器边界对齐方法，其特征在于：后级传输协议为AXI3、AXI4或PCIE中的其中一种。
5.根据权利要求1所述的一种基于FPGA的DMA控制器边界对齐方法，其特征在于：FPGA将接收到的原始数据存储在数据缓存器中。
6.一种基于FPGA的DMA控制器边界对齐电路，其特征在于：包括嵌入式处理器、DMA控制器、数据缓存器、边界计算流程FPGA电路、LUT_FIFO和外部时钟分频电路；
LUT_FIFO包括第一LUT_FIFO和第二LUT_FIFO；第一LUT_FIFO与边界计算流程FPGA电路的一端连接，边界计算流程FPGA电路的另一端与第二LUT_FIFO连接，第二LUT_FIFO与DMA控制器连接，DMA控制器通过控制总线与嵌入式处理器连接；
数据缓存器用于存储需要搬移的原始数据；数据缓存器与DMA控制器连接；
外部时钟分频电路分别与第一LUT_FIFO、第二LUT_FIFO、边界计算流程FPGA电路和数据缓存器连接；外部时钟分频电路用于提供参考时钟信号，使得DMA控制器和其他元件工作于同一个时钟域。
7.根据权利要求6所述的一种基于FPGA的DMA控制器边界对齐电路，其特征在于：边界计算流程FPGA电路具体包括第一级地址比较器、第一级寄存器、第二级地址比较器、第二级寄存器和仲裁器；第二级地址比较器包括第二级地址比较器A和第二级地址比较器B，第二级寄存器包括第二级寄存器A和第二级寄存器B；仲裁器包括第一仲裁器和第二仲裁器。
8.根据权利要求7所述的一种基于FPGA的DMA控制器边界对齐电路，其特征在于：第一级地址比较器的一端与第一LUT_FIFO连接，第一级地址比较器的另一端与第一级寄存器连接，第一级寄存器分别与第二级地址比较器A和第二级地址比较器B连接；第二级地址比较器A与第二级寄存器A连接，第二级寄存器A连接分别与第一仲裁器和第二仲裁器连接，第一仲裁器与第二LUT_FIFO连接；
第二级地址比较器B与第二级寄存器B连接，第二级寄存器B分别与第一仲裁器和第二仲裁器连接，第二仲裁器与第二LUT_FIFO连接。
9.根据权利要求6所述的一种基于FPGA的DMA控制器边界对齐电路，其特征在于：对齐电路还包括第一FIFO控制器和第二FIFO控制器；其中，第一FIFO控制器用于控制第一LUT_FIFO，第二FIFO控制器用于控制第二LUT_FIFO。
10.根据权利要求6所述的一种基于FPGA的DMA控制器边界对齐电路，其特征在于：对齐电路还包括地址发生器，地址发生器的一端与第二LUT_FIFO连接，地址发生器的另一端与数据缓存器连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210781812.9A CN114879584B (zh) | 2022-07-05 | 2022-07-05 | 一种基于fpga的dma控制器边界对齐方法及其电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210781812.9A CN114879584B (zh) | 2022-07-05 | 2022-07-05 | 一种基于fpga的dma控制器边界对齐方法及其电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114879584A true CN114879584A (zh) | 2022-08-09 |
| CN114879584B CN114879584B (zh) | 2022-10-28 |
Family
ID=82683479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210781812.9A Active CN114879584B (zh) | 2022-07-05 | 2022-07-05 | 一种基于fpga的dma控制器边界对齐方法及其电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114879584B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115883022A (zh) * | 2023-01-06 | 2023-03-31 | 北京象帝先计算技术有限公司 | Dma传输控制方法、装置、电子设备及可读存储介质 |
| CN116188247A (zh) * | 2023-02-06 | 2023-05-30 | 格兰菲智能科技有限公司 | 寄存器信息处理方法、装置、计算机设备、存储介质 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153038A (ja) * | 1994-11-30 | 1996-06-11 | Hitachi Ltd | データ格納制御方法および装置 |
| JPH09128324A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | データ転送制御装置およびデータ転送制御方法 |
| US6185633B1 (en) * | 1997-03-20 | 2001-02-06 | National Semiconductor Corp. | DMA configurable receive channel with memory width N and with steering logic compressing N multiplexors |
| EP1145130A1 (en) * | 1999-01-08 | 2001-10-17 | Koninklijke Philips Electronics N.V. | Direct memory access controller in a computer system |
| US6425023B1 (en) * | 1999-03-24 | 2002-07-23 | International Business Machines Corporation | Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests |
| CN1825292A (zh) * | 2005-02-23 | 2006-08-30 | 华为技术有限公司 | 一种直接存储器存取装置及单通道双向数据交互实现方法 |
| US20080147902A1 (en) * | 2006-12-13 | 2008-06-19 | Fujitsu Limited | Monitoring device, semiconductor integrated circuit, and monitoring method |
| US20090138672A1 (en) * | 2007-11-22 | 2009-05-28 | Hitachi, Ltd. | Storage controller and storage controller control method |
| US20090216964A1 (en) * | 2008-02-27 | 2009-08-27 | Michael Palladino | Virtual memory interface |
| CN101599049A (zh) * | 2009-07-09 | 2009-12-09 | 杭州华三通信技术有限公司 | 控制dma访问不连续物理地址的方法及dma控制器 |
| US20110296129A1 (en) * | 2010-06-01 | 2011-12-01 | Hitachi, Ltd. | Data transfer device and method of controlling the same |
| US8943240B1 (en) * | 2013-03-14 | 2015-01-27 | Xilinx, Inc. | Direct memory access and relative addressing |
| US10296451B1 (en) * | 2018-11-01 | 2019-05-21 | EMC IP Holding Company LLC | Content addressable storage system utilizing content-based and address-based mappings |
| CN111737169A (zh) * | 2020-07-21 | 2020-10-02 | 成都智明达电子股份有限公司 | 一种基于edma的大容量高速行列输出缓存结构的实现方法 |
| CN112765059A (zh) * | 2021-01-20 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种基于fpga的dma设备及dma数据搬移方法 |
| CN113485951A (zh) * | 2021-07-31 | 2021-10-08 | 郑州信大捷安信息技术股份有限公司 | 一种基于fpga的dma读操作实现方法、fpga设备以及通信*** |
-
2022
- 2022-07-05 CN CN202210781812.9A patent/CN114879584B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153038A (ja) * | 1994-11-30 | 1996-06-11 | Hitachi Ltd | データ格納制御方法および装置 |
| JPH09128324A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | データ転送制御装置およびデータ転送制御方法 |
| US6185633B1 (en) * | 1997-03-20 | 2001-02-06 | National Semiconductor Corp. | DMA configurable receive channel with memory width N and with steering logic compressing N multiplexors |
| EP1145130A1 (en) * | 1999-01-08 | 2001-10-17 | Koninklijke Philips Electronics N.V. | Direct memory access controller in a computer system |
| US6330623B1 (en) * | 1999-01-08 | 2001-12-11 | Vlsi Technology, Inc. | System and method for maximizing DMA transfers of arbitrarily aligned data |
| US6425023B1 (en) * | 1999-03-24 | 2002-07-23 | International Business Machines Corporation | Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests |
| CN1825292A (zh) * | 2005-02-23 | 2006-08-30 | 华为技术有限公司 | 一种直接存储器存取装置及单通道双向数据交互实现方法 |
| US20080147902A1 (en) * | 2006-12-13 | 2008-06-19 | Fujitsu Limited | Monitoring device, semiconductor integrated circuit, and monitoring method |
| US20090138672A1 (en) * | 2007-11-22 | 2009-05-28 | Hitachi, Ltd. | Storage controller and storage controller control method |
| US20090216964A1 (en) * | 2008-02-27 | 2009-08-27 | Michael Palladino | Virtual memory interface |
| CN101599049A (zh) * | 2009-07-09 | 2009-12-09 | 杭州华三通信技术有限公司 | 控制dma访问不连续物理地址的方法及dma控制器 |
| US20110296129A1 (en) * | 2010-06-01 | 2011-12-01 | Hitachi, Ltd. | Data transfer device and method of controlling the same |
| US8943240B1 (en) * | 2013-03-14 | 2015-01-27 | Xilinx, Inc. | Direct memory access and relative addressing |
| US10296451B1 (en) * | 2018-11-01 | 2019-05-21 | EMC IP Holding Company LLC | Content addressable storage system utilizing content-based and address-based mappings |
| CN111737169A (zh) * | 2020-07-21 | 2020-10-02 | 成都智明达电子股份有限公司 | 一种基于edma的大容量高速行列输出缓存结构的实现方法 |
| CN112765059A (zh) * | 2021-01-20 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种基于fpga的dma设备及dma数据搬移方法 |
| CN113485951A (zh) * | 2021-07-31 | 2021-10-08 | 郑州信大捷安信息技术股份有限公司 | 一种基于fpga的dma读操作实现方法、fpga设备以及通信*** |
Non-Patent Citations (7)
| Title |
|---|
| ASHWIN A. MENDON 等: "A high performance,open source SATA2 core", 《22ND INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATION(FPL)》 * |
| KAVIANIPOUR,H. 等: "High Performance FPGA-Based DMA Interface for PCIe", 《IEEE TRANSACTIONS ON NUCLEAR SCIENCE》 * |
| LINEST-5: "[Xilinx DMA] Xilinx FPGA DMA介绍", 《HTTPS://BLOG.CSDN.NET/M0_61298445/ARTICLE/DETAILS/122808420》 * |
| SAGITTARIUS_WARRIOR: "DMA传输中的内存对齐", 《HTTPS://BLOG.CSDN.NET/SAGITTARIUS_WARRIOR/ARTICLE/DETAILS/51443346》 * |
| 业青青: "基于FPGA的PCI Express3.0 DMA控制器关键技术研究", 《中国优秀博硕士学位论文全文数据库（硕士） 信息科技辑》 * |
| 廖张梦: "面向嵌入式***的实时传输与接口技术研究", 《中国优秀博硕士学位论文全文数据库（硕士） 信息科技辑》 * |
| 王昳: "螺旋锥束CI三维重建FPGA硬件加速***中PCIE DMA的设计与实现", 《中国优秀博硕士学位论文全文数据库（硕士） 信息科技辑》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115883022A (zh) * | 2023-01-06 | 2023-03-31 | 北京象帝先计算技术有限公司 | Dma传输控制方法、装置、电子设备及可读存储介质 |
| CN116188247A (zh) * | 2023-02-06 | 2023-05-30 | 格兰菲智能科技有限公司 | 寄存器信息处理方法、装置、计算机设备、存储介质 |
| CN116188247B (zh) * | 2023-02-06 | 2024-04-12 | 格兰菲智能科技有限公司 | 寄存器信息处理方法、装置、计算机设备、存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114879584B (zh) | 2022-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114879584B (zh) | 一种基于fpga的dma控制器边界对齐方法及其电路 | |
| CN110196824B (zh) | 实现数据传输的方法及装置、电子设备 | |
| US5832308A (en) | Apparatus for controlling data transfer between external interfaces through buffer memory using a FIFO, an empty signal, and a full signal | |
| US6192428B1 (en) | Method/apparatus for dynamically changing FIFO draining priority through asynchronous or isochronous DMA engines in response to packet type and predetermined high watermark being reached | |
| CN103077132B (zh) | 一种高速缓存处理方法及协议处理器高速缓存控制单元 | |
| US20150120984A1 (en) | Memory system having high data transfer efficiency and host controller | |
| US20070136503A1 (en) | Systems for implementing SDRAM controllers, and buses adapted to include advanced high performance bus features | |
| CN110737608B (zh) | 一种数据操作方法、装置及*** | |
| US8447897B2 (en) | Bandwidth control for a direct memory access unit within a data processing system | |
| CN114556881B (zh) | 一种地址翻译方法及装置 | |
| US20240143392A1 (en) | Task scheduling method, chip, and electronic device | |
| CN115481079B (zh) | 一种数据调度***、可重构处理器及数据调度方法 | |
| JP2012008919A (ja) | 情報処理装置 | |
| CN110737607A (zh) | 管理hmb内存的方法、装置、计算机设备及存储介质 | |
| US10817183B2 (en) | Information processing apparatus and information processing system | |
| CN107250995B (zh) | 存储器管理设备 | |
| CN113791892A (zh) | 数据通路仲裁方法、数据通路仲裁装置及芯片 | |
| CN110399219B (zh) | 内存访问方法、dmc及存储介质 | |
| CN114185835A (zh) | 片上***和调节电压和频率的方法 | |
| CN115221082B (zh) | 一种数据缓存方法、装置及存储介质 | |
| JP2003085127A (ja) | デュアルバスを有する半導体装置、デュアルバスシステム及びメモリ共有デュアルバスシステム並びにそれを用いた電子機器 | |
| CN114610138B (zh) | 带宽控制单元、处理器芯片以及访存流量控制方法 | |
| US11886365B2 (en) | DMA control circuit with quality of service indications | |
| CN111625180A (zh) | 数据写入方法及装置、存储介质 | |
| JPH04279945A (ja) | メモリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |