CN114864490A - 一种三维集成的滤波器制备方法及其结构 - Google Patents
一种三维集成的滤波器制备方法及其结构 Download PDFInfo
- Publication number
- CN114864490A CN114864490A CN202210449739.5A CN202210449739A CN114864490A CN 114864490 A CN114864490 A CN 114864490A CN 202210449739 A CN202210449739 A CN 202210449739A CN 114864490 A CN114864490 A CN 114864490A
- Authority
- CN
- China
- Prior art keywords
- layer
- isolation medium
- etching
- groove
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 210
- 229910052751 metal Inorganic materials 0.000 claims abstract description 210
- 238000002955 isolation Methods 0.000 claims abstract description 133
- 238000005530 etching Methods 0.000 claims abstract description 106
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000000151 deposition Methods 0.000 claims abstract description 37
- 239000011148 porous material Substances 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims description 85
- 229910052802 copper Inorganic materials 0.000 claims description 84
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 83
- 238000009792 diffusion process Methods 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 26
- 239000013078 crystal Substances 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000000708 deep reactive-ion etching Methods 0.000 description 7
- 239000002086 nanomaterial Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910005883 NiSi Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910016507 CuCo Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910015345 MOn Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种三维集成的滤波器制备方法及其结构，该方法包括，单晶硅表面刻蚀出沟槽并在沟槽底部刻蚀出单晶硅纳米孔阵列；在单晶硅纳米孔表面制备出电容结构；在沟槽表面依次沉积刻蚀终止层和第一隔离介质并刻蚀出第一隔离介质纳米孔结构；在第一隔离介质纳米孔表面制备出电感结构并实现电容和电感串联；进行金属布线获得滤波器的两个接触电极。本发明将滤波器直接在芯片表面集成，减少了其所占据片面面积，有效提高了有源区域的集成度。
Description
技术领域
本发明属于集成电路制造领域，尤其涉及一种三维集成的滤波器制备方法及其结构。
背景技术
随着智能时代的来临，人们对于集成电路的集成度需求不断提高，但器件的特征尺寸已经接近物理极限。为进一步提高性能和集成度，一些研究人员将芯片在三维方向上进行异质***集成就能极大地提高芯片的功能密度。但是三维异质***集成过程中，各个元器件的尺寸严重影响***集成的尺寸。特别是一些平面无源器件，例如滤波器等，尺寸较大，占据了***较大的平面面积，从而导致有源器件的密度降低，这将导致逻辑电路的运算速度降低，存储器件的存储容量降低。
现有技术公开了CN112018070A一种纳米电容三维集成结构及其制备方法，其电容制备采用化学气相沉积工艺在沟槽和单晶硅纳米孔表面沉积一层SiO2薄膜作为第一隔离介质201；随后采用物理气相沉积工艺在第一隔离介质201表面依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第一底部金属电极层202、第一绝缘介质203和第一顶部金属电极层204，而且第一顶部金属电极层完全填充硅纳米孔。该电容结构在形成第一底部金属电极层前沉积一层SiO2薄膜作为第一隔离介质，所述第一隔离介质占据了一部分单晶硅纳米孔的体积，这将导致单晶硅纳米孔在沉积第一隔离介质后深宽比变大，从而不利于后续第一金属电极层、第一绝缘介质以及第一顶部金属电极层的保形性沉积。
因此，亟需采用新的技术将滤波器直接在芯片表面集成，以减少其所占据片面面积，提高有源区域的集成度。
发明内容
为了解决上述技术问题，本发明提供了一种三维集成的滤波器制备方法及其结构，实现了将滤波器直接在芯片表面集成，提高了有源区域的集成度。
本发明按以下技术方案实现：
本发明一方面提供了一种三维集成的滤波器制备方法，包括：单晶硅表面刻蚀出沟槽并在沟槽底部刻蚀出单晶硅纳米孔阵列；在单晶硅纳米孔表面制备出电容结构；在沟槽表面依次沉积刻蚀终止层和第一隔离介质并刻蚀出第一隔离介质纳米孔结构；在第一隔离介质纳米孔表面制备出电感结构并实现电容和电感串联；进行金属布线获得滤波器的两个接触电极。
优选的，所述在单晶硅纳米孔表面制备出电容结构，具体包括：在沟槽和单晶硅纳米孔表面沉积过渡层金属；用快速热退火工艺使过渡层金属与单晶硅衬底发生反应生成金属硅化物薄膜，将金属硅化物薄膜作为第一底部金属电极层；在第一底部金属电极层表面依次沉积第一绝缘介质层和第一顶部金属电极层，形成电容结构；所述第一顶部金属电极层完全填充单晶硅纳米孔。
优选的，所述金属第一底部金属电极层的厚度范围为5～10nm，第一绝缘介质的厚度范围为10～50nm，第一顶部金属电极层的厚度范围为150～400nm。
优选的，所述在沟槽表面依次沉积刻蚀终止层和第一隔离介质并刻蚀出第一隔离介质纳米孔结构，具体包括：在第一顶部金属电极层表面沉积刻蚀终止层；在刻蚀终止层表面生长第一隔离介质；去除沟槽顶部的第一隔离介质，使第一隔离介质与沟槽两侧平台上的刻蚀终止层齐平；在第一隔离介质以及刻蚀终止层表面确定出第一隔离介质纳米孔以及右侧刻蚀终止层表面沟槽的图形；刻蚀第一隔离介质以及右侧刻蚀终止层，分别形成第一隔离介质纳米孔结构和刻蚀终止层沟槽。
优选的，所述第一隔离介质纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
优选的，所述在第一隔离介质纳米孔表面制备出电感结构并实现电容和电感串联，具体包括：第一隔离介质纳米孔、刻蚀终止层以及刻蚀终止层沟槽的表面沉积第二金属层，所述第二金属层形成电感结构；刻蚀终止层沟槽处的第一顶部金属电极层与第二金属层相互连通，实现电容和电感串联；去除左侧的部分第一绝缘介质、第一顶部金属电极层、刻蚀终止层和第二金属层，裸露出第一底部金属电极层；在第二金属层及裸露的第一底部金属电极层表面沉积第二隔离介质；所述第二隔离介质完全填充第一隔离介质纳米孔结构。
优选的，所述进行金属布线获得滤波器的两个接触电极，具体包括：去除左侧和右侧的部分第二隔离介质，从而分别露出第一底部金属层和第二金属层，并形成两个沟槽结构；在两个沟槽结构表面依次沉积铜扩散阻挡层和铜籽晶层；去除位于第二隔离介质上方的部分的铜籽晶层和铜扩散阻挡层，从而铜籽晶层和铜扩散阻挡层断裂为左右两个区域；在铜籽晶层表面电镀一层铜金属层；左侧铜金属层和右侧铜金属层分别作为滤波器的两个接触电极。
本发明另一方面还提供了一种三维集成的滤波器结构，包括，
单晶硅衬底，刻蚀衬底形成沟槽，沟槽底部刻蚀出单晶硅纳米孔阵列；
电容结构，基本骨架位于单晶硅纳米孔表面，包括依次覆盖的第一底部金属电极层、第一绝缘介质和第一顶部金属电极层；所述第一顶部金属电极层完全填充单晶硅纳米孔；所述第一顶部金属电极层表面沉积一层刻蚀终止层；所述沟槽右侧平台上的刻蚀终止层设有刻蚀终止层沟槽；所述沟槽左侧平台上的部分第一底部金属电极层裸露，未被第一绝缘介质、第一顶部金属电极层及刻蚀终止层覆盖的部分；所述刻蚀终止层表面覆盖有第一隔离介质，所述第一隔离介质与沟槽两侧平台上的刻蚀终止层齐平；所述第一隔离介质刻蚀出第一隔离介质纳米孔结构；
电感结构，基本骨架位于第一隔离介质纳米孔结构，由覆盖第一隔离介质纳米孔表面、部分刻蚀终止层表面以及裸露的第一顶部金属层表面的第二金属层构成；
所述电容结构与电感结构通过刻蚀终止层沟槽处的第一顶部金属电极层以及第二金属层相互连通，实现电容和电感串联；
第二隔离介质，所述第二隔离介质覆盖第二金属层表面及裸露的第一底部金属电极层；所述第二隔离介质完全填充第一隔离介质纳米孔结构；去除左侧和右侧的部分第二隔离介质，分别露出第一底部金属层和第二金属层，并形成两个第二隔离介质沟槽结构；
顶部金属接触区，用于在两个第二隔离介质沟槽处生成滤波器的两个接触电极。
优选的，所述第一底部金属电极层，由沉积于沟槽和单晶硅纳米孔表面的过渡层金属与硅衬底发生反应生成的金属硅化物构成。
优选的，所述顶部金属接触区包括：铜扩散阻挡层、铜籽晶层及铜金属层；所述铜扩散阻挡层和铜籽晶层覆盖两个第二隔离介质沟槽的表面，并在中间区域断裂不相连接；所述铜籽晶层分别覆盖铜扩散阻挡层和铜籽晶层；左侧铜金属层和右侧铜金属层分别作为滤波器的两个接触电极。
与现有技术相比，本发明有益效果：
本发明实现了三维集成的滤波器，且电容结构可以通过调节单晶硅纳米结构的深宽比来获得不同电容数值的电容结构，电感结构可以通过调节隔离介质纳米结构的深宽比来获得不同电感数值的电感结构；本发明的电容和电感结构是垂直堆叠在一起的，大大减少了滤波器所占据的平面面积，集成度高，实现了获得小尺寸的滤波器；本发明中电容结构的第一底部金属电极层通过过渡层金属与单晶硅衬底反应生成，由于要消耗一部分单晶硅衬底，所以单晶硅纳米孔在形成第一底部金属电极层仍然拥有较大的深宽比，从而有利于后续第一绝缘介质和第一顶部金属电极层的保形性沉积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为本发明一实施例提供的三维集成的滤波器制备方法流程图；
图2为对单晶硅衬底进行刻蚀形成沟槽的结构示意图；
图3为刻蚀沟槽底部的单晶硅区域形成单晶硅纳米孔阵列的结构示意图；
图4为在沟槽和单晶硅纳米孔表面沉积过渡层金属的结构示意图；
图5为依次沉积第一底部金属电极层、一绝缘介质和第一顶部金属电极层的结构示意图；
图6为沉积刻蚀终止层的结构示意图；
图7为沉积第一隔离介质的结构示意图；
图8为刻蚀第一隔离介质及右侧刻蚀终止层表面形成的结构示意图；
图9为沉积第二金属层的结构示意图；
图10为去除左侧的部分第一绝缘介质、第一顶部金属电极层、刻蚀终止层和第二金属层所得的结构示意图；
图11为沉积第二隔离介质的结构示意图；
图12为除左侧和右侧的部分第二隔离介质形成第二和第三沟槽的结构示意图；
图13为在两个沟槽结构表面依次沉积铜扩散阻挡层和铜籽晶层的结构示意图；
图14为去除位于第二隔离介质上方的部分的铜扩散阻挡层和铜籽晶层的结构示意图；
图15为本发明制备的三维集成的滤波器结构示意图。
附图标记：200、单晶硅衬底；201、第一底部金属电极层；202、第一绝缘介质；203、第一顶部金属电极层；204、刻蚀终止层；205、第一隔离介质；206、第二金属层；207、第二隔离介质；208、铜扩散阻挡层；209、铜籽晶层；210、铜金属层；300、过渡层金属。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图详细说明本公开的可选实施例。
参加图1所示，为本发明一实施例提供的一种三维集成的滤波器制备方法流程图，该制备方法包括：
S1:单晶硅表面刻蚀出沟槽并在沟槽底部刻蚀出单晶硅纳米孔阵列。该步骤具体包括：
确定单晶硅表面沟槽的位置；
对单晶硅衬底进行刻蚀形成沟槽；
在沟槽内部确定出单晶硅纳米孔的图形；
刻蚀沟槽底部的单晶硅区域形成单晶硅纳米孔阵列。
具体的，在一些实施例中，首先，旋涂光刻胶并通过曝光和显影工艺定义出沟槽的位置；紧跟着采用深度等离子体刻蚀(DRIE)工艺对单晶硅衬底200进行刻蚀形成沟槽，所得结构如图2所示。其中，优选的沟槽的宽度大于1cm，深度范围为10～20μm；然后，在沟槽内部旋涂光刻胶并通过曝光和显影工艺定义出单晶硅纳米孔的图形；随后，采用DRIE工艺刻蚀沟槽底部的单晶硅200区域形成单晶硅纳米孔阵列，所得结构如图3所示。其中，优选的单晶硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm；刻蚀单晶硅衬底200的等离子体可以选择CF4、SF6中的至少一种。
步骤S2：在单晶硅纳米孔表面制备出电容结构。该步骤具体包括：
在沟槽和单晶硅纳米孔表面沉积过渡层金属；
用快速热退火工艺使过渡层金属与单晶硅衬底发生反应生成金属硅化物薄膜，将金属硅化物薄膜作为第一底部金属电极层；
在第一底部金属电极层表面依次沉积第一绝缘介质层和第一顶部金属电极层，形成电容结构；
所述第一顶部金属电极层完全填充单晶硅纳米孔。
本申请实施例中的电容结构采用单晶硅纳米结构作为基底，实现了通过调节单晶硅纳米结构的深宽比来获得不同电容数值的电容结构。
具体的，在一些实施例中，首先，采用物理气相沉积工艺在沟槽和单晶硅纳米孔表面沉积一层金属Ni薄膜作为过渡层金属300，所得结构如图4所示；然后，对上述结构使用快速热退火工艺进行退火处理，过渡层300与硅衬底200发生反应生成金属硅化物NiSi作为第一底部金属电极层201，第一底部金属电极层通过过渡层金属与单晶硅衬底反应生成，由于要消耗一部分单晶硅衬底，所以单晶硅纳米孔在形成第一底部金属电极层仍然拥有较大的深宽比，从而有利于后续第一绝缘介质和第一顶部金属电极层的保形性沉积。随后采用物理气相沉积工艺在第一底部金属电极层201表面依次沉积一层Al2O3薄膜202和一层TiN薄膜203，分别作为第一绝缘介质和第一顶部金属电极层，而且第一顶部金属电极层完全填充硅纳米孔，所得结构如图5所示。
优选的，第一绝缘介质202的厚度范围为5～10nm，第一顶部金属电极层203的厚度范围为10～50nm，刻蚀终止层204的厚度范围为150～400nm。
在本实施方式中，采用深度反应离子刻蚀工艺来获得硅通孔结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。此外，在本实施方式中采用NiSi作为第一底部金属电极层，采用TiN作为第一顶部金属电极层，Al2O3薄膜作为第一绝缘介质层。但是本发明不限定于此，可以选择NiSi、CoSi、TiSi中的至少一种作为第一底部金属电极层；可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第一顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第一绝缘介质层。
步骤S3：在沟槽表面依次沉积刻蚀终止层和第一隔离介质并刻蚀出第一隔离介质纳米孔结构。该步骤具体包括：
在第一顶部金属电极层表面沉积刻蚀终止层；
在刻蚀终止层表面生长第一隔离介质；
去除沟槽顶部的第一隔离介质，使第一隔离介质与沟槽两侧平台上的刻蚀终止层齐平；
在第一隔离介质以及刻蚀终止层表面确定出第一隔离介质纳米孔以及右侧刻蚀终止层表面沟槽的图形；
刻蚀第一隔离介质以及右侧刻蚀终止层，分别形成第一隔离介质纳米孔结构和刻蚀终止层沟槽。
具体的，在一些实施例中，首先，采用化学气相沉积工艺在第一顶部金属电极层203表面沉积一层Si3N4薄膜204作为刻蚀终止层，所得结构如图6所示。然后，采用化学气相沉积工艺在刻蚀终止层204表面生长一层SiO2薄膜205作为第一隔离介质，并采用光刻和刻蚀工艺去除沟槽顶部的第一隔离介质205，即第一隔离介质205与沟槽两侧平台上的刻蚀终止层204齐平，所得结构如图7所示。接着，在第一隔离介质205以及刻蚀终止层204表面旋涂光刻胶并通过曝光和显影工艺定义出第一隔离介质纳米孔以及右侧刻蚀终止层表面沟槽的图形；随后，采用DRIE工艺刻蚀第一隔离介质205及右侧刻蚀终止层表面，所得结构如图8所示。
优选的，第一隔离介质纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。刻蚀第一隔离介质205的等离子体可以选择CF4、SF6中的至少一种。
在本实施方式中采用Si3N4薄膜作为刻蚀终止层，SiO2作为第一隔离介质，但是本发明不限定于此，可以选择Si3N4、SiON中的至少一种作为刻蚀终止层，刻蚀终止层和第二隔离介质层的生长方式可以选择物理气相沉积、化学气相沉积、电子束蒸发和脉冲激光沉积中的至少一种。
步骤S4：在隔离介质纳米孔内部制备出电感结构并实现电容和电感串联。该步骤具体包括：
在第一隔离介质纳米孔、刻蚀终止层以及刻蚀终止层沟槽的表面沉积第二金属层，所述第二金属层形成电感结构；
刻蚀终止层沟槽处的第一顶部金属电极层与第二金属层相互连通，实现电容和电感串联；
去除左侧的部分第一绝缘介质、第一顶部金属电极层、刻蚀终止层和第二金属层，裸露出第一底部金属电极层；
在第二金属层及裸露的第一底部金属电极层表面沉积第二隔离介质；
所述第二隔离介质完全填充第一隔离介质纳米孔结构。
本申请实施例中，电感结构采用隔离介质纳米结构作为基底，可以通过调节隔离介质纳米结构的深宽比来获得不同电感数值的电感结构。
具体的，在一些实施例中，首先，采用物理气相沉积工艺在第一隔离介质纳米孔、刻蚀终止层以及刻蚀终止层沟槽表面沉积一层Ni薄膜206作为第二金属层，同时该第二金属层206形成电感结构，所得结构如图9所示。其中，优选的第二金属层206的厚度范围为100～200nm。然后，采用光刻和刻蚀工艺去除左侧的部分第一绝缘介质202、第一顶部金属电极层203、刻蚀终止层204和第二金属层206，所得结构如图10所示。接着，采用化学气相沉积工艺在第二金属层206表面生长一层SiO2薄膜，作为第二隔离介质207，而且第二隔离介质207完全填充第一隔离介质纳米孔结构，所得结构如图11所示。电容结构与电感结构通过第一顶部金属电极层203以及第二金属层206相互连通，从而实现串联连接形成滤波器。并且由于电容和电感结构是垂直堆叠在一起的，大大减少滤波器所占据的平面面积，从而可以获得小尺寸的滤波器。
在本实施方式中，采用深度反应离子刻蚀工艺来获得第一隔离介质纳米孔结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。此外，在本实施方式中采用Ni作为第二金属层，SiO2薄膜作为第二隔离介质，但是本发明不限定于此，可以选择Co、Ni和Ru中的至少一种作为第二金属层，SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二隔离介质。第二金属层、第二隔离介质的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S5：进行金属布线获得滤波器的两个接触电极。该步骤具体包括：
去除左侧和右侧的部分第二隔离介质，分别露出第一底部金属层和第二金属层，并形成两个沟槽结构；
在两个沟槽结构表面依次沉积铜扩散阻挡层和铜籽晶层；
去除位于第二隔离介质上方的部分的铜籽晶层和铜扩散阻挡层，使铜籽晶层和铜扩散阻挡层断裂为左右两个区域；
在铜籽晶层表面电镀一层铜金属层；
左侧铜金属层和右侧铜金属层分别作为滤波器的两个接触电极。
具体的，在一些实施例中，首先，采用光刻和刻蚀工艺分别去除左侧和右侧的部分第二隔离介质207，从而分别露出第一底部金属层201和第二金属层206，并形成第二和第三沟槽结构，所得结构如图12所示。然后，采用化学气相沉积工艺在两个沟槽结构表面依次沉积一层TaN薄膜208和一层Co薄膜209，分别作为铜扩散阻挡层和铜籽晶层，所得结构如图13所示。随后，采用光刻和刻蚀工艺去除位于第二隔离介质207上方的部分的铜扩散阻挡层208和铜籽晶层209，从而铜扩散阻挡层208和铜籽晶层209断裂为左右两个区域，所得结构如图14所示。最后，采用电镀工艺在铜籽晶层209表面电镀一层Cu材料210，作为铜金属层，所得结构如图15所示。
在本实施方式中采用TaN作为铜扩散阻挡层，Co薄膜作为铜籽晶层，但是本发明不限定于此，可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为铜籽晶层。铜扩散阻挡层和铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。左侧铜金属层210和右侧铜金属层210分别作为滤波器的两个接触电极。
本发明实现了将滤波器直接在芯片表面集成，电容和电感结构是垂直堆叠在一起的，大大减少了滤波器所占据的平面面积，有效提高了有源区域的集成度，实现了获得小尺寸的滤波器。
参照图15所示。本发明的又一实施例提供了一种三维集成的滤波器结构，该三维集成的滤波器结构包括：
单晶硅衬底200，刻蚀衬底形成沟槽，沟槽底部刻蚀出单晶硅纳米孔阵列；
电容结构，基本骨架位于单晶硅纳米孔表面，包括依次覆盖的第一底部金属电极层201、第一绝缘介质202和第一顶部金属电极层203；
所述第一顶部金属电极层203完全填充单晶硅纳米孔；所述第一顶部金属电极层203表面沉积一层刻蚀终止层204；
所述沟槽右侧平台上的刻蚀终止层204设有刻蚀终止层沟槽；
所述沟槽左侧平台上的部分第一底部金属电极201层裸露，未被第一绝缘介质、第一顶部金属电极层及刻蚀终止层覆盖的部分；
所述刻蚀终止层204表面覆盖有第一隔离介质205，所述第一隔离介质205与沟槽两侧平台上的刻蚀终止层齐平；所述第一隔离介质205刻蚀出第一隔离介质纳米孔结构；
电感结构，基本骨架位于第一隔离介质纳米孔结构，由覆盖第一隔离介质纳米孔表面、部分刻蚀终止层204表面以及裸露的第一顶部金属层203表面的第二金属层206构成；
电容结构与电感结构通过刻蚀终止层沟槽处的第一顶部金属电极层203以及第二金属层206相互连通，实现串联连接形成滤波器；
第二隔离介质207，所述第二隔离介质207覆盖第二金属层表面206及裸露的第一底部金属电极层201；所述第二隔离介质207完全填充第一隔离介质纳米孔结构；去除左侧和右侧的部分第二隔离介质207，分别露出第一底部金属层201和第二金属层206，并形成两个第二隔离介质沟槽结构；
顶部金属接触区，用于在两个第二隔离介质沟槽处生成滤波器的两个接触电极。
可以理解的是，电感结构位于电容结构上方；电容、电感结构位于通过刻蚀单晶硅衬底200所形成的沟槽内部。
优选的，所述刻蚀衬底形成沟槽的宽度大于1cm，深度范围为10～20μm。单晶硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm；刻蚀单晶硅衬底200的等离子体可以选择CF4、SF6中的至少一种。
进一步，所述第一底部金属电极层201，由沉积于沟槽和单晶硅纳米孔表面的过渡层金属300与硅衬底发生反应生成的金属硅化物构成。
具体的，在一些实施例中，采用物理气相沉积工艺在沟槽和单晶硅纳米孔表面沉积一层金属Ni薄膜作为过渡层金属300；然后，对上述结构使用快速热退火工艺进行退火处理，过渡层金属300与硅衬底200发生反应生成金属硅化物NiSi作为第一底部金属电极层201。第一底部金属电极层201表面依次沉积一层Al2O3薄膜202和一层TiN薄膜203，分别作为第一绝缘介质202和第一顶部金属电极层203，而且第一顶部金属电极层203完全填充硅纳米孔。在第一顶部金属电极层203表面沉积一层Si3N4薄膜204作为刻蚀终止层。
优选的，第一绝缘介质202的厚度范围为5～10nm，第一顶部金属电极层203的厚度范围为10～50nm，刻蚀终止层204的厚度范围为150～400nm。
优选的，第一隔离介质纳米孔的直径范围为0.5～1μm，深度范围为10～20μm；刻蚀第一隔离介质205的等离子体可以选择CF4、SF6中的至少一种。
优选的，第二金属层206的厚度范围为100～200nm。
进一步，所述顶部金属接触区包括：包括铜扩散阻挡层208、铜籽晶层209及铜金属层210；所述铜扩散阻挡层和铜籽晶层覆盖两个第二隔离介质的表面，并在中间区域断裂不相连接；所述铜籽晶层210用于分别覆盖铜扩散阻挡层208和铜籽晶层209；左侧铜金属层210和右侧铜金属层210分别作为滤波器的两个接触电极。
需要说明的是，以上所述仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述结构形成的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种三维集成的滤波器制备方法，其特征在于，包括：
单晶硅表面刻蚀出沟槽并在沟槽底部刻蚀出单晶硅纳米孔阵列；
在单晶硅纳米孔表面制备出电容结构；
在沟槽表面依次沉积刻蚀终止层和第一隔离介质并刻蚀出第一隔离介质纳米孔结构；
在第一隔离介质纳米孔表面制备出电感结构并实现电容和电感串联；
进行金属布线获得滤波器的两个接触电极。
2.根据权利要求1所述的三维集成的滤波器制备方法，其特征在于：所述在单晶硅纳米孔表面制备出电容结构，具体包括：
在沟槽和单晶硅纳米孔表面沉积过渡层金属；
用快速热退火工艺使过渡层金属与单晶硅衬底发生反应生成金属硅化物薄膜，将金属硅化物薄膜作为第一底部金属电极层；
在第一底部金属电极层表面依次沉积第一绝缘介质层和第一顶部金属电极层，形成电容结构；
所述第一顶部金属电极层完全填充单晶硅纳米孔。
3.根据权利要求2所述的三维集成的滤波器制备方法，其特征在于：所述第一底部金属电极层的厚度范围为5～10nm，第一绝缘介质的厚度范围为10～50nm，第一顶部金属电极层的厚度范围为150～400nm。
4.根据权利要求2或3所述的三维集成的滤波器制备方法，其特征在于：所述在沟槽表面依次沉积刻蚀终止层和第一隔离介质并刻蚀出第一隔离介质纳米孔结构，具体包括：
在第一顶部金属电极层表面沉积刻蚀终止层；
在刻蚀终止层表面沉积第一隔离介质；
去除沟槽顶部的第一隔离介质，使第一隔离介质与沟槽两侧平台上的刻蚀终止层齐平；
在第一隔离介质以及刻蚀终止层表面确定出第一隔离介质纳米孔以及右侧刻蚀终止层表面沟槽的图形；
刻蚀第一隔离介质以及右侧刻蚀终止层，分别形成第一隔离介质纳米孔结构和刻蚀终止层沟槽。
5.根据权利要求4所述的三维集成的滤波器制备方法，其特征在于：所述第一隔离介质纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
6.根据权利要求5所述的三维集成的滤波器制备方法，其特征在于：所述在第一隔离介质纳米孔内部制备出电感结构并实现电容和电感串联，具体包括：
在第一隔离介质纳米孔、刻蚀终止层以及刻蚀终止层沟槽的表面沉积第二金属层，所述第二金属层形成电感结构；
刻蚀终止层沟槽处的第一顶部金属电极层与第二金属层相互连通，实现电容和电感串联；
去除左侧的部分第一绝缘介质、第一顶部金属电极层、刻蚀终止层和第二金属层，裸露出第一底部金属电极层；
在第二金属层及裸露的第一底部金属电极层表面沉积第二隔离介质；
所述第二隔离介质完全填充第一隔离介质纳米孔结构。
7.根据权利要求6所述的三维集成的滤波器制备方法，其特征在于：所述进行金属布线获得滤波器的两个接触电极，具体包括：
去除左侧和右侧的部分第二隔离介质，分别露出第一底部金属层和第二金属层，并形成两个沟槽结构；
在两个沟槽结构表面依次沉积铜扩散阻挡层和铜籽晶层；
去除位于第二隔离介质上方的部分的铜籽晶层和铜扩散阻挡层，使铜籽晶层和铜扩散阻挡层断裂为左右两个区域；
在铜籽晶层表面电镀一层铜金属层；
左侧铜金属层和右侧铜金属层分别作为滤波器的两个接触电极。
8.一种三维集成的滤波器结构，其特征在于：包括：
单晶硅衬底，刻蚀衬底形成沟槽，沟槽底部刻蚀出单晶硅纳米孔阵列；
电容结构，基本骨架位于单晶硅纳米孔表面，包括依次覆盖的第一底部金属电极层、第一绝缘介质和第一顶部金属电极层；所述第一顶部金属电极层完全填充单晶硅纳米孔；所述第一顶部金属电极层表面沉积一层刻蚀终止层；所述沟槽右侧平台上的刻蚀终止层设有刻蚀终止层沟槽；所述沟槽左侧平台上的部分第一底部金属电极层裸露，未被第一绝缘介质、第一顶部金属电极层及刻蚀终止层覆盖的部分；所述刻蚀终止层表面覆盖有第一隔离介质，所述第一隔离介质与沟槽两侧平台上的刻蚀终止层齐平；所述第一隔离介质刻蚀出第一隔离介质纳米孔结构；
电感结构，基本骨架位于第一隔离介质纳米孔结构，由覆盖第一隔离介质纳米孔表面、部分刻蚀终止层表面以及裸露的第一顶部金属层表面的第二金属层构成；
所述电容结构与电感结构通过刻蚀终止层沟槽处的第一顶部金属电极层以及第二金属层相互连通，实现电容和电感串联；
第二隔离介质，所述第二隔离介质覆盖第二金属层表面及裸露的第一底部金属电极层；所述第二隔离介质完全填充第一隔离介质纳米孔结构；去除左侧和右侧的部分第二隔离介质，分别露出第一底部金属层和第二金属层，并形成两个第二隔离介质沟槽结构；
顶部金属接触区，用于在两个第二隔离介质沟槽处生成滤波器的两个接触电极。
9.根据权利要求8所述的三维集成的滤波器结构，其特征在于：
所述第一底部金属电极层，由沉积于沟槽和单晶硅纳米孔表面的过渡层金属与硅衬底发生反应生成的金属硅化物构成。
10.根据权利要求8所述的三维集成的滤波器结构，其特征在于：
所述顶部金属接触区包括：铜扩散阻挡层、铜籽晶层及铜金属层；
所述铜扩散阻挡层和铜籽晶层覆盖两个第二隔离介质沟槽的表面，并在中间区域断裂不相连接；
所述铜籽晶层用于分别覆盖铜扩散阻挡层和铜籽晶层，左侧铜金属层和右侧铜金属层分别作为滤波器的两个接触电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210449739.5A CN114864490A (zh) | 2022-04-24 | 2022-04-24 | 一种三维集成的滤波器制备方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210449739.5A CN114864490A (zh) | 2022-04-24 | 2022-04-24 | 一种三维集成的滤波器制备方法及其结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864490A true CN114864490A (zh) | 2022-08-05 |
Family
ID=82632930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210449739.5A Pending CN114864490A (zh) | 2022-04-24 | 2022-04-24 | 一种三维集成的滤波器制备方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864490A (zh) |
-
2022
- 2022-04-24 CN CN202210449739.5A patent/CN114864490A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| KR100227771B1 (ko) | 메모리 셀 내에 적층 캐패시터의 원통형 저장 노드를 제조하는 방법 | |
| CN111095450A (zh) | 电容器及其加工方法 | |
| JP3955344B2 (ja) | 半導体装置内のコンデンサの製造方法 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| KR100435179B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100580119B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR0156646B1 (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| CN114864490A (zh) | 一种三维集成的滤波器制备方法及其结构 | |
| CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112018071B (zh) | 一种多功能tsv结构及其制备方法 | |
| JP2622243B2 (ja) | 半導体素子のスタックキャパシター製造方法 | |
| CN112151496B (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
| US5851914A (en) | Method of fabricating a metal contact structure | |
| US20010036730A1 (en) | Method for fabricating a dram cell capacitor | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN112466840B (zh) | 一种tsv结构及其制备方法 | |
| CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| TWI771167B (zh) | 半導體元件的製造方法 | |
| CN112435984B (zh) | 半导体衬底、制备方法以及电子元器件 | |
| US6855600B2 (en) | Method for manufacturing capacitor | |
| KR100340907B1 (ko) | 캐패시터 형성방법 | |
| KR0172285B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| CN116669416A (zh) | 接触结构及其制备方法、半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |