CN114861587B - 一种芯片载板引脚排布设计方法、***、装置与存储介质 - Google Patents

一种芯片载板引脚排布设计方法、***、装置与存储介质 Download PDF

Info

Publication number
CN114861587B
CN114861587B CN202210359180.7A CN202210359180A CN114861587B CN 114861587 B CN114861587 B CN 114861587B CN 202210359180 A CN202210359180 A CN 202210359180A CN 114861587 B CN114861587 B CN 114861587B
Authority
CN
China
Prior art keywords
pin
pins
center distance
distance
span
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210359180.7A
Other languages
English (en)
Other versions
CN114861587A (zh
Inventor
王少博
翁伟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Miaocun Technology Co ltd
Original Assignee
Zhuhai Miaocun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Miaocun Technology Co ltd filed Critical Zhuhai Miaocun Technology Co ltd
Priority to CN202210359180.7A priority Critical patent/CN114861587B/zh
Publication of CN114861587A publication Critical patent/CN114861587A/zh
Application granted granted Critical
Publication of CN114861587B publication Critical patent/CN114861587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种芯片载板引脚排布设计方法、***、装置和存储介质,其中方法包括以下步骤:获取芯片PAD的第一跨度、载板的第一引脚数量、载板引脚和芯片PAD之间的第一距离、载板与芯片之间的焊线宽度以及焊线走线角度;根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距;根据所述焊线宽度,确定第二引脚中心距;根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距排布芯片载板的引脚。本方法可以找到芯片载板引脚最优设计值,并以最优设计值设计IC引脚排布,可以提高IC的稳定性的同时降低设计的成本。本申请可广泛应用于集成电路封装技术领域内。

Description

一种芯片载板引脚排布设计方法、***、装置与存储介质
技术领域
本申请涉及集成电路封装技术领域,尤其是一种芯片载板引脚排布设计方法、***、装置与存储介质。
背景技术
在IC载板设计过程中,引脚排布至关重要,引脚宽度间距决定IC载板所使用的制程工艺,随着引脚中心距减小所采用更小线宽的IC载板工艺其制作成本也逐步增高,同时还需要考虑引脚宽度变小所带来的封装焊线能力的挑战。传统的IC载板设计方法引脚宽度和间距的选择考虑不全,导致制作成本升高,而且也容易影响IC的使用可靠性和稳定性。因此,亟需一种新的芯片载板引脚排布设计方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此,本申请实施例的一个目的在于提供一种芯片载板引脚排布设计方法、***、装置与存储介质,该方法可以降低设计成本,提高IC的可靠性。
为了达到上述技术目的,本申请实施例所采取的技术方案包括:一种芯片载板引脚排布设计方法,包括以下步骤:获取芯片PAD的第一跨度、载板的第一引脚数量、载板引脚和芯片PAD之间的第一距离、载板与芯片之间的焊线宽度以及焊线走线角度;根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距;根据所述焊线宽度,确定第二引脚中心距;根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距排布芯片载板的引脚。
另外,根据本发明中上述实施例的一种芯片载板引脚排布设计的方法,还可以有以下附加的技术特征:
进一步地,本申请实施例中,所述根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距这一步骤,具体包括:根据所述第一跨度、所述第一距离以及所述焊线走线角度,确定芯片载板的第一引脚跨度;根据所述第一引脚跨度和所述第一引脚数量,确定第一引脚中心距。
进一步地,本申请实施例中,所述根据所述第一跨度、所述第一距离以及所述焊线走线角度,确定芯片载板的第一引脚跨度这一步骤,具体包括:获取所述第一跨度、所述第一距离以及所述焊线走线角度;将所述第一跨度、所述第一距离以及所述焊线走线角度至跨度计算公式,得到芯片载板的第一引脚跨度;
所述跨度计算公式为:
b=a+2h*tanθ;
其中b为芯片载板的第一引脚跨度,而a为第一跨度,h为第一距离,θ为焊线走线角度。
进一步地,本申请实施例中,所述根据所述第一引脚跨度和所述第一引脚数量,确定第一引脚中心距这一步骤,具体包括:
将所述第一引脚跨度输入至计算公式,得到第一引脚中心距;
计算公式为:
b=(n-1)*p;
其中,b为第一引脚跨度,n为第一引脚数量,p为第一引脚中心距。
进一步地,本申请实施例中,所述根据所述焊线宽度,确定第二引脚中心距这一步骤,具体包括:将所述焊线宽度的四倍作为所述第二引脚中心距。
进一步地,本申请实施例中,所述根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距设计芯片载板的引脚排布这一步骤,具体包括:
比对所述第一引脚中心距和所述第二引脚中心距;
若所述第二引脚中心距小于所述第一引脚中心距,确定所述第三引脚中心距与所述第一引脚中心距相等;
若所述第二引脚中心距大于所述第一引脚中心距,确定所述第三引脚中心距与所述第二引脚中心距相等。
进一步地,本申请实施例中,所述获取载板引脚和芯片PAD之间的第一距离包括获取载板引脚的中心点至芯片PAD的中心点的垂直距离。
另一方面,本申请实施例还提供一种芯片载板引脚排布设计***,包括:
获取单元,用于获取芯片PAD的第一跨度、载板的第一引脚数量、载板引脚和芯片PAD之间的第一距离、载板与芯片之间的焊线宽度以及焊线走线角度;
第一处理单元,用于根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距;
第二处理单元,用于根据所述焊线宽度,确定第二引脚中心距;
第三处理单元,用于根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距排布芯片载板的引脚。
另一方面,本申请还提供一种芯片载板引脚排布设计装置,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如发明内容中任一项所述一种芯片载板引脚排布设计方法。
此外,本申请还提供一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行如上述任一项所述一种芯片载板引脚排布设计方法。
本申请的优点和有益效果将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到:
本申请可以根据芯片PAD的第一跨度、载板引脚和芯片PAD之间的第一距离以及载板与芯片之间焊线宽度,找到芯片载板引脚最优的设计值,并以最优设计值设计IC载板引脚排布,可以提高IC的稳定性和可靠性的同时降低设计的成本。
附图说明
图1为本发明中一种具体实施例中一种芯片载板引脚排布设计方法的步骤示意图;
图2为本发明中一种具体实施例中芯片和载板的位置示意图;
图3为本发明中一种具体实施例中芯片和载板局部结构示意图;
图4为本发明中一种具体实施例中根据第一引脚中心距和第二引脚中心距,确定第三引脚中心距,以所述第三引脚中心距排布芯片载板的引脚这一步骤的步骤示意图;
图5为本发明中一种具体实施例中一种芯片载板引脚排布设计***的结构示意图;
图6为本发明中一种具体实施例中一种芯片载板引脚排布设计装置的结构示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的芯片载板引脚排布设计方法、***、装置和存储介质的原理和过程作以下说明。
参照图1,本发明一种芯片载板引脚排布设计方法,可以包括以下步骤S1-S5:
S1、获取芯片PAD的第一跨度、载板的第一引脚数量、载板引脚和芯片PAD之间的第一距离、载板与芯片之间的焊线宽度以及焊线走线角度;
在本申请实施例中,第一跨度可以包括芯片某一排的首个PAD和最后一个PAD之间的跨度,第一跨度可以通过仪器测量IC的某一排的PAD总长得到,也可以通过仪器测量相邻两个PAD之间的距离,通过距离与PAD数量的乘积得到;第一引脚数量是指载板上实际需要的引脚数量,该数量与芯片上的PAD数量不一定相同,第一引脚数量需要根据相关人员针对具体的芯片而确定;具体地,如对于某些芯片,PAD上可以包括CLK、GND、VCC、SCL以及SDA在内的多个PAD,而需要和载板引脚连接的PAD仅为GND、VCC、SDA以及SCL,此时第一引脚数量为4个。第一距离可以包括载板引脚的中心到芯片的PAD中心之间的距离;焊线宽度可以是载板引脚与芯片PAD之间需要连接的焊线的线宽;而焊线走线角度可以是焊线与载板引脚中心以及PAD中心之间形成的中心线垂直线的夹角。具体地,参照,图2和图3,在图2中,第一跨度为a,在图3中,第一距离为h,第一距离h包括了一半的引脚长度1/2l,引脚根部到开窗的最小安全距离S1、引脚开窗到芯片边缘安全距离W和芯片边缘到PAD中间距离S2;而在图3中,焊线走线角度为θ,θ的取值范围可以取0°至45°,
S2、根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距;
在本申请实施例中,第一引脚中心距是在载板范围内的符合走线规则的最大的有效引脚中心距,由于第一跨度为芯片设计时已经确定为一个固定值,而第一距离由于引脚开窗到芯片边缘安全距离也是一个固定值,最终第一引脚中心距只与焊线走线的角度以及载板的引脚第一引脚数量相关。
进一步地,所述根据所述第一跨度、所述第一距离以及所述焊线走线角度,确定芯片载板的第一引脚跨度这一步骤,具体可以包括:
S21、根据所述第一跨度、所述第一距离以及所述焊线走线角度,确定芯片载板的第一引脚跨度;
S22、根据所述第一引脚跨度和所述第一引脚数量,确定第一引脚中心距。
在本申请实施例中,第一引脚跨度是载板的有效引脚所能设置的最大的跨度范围;要确定第一引脚中心距,可以先确定第一引脚跨度,第一引脚跨度可以根据第一跨度、第一距离以及焊线走线角度输入跨度计算公式得到,这个跨度计算公式为
b=a+2h*tanθ:
其中b为芯片载板的第一引脚跨度,而a为第一跨度,h为第一距离,θ为焊线走线角度。确定第一引脚跨度后,可以根据第一引脚跨度和第一引脚数量确定第一引脚中心距;
具体地,第一引脚中心距可以根据计算公式得到,所述公式为:
b=(n-1)*p
其中,b为第一引脚跨度,n为第一引脚数量,p为第一引脚中心距;若第一引脚数量为4个,第一引脚跨度为234um,则第一引脚跨度为78um。
S3、根据所述焊线宽度,确定第二引脚中心距;
在本申请实施例中,第二引脚中心距为设计规则下最小的引脚中心距,若载板之间的实际引脚中心距在第二引脚中心距对应的数值以下,如第二引脚中心距对应的数值为45um,则若载板之间的实际引脚中心距在45um以下,则可能出现引脚间过于密集造成短路或者抗干扰能力的下降,因此需要确定第二引脚中心距。
进一步地,第二引脚中心距可以是焊线宽度的四倍,四倍的焊线宽度可以使引脚间有适合的宽度,不占据载板太多空间,便于焊线的走线与连接以及具有较好的抗干扰稳定性。
S4、根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;确定第三引脚中心距以所述第三引脚中心距排布芯片载板的引脚;
在本申请实施例中,第一引脚中心距是通过计算公式计算得到的最大跨度下载板上引脚之间中心距,而第二引脚中心距则是根据线宽确定的最小的引脚中心距,而第三引脚中心距则是具有很好抗干扰能力,而且设计成本比较低的最优引脚中心距,根据二者比对,可以得到最优的引脚中心距,以最优的引脚中心距排布芯片载板的引脚可以得到综合成本与性能达到最优的载板。
进一步地,参照图4,所述根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距以所述第三引脚中心距排布芯片载板的引脚这一步骤,具体可以包括:
S41、比对所述第一引脚中心距和所述第二引脚中心距;
S42、若所述第二引脚中心距小于所述第一引脚中心距,确定所述第三引脚中心距与所述第一引脚中心距相等;
S43、若所述第二引脚中心距大于所述第一引脚中心距,确定所述第三引脚中心距与所述第二引脚中心距相等。
在本申请实施例中,若第二引脚中心距小于第一引脚中心距,则第一引脚中心距为最优的引脚中心距,可以以第一引脚中心距为排布芯片载板的引脚;此时引脚宽度和间距较大,成本和良率稳定性更好,而若第二引脚中心距大于第一引脚中心距,则第二引脚中心距为最优的引脚中心距,以第二引脚中心距为排布芯片载板的引脚,此时焊线长度较短,成本、封装注塑风险、传递过程塌丝、良率稳定性、高频信号稳定性等方面更好。
此外、参照图5,与图1的方法相对应,本申请的实施例中还提供一种芯片载板引脚排布设计***,包括:
获取单元101,用于获取芯片PAD的第一跨度、载板的第一引脚数量、载板引脚和芯片PAD之间的第一距离、载板与芯片之间的焊线宽度以及焊线走线角度;
第一处理单元102,用于根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距;
第二处理单元103,用于根据所述焊线宽度,确定第二引脚中心距;
第三处理单元104,用于根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距排布芯片载板的引脚。
与图1的方法相对应,本申请实施例还提供了一种芯片载板引脚排布设计装置,其具体结构可参照图6,包括:
至少一个处理器1011;
至少一个存储器1012,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现所述的芯片载板引脚排布设计方法。
上述方法实施例中的内容均适用于本装置实施例中,本装置实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
与图1的方法相对应,本申请实施例还提供了一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行所述的芯片载板引脚排布设计方法。
在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外,在本申请的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外,虽然在功能性模块的背景下描述了本申请,但应当理解的是,除非另有相反说明,功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本申请的范围,本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行程序的定序列表,可以具体实现在任何计算机可读介质中,以供程序执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从程序执行***、装置或设备取程序并执行程序的***)使用,或结合这些程序执行***、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行***、装置或设备或结合这些程序执行***、装置或设备而使用的装置。
应当理解,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的程序执行***执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明,但本申请并不限于所述实施例,熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种芯片载板引脚排布设计方法,其特征在于,包括以下步骤:
获取芯片同一排首尾两个PAD之间的第一跨度、待排布载板的第一引脚数量、载板引脚中心和芯片PAD中心之间的第一距离、载板引脚与芯片PAD之间的焊线宽度以及焊线走线角度;所述焊线走线角度为所述焊线与载板引脚中心以及PAD中心之间形成的中心线垂直线的夹角;
根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距;
根据所述焊线宽度,确定第二引脚中心距;
根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距排布芯片载板的引脚。
2.根据权利要求1所述一种芯片载板引脚排布设计方法,其特征在于,所述根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距这一步骤,具体包括:
根据所述第一跨度、所述第一距离以及所述焊线走线角度,确定芯片载板的第一引脚跨度;
根据所述第一引脚跨度和所述第一引脚数量,确定第一引脚中心距。
3.根据权利要求2所述一种芯片载板引脚排布设计方法,其特征在于,所述根据所述第一跨度、所述第一距离以及所述焊线走线角度,确定芯片载板的第一引脚跨度这一步骤,具体包括:
获取所述第一跨度、所述第一距离以及所述焊线走线角度;
将所述第一跨度、所述第一距离以及所述焊线走线角度至跨度计算公式,得到芯片载板的第一引脚跨度;
所述跨度计算公式为:
b=a+2h*tanθ;
其中b为芯片载板的第一引脚跨度,而a为第一跨度,h为第一距离,θ为焊线走线角度。
4.根据权利要求2所述一种芯片载板引脚排布设计方法,其特征在于,所述根据所述第一引脚跨度和所述第一引脚数量,确定第一引脚中心距这一步骤,具体包括:
将所述第一引脚跨度输入至计算公式,得到第一引脚中心距;
计算公式为:
b=(n-1)*p;
其中,b为第一引脚跨度,n为第一引脚数量,p为第一引脚中心距。
5.根据权利要求1所述一种芯片载板引脚排布设计方法,其特征在于,所述根据所述焊线宽度,确定第二引脚中心距这一步骤,具体包括:将所述焊线宽度的四倍作为所述第二引脚中心距。
6.根据权利要求1所述一种芯片载板引脚排布设计方法,其特征在于,所述根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距设计芯片载板的引脚排布这一步骤,具体包括:
比对所述第一引脚中心距和所述第二引脚中心距;
若所述第二引脚中心距小于所述第一引脚中心距,确定所述第三引脚中心距与所述第一引脚中心距相等;
若所述第二引脚中心距大于所述第一引脚中心距,确定所述第三引脚中心距与所述第二引脚中心距相等。
7.根据权利要求1所述一种芯片载板引脚排布设计方法,其特征在于,所述获取载板引脚和芯片PAD之间的第一距离包括获取载板引脚的中心点至芯片PAD的中心点的垂直距离。
8.一种芯片载板引脚排布设计***,其特征在于,包括:
获取单元,获取芯片同一排首尾两个PAD之间的第一跨度、待排布载板的第一引脚数量、载板引脚中心和芯片PAD中心之间的第一距离、载板引脚与芯片PAD之间的焊线宽度以及焊线走线角度;所述焊线走线角度为所述焊线与载板引脚中心以及PAD中心之间形成的中心线垂直线的夹角;
第一处理单元,用于根据所述第一跨度、所述第一距离、载板的第一引脚数量以及所述焊线走线角度,确定第一引脚中心距;
第二处理单元,用于根据所述焊线宽度,确定第二引脚中心距;
第三处理单元,用于根据所述第一引脚中心距和所述第二引脚中心距,确定第三引脚中心距;以所述第三引脚中心距排布芯片载板的引脚。
9.一种芯片载板引脚排布设计装置,其特征在于包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如权利要求1-7任一项所述一种芯片载板引脚排布设计方法。
10.一种存储介质,其中存储有处理器可执行的指令,其特征在于,所述处理器可执行的指令在由处理器执行时用于执行如权利要求1-7任一项所述一种芯片载板引脚排布设计方法。
CN202210359180.7A 2022-04-07 2022-04-07 一种芯片载板引脚排布设计方法、***、装置与存储介质 Active CN114861587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210359180.7A CN114861587B (zh) 2022-04-07 2022-04-07 一种芯片载板引脚排布设计方法、***、装置与存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210359180.7A CN114861587B (zh) 2022-04-07 2022-04-07 一种芯片载板引脚排布设计方法、***、装置与存储介质

Publications (2)

Publication Number Publication Date
CN114861587A CN114861587A (zh) 2022-08-05
CN114861587B true CN114861587B (zh) 2023-03-10

Family

ID=82628853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210359180.7A Active CN114861587B (zh) 2022-04-07 2022-04-07 一种芯片载板引脚排布设计方法、***、装置与存储介质

Country Status (1)

Country Link
CN (1) CN114861587B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682743B (zh) * 2023-05-15 2024-01-23 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
CN104795379A (zh) * 2015-04-30 2015-07-22 南通大学 差分共面传输线封装引脚内外级联结构
WO2016202152A1 (zh) * 2015-06-16 2016-12-22 华为技术有限公司 芯片封装载板、芯片和电路板
CN111770637A (zh) * 2020-07-22 2020-10-13 浪潮电子信息产业股份有限公司 一种pcb上引脚处的走线方法、走线装置及走线设备
US10997350B1 (en) * 2020-07-02 2021-05-04 International Business Machines Corporation Semiconductor circuit design and unit pin placement
CN113760363A (zh) * 2021-08-18 2021-12-07 珠海妙存科技有限公司 Pad复用电路、mcu及控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504289B1 (ko) * 2016-04-07 2023-02-28 삼성전자 주식회사 인접 핀들 사이의 라우팅 간섭을 제거하는 구조를 갖는 표준 셀과 이를 포함하는 장치
US10268796B2 (en) * 2016-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for pin layout
US11726184B2 (en) * 2019-03-08 2023-08-15 Leddartech Inc. Component for a LIDAR sensor system, LIDAR sensor system, LIDAR sensor device, method for a LIDAR sensor system and method for a LIDAR sensor device
CN112672539B (zh) * 2020-12-07 2022-06-10 苏州浪潮智能科技有限公司 一种电路板芯片封装装置及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
CN104795379A (zh) * 2015-04-30 2015-07-22 南通大学 差分共面传输线封装引脚内外级联结构
WO2016202152A1 (zh) * 2015-06-16 2016-12-22 华为技术有限公司 芯片封装载板、芯片和电路板
CN106257661A (zh) * 2015-06-16 2016-12-28 华为技术有限公司 芯片封装载板、芯片和电路板
US10997350B1 (en) * 2020-07-02 2021-05-04 International Business Machines Corporation Semiconductor circuit design and unit pin placement
CN111770637A (zh) * 2020-07-22 2020-10-13 浪潮电子信息产业股份有限公司 一种pcb上引脚处的走线方法、走线装置及走线设备
CN113760363A (zh) * 2021-08-18 2021-12-07 珠海妙存科技有限公司 Pad复用电路、mcu及控制方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A visualization-based approach for bump-pad/IO-ball placement and routing in flip-chip/BGA technology;A.H. Titus等;《IEEE Transactions on Advanced Packaging》;20060831;第29卷(第3期);第576-586页 *
基于A5303的光电烟雾探测器设计;门秀萍;《常州工学院学报》;20111228(第06期);全文 *
基于Blob分析的芯片管脚检测方法;张洵颖等;《兰州大学学报(自然科学版)》;20080715;全文 *

Also Published As

Publication number Publication date
CN114861587A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US7164592B2 (en) Semiconductor device
US7269521B2 (en) Method for analyzing power distribution system and related techniques
US7113418B2 (en) Memory systems and methods
CN114861587B (zh) 一种芯片载板引脚排布设计方法、***、装置与存储介质
TWI701661B (zh) 記憶體介面檢測方法及電腦程式產品
CN212277194U (zh) 一种存储芯片
US8680524B2 (en) Method of arranging pads in semiconductor device, semiconductor memory device using the method, and processing system having mounted therein the semiconductor memory device
US20070094627A1 (en) Clock forming method for semiconductor integrated circuit and program product for the method
US8525310B2 (en) Leadframe package for high-speed data rate applications
CN100547750C (zh) 半导体装置的封装设计方法及制造方法和布局设计工具
CN112435696A (zh) 芯片及电子装置
US11683883B2 (en) Semiconductor apparatus
CN210156118U (zh) 芯片及电子装置
US8385142B1 (en) Flexible data strobe signal bus structure for wirebond and flip-chip packaging
JP7400537B2 (ja) 半導体装置
CN100518436C (zh) 高速印刷电路板中传输线的布线架构
CN102693337A (zh) 8位位宽和16位位宽内存芯片兼容的内存设备设计方法
US20100170083A1 (en) Leading wiring method, leading wiring program, and leading wiring apparatus
US8754518B1 (en) Devices and methods for configuring conductive elements for a semiconductor package
JP2009239259A (ja) 半導体装置
KR101297192B1 (ko) 화상형성장치, 칩, 및, 칩 패키지
US20130313714A1 (en) Semiconductor device having enhanced signal integrity
US20070260924A1 (en) Memory built in self test circuit and method for generating a hardware circuit comprising the routing boxes thereof
KR100665843B1 (ko) 반도체 장치에서의 패드 배치 구조 및 방법
US11506703B2 (en) Apparatus and method and computer program product for verifying memory interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant