CN114860547A - 一种良率预警和诊断分析的方法、装置 - Google Patents

一种良率预警和诊断分析的方法、装置 Download PDF

Info

Publication number
CN114860547A
CN114860547A CN202210594477.1A CN202210594477A CN114860547A CN 114860547 A CN114860547 A CN 114860547A CN 202210594477 A CN202210594477 A CN 202210594477A CN 114860547 A CN114860547 A CN 114860547A
Authority
CN
China
Prior art keywords
wafer
map
bin
analysis
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210594477.1A
Other languages
English (en)
Inventor
龚雁鹏
赵文政
刘林平
谢箭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technology Co ltd
Original Assignee
Shanghai Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technology Co ltd filed Critical Shanghai Information Technology Co ltd
Priority to CN202210594477.1A priority Critical patent/CN114860547A/zh
Publication of CN114860547A publication Critical patent/CN114860547A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明属于半导体制造技术领域，尤其是涉及一种良率预警和诊断分析的方法、装置，包括良率统计&管控模块、报警分组模块、分析模块和结果前端展示输出模块，所述所述良率统计&管控模块包括Daily Bin Ratio管控预警模组、管控预警Base Line配置模组和Daily良率统计模组。上述的半导体行业智能良率预警和诊断分析的方法，通过对数据库中的数据进行分析，统计分析不良的Wafer，对异常的Wafer进行预警通知，并自动对其进行分析，指出Wafer不良的主要根因，从而更快捷的找出问题，提高Wafer的良率，在整个过程中，由于全自动化，无需人员参与数据的输入和手动计算，大幅提高了分析速率，同时保证了统计分析的准确率。

Description

一种良率预警和诊断分析的方法、装置
技术领域
本发明涉及到半导体制造领域，特别是一种半导体行业智能良率预警和诊断分析的方法。
背景技术
良率是很多制造业工厂的一个重要的评价指标，尤其是对半导体晶圆制造产业来说，每片硅晶圆会经历很多道精密处理，若其中出现一次不完美的处理，会影响到后续的制造过程及产品品质，严重会造成晶圆报废、功亏一篑。
半导体晶圆的良率是根据缺陷晶圆和功能晶圆的比率来计算的。晶圆的良率常规定义为：。Wafer Bin Map(WBM)中有一个特殊的模式，用于确定晶圆制造过程中是否存在异常。即探针测试晶片中每个晶粒的电特性及其在电路中的连接。作为晶圆的代工厂，客户常常需要晶圆产品的良率达到83％及以上，否则被判为废片，从而造成退换货或补差价。因此，晶圆产品的良率关系到制造业的利润，往往都是极大利益。
半导体制造业现有的分析方法，依据各检测点提供的具有缺陷的数据，首先进行人工筛选，找出不良的晶圆种类并排序，依据缺陷的种类顺序。人工将缺陷类的数据进行处理，手动从数据库拉取数据并分析不良的根因。
由于这种方法，虽然是基于电脑***分析，但是人员干预太多，而且根因分析的时候，不能顾及所有的参数，尤其是海量的数据，这使得分析的时候费时费力。而且，人员在操作的过程中，不免会出差错，使得分析的结果会对最终的根因产生影响。
大数据是过去十年在企业中广泛用于数据分析、商业智能和统计应用的概念。由于数据量的快速增长、数据存储成本的下降、软件技术的进步和云环境的成熟，该领域已经成熟对历史数据的先前见解的数据分析可以预测未来的结果，甚至可以创新，创造前所未见的商业模式。
智能工厂和工业4.0的概念最近在全球半导体行业引起了越来越多的关注。半导体产业在全球市场占有重要地位，尤其在晶圆代工、封装和测试领域处于领先地位。由于全球竞争激烈，实施智能制造以提高生产过程的效率、提高设备的自动化程度、增强数据分析能力不仅是一种选择，而且是一种必要的行动。
半导体行业中大数据类型的特征被称为3Vs：海量数据(Volume)，生成数据的速度(Velocity)，有各种类型的数据(Variety)。随着半导体制造技术的进步，工艺变得更长、更复杂，在制造过程中会产生大量数据。每个工位的每台机器在每个过程的步骤中都可以生成数据，因此生成数据的速度很高。从不同机器生成的数据可能有不同的形式，例如图像或数字。积累了大量的生产记录和工艺参数数据，必须加以分析。
因此，有必要在早期确定如何避免产量损失或尽快诊断产量损失的原因，对当下的良率分析进行优化，以便能够更快更准确的进行晶圆良率分析，以节省更多的资金为此，我们提出一种良率预警和诊断分析的方法、装置来解决上述问题。
发明内容
本发明的目的是为了解决现有技术中存在的问题，而提出的一种良率预警和诊断分析的方法、装置。
为了实现上述目的，本发明采用了如下技术方案：
一种良率预警和诊断分析的装置，包括良率统计&管控模块、报警分组模块、分析模块和结果前端展示输出模块，所述所述良率统计 &管控模块包括Daily Bin Ratio管控预警模组、管控预警Base Line配置模组和Daily良率统计模组，所述报警分组模块包括基于 Bin Ratio相关性报警分组模组和基于Bin Map特征报警分组模组，所述分析模块包括Wafer Bin Ratio与数值/非数值型参数相关性分析模组、Bin Map特征相似性分组模组、Bin Map与Site Map特征匹配模组、Bin Map与Defect Map匹配分析模组和Wafer异常生产过程分析模组，所述良率统计&管控模块与报警分组模块连接，所述基于Bin Ratio相关性报警分组模组与基于Bin Map特征报警分组模组和 Wafer Bin Ratio与数值/非数值型参数相关性分析模组分别连接，所述基于Bin Map特征报警分组模组分别与Bin Map特征相似性分组模组、Bin Map与Site Map特征匹配模组、Bin Map与Defect Map匹配分析模组和Wafer异常生产过程分析模组分别连接，所述分析模块和结果前端展示输出模块连接。
优选的，依据发明的目的，提出了通过一种半导体行业智能良率预警和诊断分析装置进行半导体晶圆的良率分析的方法，包括步骤：
1).每日数据进行统计，结合管控的BaseLine配置信息进行预警汇总，得到每日Ratio预警信息。
2).每天对每片wafer map通过整合具有空间相关性的bin作为分类器的输入，分类器输出该bin group的分类结果及其特征，并保存bin map图像信息，该部分是作为后续图像相似性判断的基础元数据。
3).每天对每片defect map输入到分类器，分类器输出该 defect map的分类结果及其特征，并保存defect map图像信息，该部分是作为后续图像相似性判断的基础元数据。
4).基于每日Ratio预警信息，分两类进行分析：基于Wafer的 Ratio相关性分析，基于Wafer Bin Map(WBM)分析。
5).基于每日Ratio预警的wafer，各预警case根据其map类型及相似系数划分组。并取wafer的众数类型作为其bin新的类型。
6).基于Wafer的Ratio相关性分析，进行数值 (Inline/WAT/WaitTime参数)或非数值(Tool/Chamber/Dcoll)相关性分析。
7).Wafer Bin Map(WBM)分析中，基于历史固定时间内的预先 Wafer Bin Map(WBM)分类数据和异常Wafer Bin Map(WBM)分类数据，将预警出来的Wafer与其进行相似度检索，得到基于Bin Map固定时间内的Bad/Good数据。
8).基于Bin Map固定时间内的Bad/Good数据，进行数值 (Inline/WAT/WaitTime参数)或非数值(Tool/Chamber/Dcoll)相关性分析。
9).基于每日Ratio预警出来的Wafer Bin Map(WBM)异常(Die)，进行Wafer BinMap(WBM)质心最近邻的前N个Inline参数和WAT参数分析。
10).基于每天预警出来的异常(die)Wafer，查找与之对应最相似 top N的异常Wafer Bin Map(WBM)，按同Wafer/同产品/跨产品三个维度进行历史固定时间内相似搜索。
与现有技术相比，本一种良率预警和诊断分析的方法、装置的优点在于：
上述的半导体行业智能良率预警和诊断分析的方法，通过对数据库中的数据进行分析，统计分析不良的Wafer，对异常的Wafer进行预警通知，并自动对其进行分析，指出Wafer不良的主要根因，从而更快捷的找出问题，提高Wafer的良率，在整个过程中，由于全自动化，无需人员参与数据的输入和手动计算，大幅提高了分析速率，同时保证了统计分析的准确率。
附图说明
图1是半导体行业智能良率预警和诊断分析方法的框架图。
图2是基于现有数据进行的每日预警分析流程图。
图3是构建bin map图像相似检索时的特征库的流程图。
图4是构建defect map图像相似检索时的特征库的流程图
图5是基于每日Ratio预警wafer对应的map类型及相似分组流程图。
图6是基于每日Ratio预警信息，进行数值 (Inline/WAT/WaitTime参数)相关性分析的流程图。
图7是基于每日Ratio预警信息，进行非数值(Tool)相关性分析的流程图。
图8是基于每日Ratio预警信息，进行非数值(Chamber)相关性分析的流程图。
图9是基于每日Ratio预警信息，进行非数值(Dcoll)相关性分析的流程图。
图10是基于预警Bin Map筛选出固定时间内的Bad/Good数据的流程图。
图11是基于相似检索出来的bad/good的case对应的wafer，进行数值(Inline/WAT/WaitTime参数)相关性分析的流程图。
图12是预警的fail bin从Map维度分析其Inline参数与bin ratio之间的关系的流程图。
图13是预警的fail bin从Map维度分析其WAT参数与bin ratio之间的关系的流程图。
图14是基于预警出来的异常(die)Wafer，查找与之对应最相似 top N的异常Wafer Bin Map(WBM)，按同Wafer/同产品/跨产品三个维度进行历史固定时间内相似搜索的流程图。
具体实施方式
如背景技术中提到的，现存的良率预警及诊断分析方法，需要人工参与计算并分析，不可避免需要大量时间、分析的准确度不高等等问题。
本发明的半导体行业智能良率预警和诊断分析的方法，通过计算机自动拉取数据，对数据进行统计分析，自动诊断分析不良的根因，从而快捷的得到最终的预警和分析结果，而且整个流程不需要人工介入操作，因此具有较高的分析结果。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
一种良率预警和诊断分析装置，参照图1，包括良率统计&管控模块1、报警分组模块2、分析模块3和结果前端展示输出模块4，良率统计&管控模块1包括Daily Bin Ratio管控预警模组11、管控预警Base Line配置模组12和Daily良率统计模组13，报警分组模块2包括基于Bin Ratio相关性报警分组模组21和基于Bin Map特征报警分组模组22，分析模块3包括Wafer Bin Ratio与数值/非数值型参数相关性分析模组31、Bin Map特征相似性分组模组32、Bin Map与Site Map特征匹配模组33、Bin Map与Defect Map匹配分析模组34和Wafer异常生产过程分析模组，良率统计&管控模块1与报警分组2模块连接,进行数据传输，基于Bin Ratio相关性报警分组模组21与基于Bin Map特征报警分组模组22和Wafer BinRatio 与数值/非数值型参数相关性分析模组31分别连接，进行数据传输，基于Bin Map特征报警分组模组22分别与Bin Map特征相似性分组模组32、Bin Map与Site Map特征匹配模组33、Bin Map与Defect Map 匹配分析模组34和Wafer异常生产过程分析模组分别连接，进行数据传输，分析模块3和结果前端展示输出模块4连接，进行数据传输并展示。
实施例二
本发明的半导体行业智能良率预警和诊断分析方法包括步骤：
良率统计&管控模块1生成每日Ratio预警信息。如图2，获取当前一天的Wafer数据，历史固定时间的良率基准数据，Die的描述(类型：G/B/O/S)数据，对数据进行预处理，并按照相应的规则计算退料审查(RMA)/合格率统计(SYL)/统计分类监控***(SBL)，对超出基准的Wafer进行标记预警。同产品若有多个晶粒被预警出来，找出产品对应当天的Wafer数据，按照一定的规则进行相关性分析，若相关，则合并为一条预警信息。最终汇总每日Ratio预警信息。
构建bin map图像相似检索时的特征库。如图3，每天对每片 wafer map通过整合具有空间相关性的bin作为分类器的输入，分类器输出该bin group的分类结果及其特征，并保存bin map图像信息，该部分是作为后续图像相似性判断的基础元数据。
构建defectmap图像相似检索时的特征库。如图4，每天对每片 defect map输入分类器，分类器输出该defect map的分类结果及其特征，并保存defect map图像信息，该部分是作为后续图像相似性判断的基础元数据。
基于每日Ratio预警的wafer，各预警case根据其map类型及相似系数划分组。如图5，并取wafer的众数类型作为其bin新的类型。
基于上述的每日Ratio预警信息，进行数值 (Inline/WAT/WaitTime参数)相关性分析。如图6，找出对应的产品名/类型/bin分组的最新N片Wafer，其中N根据参数类型选择。串表查询对应的参数类型(Inline/WAT/WaitTime)数据，使用斯皮尔曼相关系数进行相关性分析，得到分析结果的Top N，进行格式标准化，存储到数据库中，以便随时查看。
基于上述的每日Ratio预警信息，进行非数值(Tool)相关性分析。如图7，对step内的bin ratio按照Tool参数分组。对每个step内每组bin ratio list进行k-w检验并计算其P-value值。筛选出Top N的step，对筛选的step内的bin ratio list计算中位数和方差并降序，筛选各step对应降序第一的Tool参数，即bin ratio表现最差的Tool，进行格式标准化，存储到数据库中，以便随时查看。
基于上述的每日Ratio预警信息，进行非数值(Chamber)相关性分析。如图8，对step内的bin ratio按照chamber参数分组。对每个step内每组bin ratio list进行k-w检验并计算其P-value值。筛选出Top N的step，对筛选的step内的bin ratio list计算中位数和方差并降序，筛选各step对应降序第一的chamber参数，即bin ratio表现最差的chamber，进行格式标准化，存储到数据库中，以便随时查看。
基于上述的每日Ratio预警信息case，进行非数值(Dcoll)相关性分析。如图9，获取每个case对应Tool设备列表，根据Tool列表查找对应的Dcoll表，按Dcoll表分组，将不同case下属于相同设备类型(Dcoll表名一致)的子分析归为一组。获取相应Dcoll表数据，并追踪历史一定时间内的wafer数据，按特定的分组进行皮尔逊相关性计算，对每个case下的每个Tool的Dcoll保留Top N个参数，进行格式标准化，存储到数据库中，以便随时查看。
Wafer Bin Map(WBM)分析中，筛选出预警Bin Map固定时间内的 Bad/Good数据。如图10，基于历史固定时间内的预先Wafer Bin Map(WBM)分类数据和异常Wafer Bin Map(WBM)分类数据，将预警出来的Wafer与其进行相似度检索，得到基于Bin Map固定时间内的Bad/Good数据。
基于相似检索出来的bad/good的case对应的wafer，进行数值 (Inline/WAT/WaitTime参数)相关性分析。如图11，找出对应的产品名/类型/bin分组的最新N片Wafer，其中N根据参数类型选择。串表查询对应的参数类型(Inline/WAT/WaitTime)数据，使用k-w算法对bin Ratio和参数数据进行相关性计算，得到分析结果的Top N，进行格式标准化，存储到数据库中，以便随时查看。
基于相似检索出来的bad/good非跨产品的case对应的wafer，进行非数值(Tool)相关性分析。这里分别统计各case对应tool关于 wafer list的bad lot数量和good lot数量。对每一个step下各个tool对应的根据lot进行bad good的统计值，挑选出该step下 badcount最大的tool，即定位至该step的tool。按照bad lot数量降序和good lot数量升序进行排序，获取Top N的tool参数，进行格式标准化，存储到数据库中，以便随时查看。
基于相似检索出来的bad/good非跨产品的case对应的wafer，进行非数值(Chamber)相关性分析。这里分别统计各case对应 chamber关于wafer list的bad lot数量和good lot数量。对每一个 step下各个chamber对应的根据lot进行bad/good的统计值，挑选出该step下bad count最大的tool，即定位至该step的chamber。按照bad lot数量降序和good lot数量升序进行排序，获取Top N的 chamber参数，进行格式标准化，存储到数据库中，以便随时查看。
基于相似检索出来的bad/good非跨产品的case对应的wafer，进行非数值(Dcoll)相关性分析。如图9，获取每个case对应Tool 设备列表，根据Tool列表查找对应的Dcoll表，按Dcoll表分组，将不同case下属于相同设备类型(Dcoll表名一致)的子分析归为一组。获取相应Dcoll表数据，并追踪历史一定时间内的wafer数据，按特定的分组将bin ratio值与参数数据进行皮尔逊相关性计算，对每个case下的每个Tool的Dcoll保留Top N个参数，进行格式标准化，存储到数据库中，以便随时查看。
Inline site map对每天预警的fail bin从Map维度分析其 inline参数与binratio之间的关系。如图12，根据每天预警出来的bin map,找出与bin map质心最近的inline参数，对该bin历史时间段的失效率与最近邻inline参数做相关性分析，选出Top N的较强相关性inline参数，绘制inline/bin ratio的散点图及双轴趋势图。
WAT site map对每天预警的fail bin从Map维度分析其WAT参数与bin ratio之间的关系。如图13，主要对卡关预警出来的fail bin在bin map层面(区别于上述的纯数值分析)结合数值分析的方法找到与bin map质心最近的造成相应fail bin的WAT参数，选出TopN的较强相关性inline参数，绘制inline/bin ratio的散点图及双轴趋势图。从而为后续Module trouble shooting(FDC/ESPC/Dcoll/offline/Inline Defect)找到影响相应 bin的Tool/Chamber奠定基础。
基于每天预警出来的异常(die)Wafer，查找与之对应最相似 top N的异常WaferBin Map(WBM)，按同Wafer/同产品/跨产品三个维度进行历史固定时间内相似搜索。如图14，对于同wafer相似检索，采用皮尔逊相关系数计算bin map与defect map基于 feature的相关系数。对于同产品/跨产品相似检索，采用 minHashLSH计算bin map与defect map的相似度，用 product_name筛选出同产品及跨产品的相似检索top10数据。
本发明以晶圆制造过程中收集的制造和工艺数据为基础，以提供异常生产的早期预警，并帮助诊断异常，从而提高良率。根据半导体晶圆制造良率测试数据，提出良率异常预警及异常因素诊断分析方法构建。我们可以及早发现异常现象的类型和产量变化，然后对异常产量因素进行诊断分析，找出最终导致的可疑因素或问题。本发明的贡献在于开发一种半导体行业智能良率预警和诊断分析的方法。它可以缩短查找缺陷原因的分析时间，帮助工程师缩小可疑因素的范围，提高决策质量。
以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种半导体行业智能良率预警和诊断分析装置，包括良率统计&管控模块(1)、报警分组模块(2)、分析模块(3)和结果前端展示输出模块(4)，其特征在于，所述所述良率统计&管控模块(1)包括Daily Bin Ratio管控预警模组(11)、管控预警Base Line配置模组(12)和Daily良率统计模组(13)，所述报警分组模块(2)包括基于Bin Ratio相关性报警分组模组(21)和基于Bin Map特征报警分组模组(22)，所述分析模块(3)包括Wafer Bin Ratio与数值/非数值型参数相关性分析模组(31)、Bin Map特征相似性分组模组(32)、Bin Map与Site Map特征匹配模组(33)和Bin Map与Defect Map匹配分析模组(34)，所述良率统计&管控模块(1)与报警分组模块(2)连接，所述基于Bin Ratio相关性报警分组模组(21)与基于Bin Map特征报警分组模组(22)和Wafer Bin Ratio与数值/非数值型参数相关性分析模组(31)分别连接，所述基于Bin Map特征报警分组模组(22)分别与Bin Map特征相似性分组模组(32)、Bin Map与Site Map特征匹配模组(33)和Bin Map与Defect Map匹配分析模组(34)分别连接，所述分析模块(3)和结果前端展示输出模块(4)连接。
2.根据权利要求1所述的一种半导体行业智能良率预警和诊断分析装置进行半导体行业智能良率预警和诊断分析的方法，其特征在于，用于对数据库中的数据进行分析，统计分析不良的Wafer，对异常的Wafer进行预警通知，并自动对其进行分析，指出Wafer不良的主要根因，包括如下步骤：
①每日数据统计，结合管控BaseLine配置信息进行预警汇总，得到Ratio预警信息。
②每天对每片wafer map通过整合具有空间相关性的bin作为分类器的输入，分类器输出该bin group的分类结果及其特征，并保存bin map图像信息。
③每天对每片defect map输入到分类器，分类器输出该defect map的分类结果及其特征，并保存defect map图像信息。
④基于每日Ratio预警信息，分两类进行分析：基于Wafer的Ratio相关性分析，基于Wafer Bin Map(WBM)分析。
⑤基于每日Ratio预警的wafer，各预警case根据其map类型及相似系数划分组。并取wafer的众数类型作为其bin新的类型。
⑥基于Wafer的Ratio相关性分析，进行数值(Inline/WAT/WaitTime参数)或非数值(Tool/Chamber/Dcoll)相关性分析。
⑦Wafer Bin Map(WBM)分析中，基于历史固定时间内的预先Wafer Bin Map(WBM)分类数据和异常Wafer Bin Map(WBM)分类数据，将预警出来的Wafer与其进行相似度检索，得到基于Bin Map固定时间内的Bad/Good数据。
⑧基于Bin Map固定时间内的Bad/Good数据，进行数值(Inline/WAT/WaitTime参数)或非数值(Tool/Chamber/Dcoll)相关性分析。
⑨基于每日Ratio预警出来的Wafer Bin Map(WBM)异常(Die)，进行Wafer Bin Map(WBM)质心最近邻的前N个Inline参数和WAT参数分析。
⑩基于每天预警出来的异常(die)Wafer，查找与之对应最相似top N的异常Wafer BinMap(WBM)，按同Wafer/同产品/跨产品三个维度进行历史固定时间内相似搜索。
3.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：根据每日的数据进行统计，结合管控的BaseLine配置信息进行预警汇总。
4.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：每天对每片wafer map通过整合具有空间相关性的bin作为分类器的输入，分类器输出该bingroup的分类结果及其特征。
5.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：每天对每片defect map输入到分类器，分类器输出该defect map的分类结果及其特征。
6.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：基于每日Ratio预警的wafer，各预警case根据其map类型及相似系数划分组。
7.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：基于Wafer的Ratio相关性分析，进行数值(Inline/WAT/WaitTime参数)或非数值(Tool/Chamber/Dcoll)相关性分析。
8.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：将预警出来的Wafer进行相似度检索，得到基于Bin Map固定时间内的Bad/Good数据。
9.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：依据Bin Map site信息分析出Wafer Bin Map(WBM)质心最近邻的前N个Inline参数和WAT参数分析。
10.如权利要求2所述的半导体行业智能良率预警和诊断分析的方法，其特征在于：预警出来的异常(die)Wafer，按同Wafer/同产品/跨产品三个维度进行历史固定时间内相似搜索，查找与之对应最相似top N的异常Wafer Bin Map(WBM)。
CN202210594477.1A 2022-05-27 2022-05-27 一种良率预警和诊断分析的方法、装置 Pending CN114860547A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210594477.1A CN114860547A (zh) 2022-05-27 2022-05-27 一种良率预警和诊断分析的方法、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210594477.1A CN114860547A (zh) 2022-05-27 2022-05-27 一种良率预警和诊断分析的方法、装置

Publications (1)

Publication Number Publication Date
CN114860547A true CN114860547A (zh) 2022-08-05

Family

ID=82642085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210594477.1A Pending CN114860547A (zh) 2022-05-27 2022-05-27 一种良率预警和诊断分析的方法、装置

Country Status (1)

Country Link
CN (1) CN114860547A (zh)

Similar Documents

Publication Publication Date Title
KR940001808B1 (ko) 검사 데이터 해석 시스템
US8607169B2 (en) Intelligent defect diagnosis method
CN109711659B (zh) 一种工业生产的良率提升管理***和方法
Yuan-Fu A deep learning model for identification of defect patterns in semiconductor wafer map
CN102473660B (zh) 等离子加工***自动瑕疵检测和分类及其方法
WO1997035337A1 (en) Process control system
US20090048700A1 (en) Method for reporting the status of a control application in an automated manufacturing environment
US20090049011A1 (en) Tool to report the status and drill-down of an application in an automated manufacturing environment
JP2008511140A (ja) 局所的外れ値の検出のための方法および装置
WO2009025953A1 (en) A tool for reporting the status and drill-down of a control application in an automated manufacturing environment
CN109406984B (zh) 集成电路全生态链智能测试分析方法
CN113614758A (zh) 设备指标优良性等级预测模型训练方法、监控***和方法
CN112200806A (zh) 一种晶圆的缺陷分析方法和***
CN116450399A (zh) 微服务***故障诊断及根因定位方法
KR102470763B1 (ko) 데이터 이상치 탐색 장치 및 방법
JP7354421B2 (ja) エラー要因の推定装置及び推定方法
US20230377132A1 (en) Wafer Bin Map Based Root Cause Analysis
CN117689646A (zh) 一种正负样本融合的高精度缺陷检测方法、***及介质
CN114860547A (zh) 一种良率预警和诊断分析的方法、装置
WO2023184281A1 (zh) 一种检测参数分析方法及装置
CN115905802A (zh) 基于热力图的半导体晶圆测试良率分析方法
JP4758619B2 (ja) 問題工程特定方法および装置
US7363098B2 (en) Method to identify machines causing excursion in semiconductor manufacturing
JP2000077495A (ja) 検査システム及びそれを用いた電子デバイスの製造方法
TWI230349B (en) Method and apparatus for analyzing manufacturing data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination