CN114846918A - 电子部件模块以及电子部件模块的制造方法 - Google Patents

电子部件模块以及电子部件模块的制造方法 Download PDF

Info

Publication number
CN114846918A
CN114846918A CN202080086640.2A CN202080086640A CN114846918A CN 114846918 A CN114846918 A CN 114846918A CN 202080086640 A CN202080086640 A CN 202080086640A CN 114846918 A CN114846918 A CN 114846918A
Authority
CN
China
Prior art keywords
electronic component
component module
main surface
substrate
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080086640.2A
Other languages
English (en)
Inventor
冈部凉平
小松了
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114846918A publication Critical patent/CN114846918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

电子部件模块(10)具备基板(20)、电子部件(41)、绝缘性树脂(51)以及屏蔽膜(70)。绝缘性树脂(51)覆盖基板(20)的第一主面(201)侧。绝缘性树脂(51)使电子部件(41)的相反面(412)露出。屏蔽膜(70)覆盖绝缘性树脂(51)以及电子部件(41)的相反面(412)。相反面(412)具有凹凸部。凹凸部的凹部(4121)是比凹凸部的凸部(4122)更平滑的形状。

Description

电子部件模块以及电子部件模块的制造方法
技术领域
本发明涉及在基板安装有电子部件的电子部件模块。
背景技术
在专利文献1中记载有在布线基板的主面安装有电子部件的高频模块。电子部件是半导体元件、芯片部件。
布线基板的主面以及电子部件被密封树脂层覆盖。密封树脂层的外表面被屏蔽层覆盖。
专利文献1：日本特开2018－88460号公报
有针对专利文献1所示的结构，磨削密封树脂层直至作为电子部件的半导体元件(半导体IC)露出，并在半导体元件的表面直接形成屏蔽层的结构。
该情况下，有与密封树脂层一起磨削不少半导体元件的表面，而伴随于此形成形状尖锐的磨削痕的情况。而且，有在屏蔽层产生沿着该磨削痕的裂缝、剥离的情况。像这样，若在屏蔽层产生裂缝、剥离，则高频模块的电磁屏蔽性降低。
发明内容
因此，本发明的目的在于提供抑制了屏蔽膜的裂缝、剥离的电子部件模块。
该发明的电子部件模块具备：基板，具有第一主面和第二主面，将第二主面侧作为安装侧；第一电子部件，安装于第一主面，具有与基板对置的对置面和与该对置面相反侧的相反面；绝缘性树脂，覆盖第一主面侧；以及屏蔽膜，覆盖绝缘性树脂。相反面从绝缘性树脂露出。屏蔽膜覆盖相反面。相反面具有凹凸部。凹凸部的凹部是比凹凸部的凸部更平滑的形状。
在该结构中，通过凹凸部来消除磨削痕。而且，由于凹部平滑，能够抑制可能成为产生裂缝等的原因的陡峭的缝隙。
根据该发明，能够抑制屏蔽膜的裂缝、剥离。
附图说明
图1的(A)是表示第一实施方式的电子部件模块的结构的侧面剖视图，图1的(B)是放大电子部件的相反面的形状后的侧面剖视图。
图2是表示第一实施方式的电子部件模块的制造方法的流程图。
图3的(A)、图3的(B)、图3的(C)、图3的(D)是表示制造工序的各工序中的结构的侧面剖视图。
图4是表示第二实施方式的电子部件模块的结构的侧面剖视图。
图5是表示第三实施方式的电子部件模块的结构的侧面剖视图。
图6是表示第四实施方式的电子部件模块的结构的侧面剖视图。
具体实施方式
(第一实施方式)
参照图对本发明的第一实施方式的电子部件模块进行说明。图1的(A)是表示第一实施方式的电子部件模块的结构的侧面剖视图，图1的(B)是放大电子部件的相反面的形状后的侧面剖视图。
如图1的(A)所示，电子部件模块10具备基板20、电子部件41、绝缘性树脂51、多个端子导体61以及屏蔽膜70。
基板20具有绝缘性的主体，具备用于实现电子部件模块10的导体图案。基板20例如通过层叠形成有规定的导体图案的多个绝缘体层而成。此外，省略形成在基板20的内部的导体图案的图示。基板20例如为矩形的平板，具有相互对置的第一主面201和第二主面202。基板20是陶瓷多层基板。另外，基板20也可以是树脂多层基板。
在基板20的第一主面201形成有多个焊盘导体211。焊盘导体211的个数以及排列与电子部件41的端子数以及端子排列对应。
在基板20的第二主面202形成有多个端子导体61。多个端子导体61是电子部件模块10的外部连接端子。
电子部件41使用半导体。例如，电子部件41例如是未通过绝缘性树脂等单独地模制的所谓的裸芯片的半导体IC。电子部件41与本发明的“第一电子部件”对应。此外，电子部件41也可以是压电体元件。
电子部件41具备与基板对置的对置面411、和与该对置面相反侧的相反面412。在对置面411例如形成有焊料凸块等。电子部件41的功能电路例如形成于对置面411的表面以及表面附近。在相反面412不形成焊料凸块等。
电子部件41是能够通过半导体的磨削而薄型化的部件。此时，磨削相反面412侧。
电子部件41配置在基板20的第一主面201侧。此时，电子部件41被配置为对置面411与基板20的第一主面201对置。电子部件41使用焊料等与焊盘导体211接合(安装)。
绝缘性树脂51覆盖基板20的第一主面201侧。更具体而言，绝缘性树脂51覆盖电子部件41的对置面411以及侧面。换句话说，电子部件41的相反面412从绝缘性树脂51向外部露出。
通过具备绝缘性树脂51，能够从外部环境保护电子部件41以及形成于基板20的第一主面201的导体图案。
屏蔽膜70是导电性的膜。屏蔽膜70覆盖绝缘性树脂51的外表面的整个面、电子部件41的相反面412、以及基板20的侧面的整个面。像这样，通过配置屏蔽膜70，能够抑制电子部件41以及形成于基板20的电结构与外部环境的不需要的耦合、干扰。另外，优选屏蔽膜70与接地电位连接。该情况例如能够通过在基板20的内层使接地电极(未图示)从基板侧面露出，并将屏蔽膜70与该露出的接地电极连接来实现。屏蔽膜70的厚度(平均厚度)例如在1.0μm以上且在10.0μm以下。
在这样的结构中，电子部件模块10具备图1的(B)所示的结构。
如图1的(B)所示，在电子部件模块10中，电子部件41的相反面412具有交替地出现凹部4121以及凸部4122的凹凸部。凹凸部形成于相反面412的整个面。此外，虽然凹凸部也可以形成于相反面412的至少一部分，但优选形成于整个面。
并且，凹部4121是比凸部4122更平滑的形状。换句话说，凹部4121没有急剧的外表面的形状变化，形状的变化率也比凸部4122小。
通过这样的结构，能够抑制从包括半导体的电子部件41的相反面412向电子部件41的内部发展的陡峭的形状的缝隙。因此，电子部件模块10能够抑制起因于该缝隙的屏蔽膜70的裂缝、剥离。由此，电子部件模块10能够实现可靠性较高的屏蔽性能。
此外，优选凹凸部的表面粗糙度(例如，算术平均粗糙度Ra)小于1.0μm。该阈值1.0μm是发明者通过实验导出的值。具体而言，使实际规格上的屏蔽膜的最低厚度为2.0μm，进行裂缝、剥离的产生实验，通过实验得出：若为小于1.0μm的表面粗糙度，则几乎不产生裂缝、剥离，若为1.0μm以上的表面粗糙度，则容易产生裂缝、剥离。因此，若表面粗糙度在该范围内，则能够更可靠地抑制裂缝、剥离。
另外，在该结构中，通过磨削电子部件41，使电子部件模块10低高度化。因此，电子部件模块10能够在具有较高的可靠性的屏蔽性能的同时，实现低高度化。
能够通过以下所示的制造方法实现包括这样的结构的电子部件模块10。图2是表示第一实施方式的电子部件模块的制造方法的流程图。图3的(A)、图3的(B)、图3的(C)、图3的(D)是表示制造工序的各工序中的结构的侧面剖视图。
首先，如图3的(A)所示，在基板20的第一主面201安装包括半导体IC等的电子部件41(S11)。
接下来，如图3的(B)所示，利用绝缘性树脂51对基板20的第一主面201侧进行密封。此时，绝缘性树脂51形成为覆盖电子部件41的整体。
接下来，如图3的(C)所示，在基板20的第一主面201侧，从绝缘性树脂51的与向第一主面201的抵接面相反侧的面起磨削绝缘性树脂51，直至电子部件41的相反面412露出。此时，更优选磨削电子部件41，直至电子部件41的可靠性、电特性不产生问题的程度。由此，电子部件模块10能够进一步小型化。
接下来，如图3的(D)所示，对电子部件41的相反面412照射激光，形成凹凸部(凹部4121以及凸部4122)(S14)。激光是不透过电子部件主体的波长的激光，例如在电子部件41包括Si半导体的情况下，优选使用UV激光，在电子部件41包括压电体的情况下，不仅是UV激光，也能够使用绿色激光(波长532μm)。更具体而言，在相反面412，将激光聚光为激光成为由规定的直径构成的圆形(形成规定面积的激光点)。通过在该状态下，在与相反面412平行的方向上扫描激光，从而在相反面412的整个面形成激光痕。此时，激光点的中心部分照射的部位成为凹部4121，外周部照射的部位成为凸部4122。这样，通过使用激光痕，如图1的(B)所示，凹部4121的表面变得平滑。由此，不容易产生屏蔽膜70的裂缝、破损。另外，虽然凸部4122不如凹部4121那样平滑，但屏蔽膜70容易附着于凸部4122，所以不容易产生屏蔽膜70的裂缝、破损。
接下来，例如通过溅射等形成屏蔽膜70。由此，形成包括图1的(A)、图1的(B)所示的结构的电子部件模块10。而且，通过使用该制造方法，能够更可靠且容易地制造能够抑制屏蔽膜70的裂缝、破损的电子部件模块10。
(第二实施方式)
参照图对本发明的第二实施方式的电子部件模块进行说明。图4是表示第二实施方式的电子部件模块的结构的侧面剖视图。
如图4所示，第二实施方式的电子部件模块10A相对于第一实施方式的电子部件模块10，在具备印字部80这一点不同。电子部件模块10A的其它的结构与电子部件模块10相同，省略相同部位的说明。
电子部件模块10A具备印字部80。印字部80形成于电子部件41的相反面412。通过形成于相反面412的槽(印字槽)实现印字部80。印字部80的深度比凹凸部的表面粗糙度大。由此，即使有凹凸部，也能够容易地识别印字部80的字符。
例如与凹凸部相同地通过激光的照射形成印字部80。例如，在凹凸部用的激光的照射之后进行印字部80用的激光的照射。此时，印字部80的形成所使用的激光的照射条件是与凹凸部的形成所使用的激光的照射条件不同的条件。例如，关于印字部80的形成所使用的激光的照射条件，提高脉冲能量，或者以低扫描速度形成高脉冲频率而提高脉冲照射密度。由此，印字部80的深度比凹凸部的表面粗糙度大。
此外，这样的印字部80也通过激光的照射来形成，因此槽的底面平滑。因此，在印字部80的底部，也能够抑制屏蔽膜70的裂缝、破损。
这样，即使具有印字部80，电子部件模块10A也能够实现可靠性较高的屏蔽性能。另外，通过具备印字部80，即使磨削电子部件41，而削除原来的电子部件41的印字，也能够通过该印字部80进行再现。
(第三实施方式)
参照图对本发明的第三实施方式的电子部件模块进行说明。图5是表示第三实施方式的电子部件模块的结构的侧面剖视图。
如图5所示，第三实施方式的电子部件模块10B相对于第二实施方式的电子部件模块10A，在基板20的第二主面202侧也安装安装型电子部件这一点不同。即，电子部件模块10B为所谓的两面安装型。电子部件模块10B的其它的结构与电子部件模块10A相同，省略相同部位的说明。
电子部件模块10B在基板20的第二主面202侧具备电子部件42、电子部件43、绝缘性树脂52以及柱状导体610。
在基板20的第二主面202形成有多个焊盘导体221、多个焊盘导体222、以及多个外部连接用端子导体290。多个焊盘导体221的个数以及排列与电子部件42的端子数以及端子排列对应。多个焊盘导体222的个数以及排列与电子部件43的端子数以及端子排列对应。多个外部连接用端子导体290在基板20的第二主面202，在外周端的附近沿着外周端排列。此外，多个外部连接用端子导体290并不需要一定沿着基板的外周端进行排列，例如也可以配置在电子部件42与电子部件43之间。
电子部件42以及电子部件43例如是半导体IC、树脂模制后的有源元件(晶体管等)、芯片电容器元件、芯片电感器元件、芯片电阻元件等。电子部件42、电子部件43与本发明的“第二电子部件”对应。
电子部件42使用焊料等接合(安装)于焊盘导体221。电子部件43使用焊料等接合(安装)于焊盘导体222。
柱状导体610例如由铜等金属构成。多个柱状导体610使用焊料等接合(安装)于多个外部连接用端子导体290。柱状导体610是利用电镀等形成的突起电极、金属销、导通孔导体等。另外，也可以代替柱状导体，而为焊料凸块。
绝缘性树脂52覆盖基板20的第二主面202侧。绝缘性树脂52覆盖电子部件42、电子部件43以及柱状导体610。通过具备绝缘性树脂52，能够从外部环境保护电子部件42、电子部件43以及形成于基板20的第二主面202的导体图案。
端子导体61形成于柱状导体610的与和外部连接用端子导体290的接合面相反侧的面。该端子导体61成为用于将电子部件模块10B安装于其它的电路基板的端子。即，在电子部件模块10B中，基板20的第二主面202侧成为向其它的电路基板的安装侧。
屏蔽膜70覆盖绝缘性树脂51的外表面的整个面、电子部件41的相反面412、基板20的侧面的整个面、以及绝缘性树脂52的侧面的整个面。像这样，通过配置屏蔽膜70，能够抑制电子部件41、电子部件42、电子部件43以及形成于基板20的电结构与外部环境的不需要的耦合、干扰。
即使是这样的两面安装型，电子部件模块10B通过在电子部件41的相反面412具有上述的凹凸部，也能够抑制屏蔽膜的裂缝、破损，能够实现可靠性较高的屏蔽性能。
(第四实施方式)
参照图对本发明的第四实施方式的电子部件模块进行说明。图6是表示第四实施方式的电子部件模块的结构的侧面剖视图。
如图6所示，第四实施方式的电子部件模块10C相对于第三实施方式的电子部件模块10B，在电子部件的安装的结构上不同。电子部件模块10C的其它的结构与电子部件模块10B相同，省略相同部位的说明。
代替电子部件模块10B的电子部件42以及电子部件43，而电子部件模块10C具备电子部件44以及电子部件45。电子部件44例如是不能磨削的电子部件，电子部件44例如是树脂模制后的有源元件(晶体管等)、芯片电容器元件、芯片电感器元件、芯片电阻元件等。电子部件44的高度比磨削后的电子部件41的高度低。电子部件45例如是能够通过磨削而薄型化的电子部件。例如通过半导体、压电体形成电子部件45。
在基板20的第一主面201形成有多个焊盘导体214。多个焊盘导体214的个数以及排列与电子部件44的端子数以及端子排列对应。电子部件44使用焊料等接合(安装)于焊盘导体214。
在基板20的第二主面202形成有多个焊盘导体225。多个焊盘导体225的个数以及排列与电子部件45的端子数以及端子排列对应。电子部件45使用焊料等接合(安装)于焊盘导体225。
电子部件45的相反面与绝缘性树脂52的和与基板20的抵接面相反侧的面成为同一平面，从绝缘性树脂52露出。此外，只要是高度比研磨后的电子部件45低的部件，则也可以安装于基板20的第二主面202。
即使是这样的结构，电子部件模块10C通过在电子部件41的相反面412具有上述的凹凸部，也能够抑制屏蔽膜的裂缝、破损，能够实现可靠性较高的屏蔽性能。并且，电子部件模块10C能够在基板20的第一主面201侧、第二主面202侧双方，将电子部件磨削为较薄。由此，电子部件模块10C能够在基板20的两面安装电子部件的结构中，实现薄型化。
此外，虽然在上述的各实施方式中，示出了在主面安装一个能够磨削的电子部件的方式，但也可以安装多个能够磨削的电子部件。另外，不能磨削的电子部件的个数也并不限定于上述的实施方式。
附图标记说明：10、10A、10B、10C…电子部件模块，20…基板，41、42、43、44、45…电子部件，51、52…绝缘性树脂，61…端子导体，70…屏蔽膜，80…印字部，201…第一主面，202…第二主面，211、214、221、222、225…焊盘导体，290…外部连接用端子导体，411…对置面，412…相反面，610…柱状导体，4121…凹部，4122…凸部。

Claims (8)

1.一种电子部件模块，其中，具备：
基板，具有第一主面和第二主面，将上述第二主面侧作为安装侧；
第一电子部件，安装于上述第一主面，具有与上述基板对置的对置面和与该对置面相反侧的相反面；
绝缘性树脂，覆盖上述第一主面侧；以及
屏蔽膜，覆盖上述绝缘性树脂，
上述相反面从上述绝缘性树脂露出，
上述屏蔽膜覆盖上述相反面，
上述相反面具有凹凸部，
上述凹凸部的凹部是比上述凹凸部的凸部更平滑的形状。
2.一种电子部件模块，其中，具备：
基板，具有第一主面和第二主面，将上述第二主面侧作为安装侧；
第一电子部件，安装于上述第一主面，具有与上述基板对置的对置面和与该对置面相反侧的相反面；
绝缘性树脂，覆盖上述第一主面侧；以及
屏蔽膜，覆盖上述绝缘性树脂，
上述相反面从上述绝缘性树脂露出，
上述屏蔽膜覆盖上述相反面，
上述相反面具有凹凸部，
上述凹凸部的算术平均粗糙度Ra小于1μm。
3.根据权利要求1或2所述的电子部件模块，其中，
上述凹凸部形成于上述相反面的整个面。
4.根据权利要求1～3中的任意一项所述的电子部件模块，其中，
上述相反面具有印字槽，
上述印字槽的深度比上述凹凸部的表面粗糙度大。
5.根据权利要求1～4中的任意一项所述的电子部件模块，其中，
上述电子部件模块具备安装于上述第二主面的第二电子部件。
6.一种电子部件模块的制造方法，其中，具有：
在基板的第一主面安装包括半导体的电子部件的工序；
利用绝缘性树脂覆盖上述第一主面以及上述电子部件的工序；
磨削上述绝缘性树脂以使上述电子部件的与安装于上述基板的一侧相反侧的相反面露出的工序；
在上述相反面形成凹部相对于凸部是平滑的形状的凹凸部的工序；以及
利用屏蔽膜覆盖上述绝缘性树脂的外表面以及上述相反面的工序。
7.根据权利要求6所述的电子部件模块的制造方法，其中，
通过照射不透过上述半导体的激光来进行形成上述凹凸部的工序。
8.根据权利要求7所述的电子部件模块的制造方法，其中，
上述激光是UV激光或者绿色激光。
CN202080086640.2A 2019-12-20 2020-11-24 电子部件模块以及电子部件模块的制造方法 Pending CN114846918A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-229956 2019-12-20
JP2019229956 2019-12-20
PCT/JP2020/043596 WO2021124806A1 (ja) 2019-12-20 2020-11-24 電子部品モジュール、および、電子部品モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN114846918A true CN114846918A (zh) 2022-08-02

Family

ID=76477265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080086640.2A Pending CN114846918A (zh) 2019-12-20 2020-11-24 电子部件模块以及电子部件模块的制造方法

Country Status (3)

Country Link
US (1) US11871523B2 (zh)
CN (1) CN114846918A (zh)
WO (1) WO2021124806A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017698A1 (ja) * 2021-08-10 2023-02-16 株式会社村田製作所 モジュール
WO2023047957A1 (ja) * 2021-09-27 2023-03-30 株式会社村田製作所 高周波モジュール、及び、通信装置
CN118215995A (zh) * 2021-11-10 2024-06-18 株式会社村田制作所 模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356436A (ja) * 2003-05-29 2004-12-16 Fujitsu Hitachi Plasma Display Ltd 熱交換部品及びこれを用いた表示装置、放熱フィン及びこれを用いた表示装置
WO2007094368A1 (ja) * 2006-02-16 2007-08-23 Matsushita Electric Industrial Co., Ltd. 弾性表面波デバイス、およびこれを用いた弾性表面波フィルタとアンテナ共用器、並びにこれを用いた電子機器
JP5283880B2 (ja) * 2007-10-01 2013-09-04 株式会社東芝 真空成膜装置
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
JP2017037930A (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
WO2018074035A1 (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
JP6776801B2 (ja) * 2016-10-18 2020-10-28 株式会社デンソー 電子装置及びその製造方法
WO2018092529A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 高周波モジュール
JP6900660B2 (ja) 2016-11-28 2021-07-07 株式会社村田製作所 シールド層を有するモジュール
KR102266668B1 (ko) * 2016-12-02 2021-06-21 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
JP6965928B2 (ja) 2017-06-29 2021-11-10 株式会社村田製作所 高周波モジュール
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
US10937741B2 (en) * 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making

Also Published As

Publication number Publication date
WO2021124806A1 (ja) 2021-06-24
US11871523B2 (en) 2024-01-09
US20220264748A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US7180012B2 (en) Module part
CN114846918A (zh) 电子部件模块以及电子部件模块的制造方法
US8242612B2 (en) Wiring board having piercing linear conductors and semiconductor device using the same
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
US20150131231A1 (en) Electronic component module and manufacturing method thereof
US20040136123A1 (en) Circuit devices and method for manufacturing the same
WO2007116657A1 (ja) 中継基板とその製造方法およびそれを用いた立体回路装置
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JP2018093013A (ja) 無線モジュール及び無線モジュールの製造方法
US20180277490A1 (en) Semiconductor package and manufacturing method thereof
CN112640102A (zh) 电子部件模块及电子部件模块的制造方法
US11903120B2 (en) Radio frequency module
CN111788675A (zh) 高频模块
US20110174526A1 (en) Circuit module
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
CN112913341B (zh) 电子部件模块以及电子部件模块的制造方法
JP2018201248A (ja) 無線モジュール
JP3320932B2 (ja) チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
US20210399084A1 (en) Electronic component module
JP2006278756A (ja) 圧電振動子収納用パッケージおよび圧電装置
TWI705534B (zh) 表面黏著式電子組件
US20220183156A1 (en) Stacked-layer board, electronic component module, and method of manufacturing stacked-layer board
WO2021124805A1 (ja) 電子部品モジュール
WO2022080360A1 (ja) 電子部品モジュール、サブモジュールおよびその製造方法
US20230225092A1 (en) Electronic component module and method of manufacturing electronic component module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination