CN114844750A - 基于全同步采样的快速幅相一致性标校方法 - Google Patents

基于全同步采样的快速幅相一致性标校方法 Download PDF

Info

Publication number
CN114844750A
CN114844750A CN202210396238.5A CN202210396238A CN114844750A CN 114844750 A CN114844750 A CN 114844750A CN 202210396238 A CN202210396238 A CN 202210396238A CN 114844750 A CN114844750 A CN 114844750A
Authority
CN
China
Prior art keywords
fpga
sampling
amplitude
phase
synchronous sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210396238.5A
Other languages
English (en)
Inventor
冯迎林
郭肃丽
张雨明
许智涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN202210396238.5A priority Critical patent/CN114844750A/zh
Publication of CN114844750A publication Critical patent/CN114844750A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明公开了一种基于全同步采样的快速幅相一致性标校方法,包括连接同步采样设备,进行同步采样配置,进行一致性标校等步骤。本发明基于多通道的同步采样,使用FPGA信号处理、EEPROM零值存取和通道校准来实现快速一致性标校。FPGA内的校准使用乘法器做移相和幅度校正,只需要两个延时,可满足快速标校的要求。

Description

基于全同步采样的快速幅相一致性标校方法
技术领域
本发明涉及相控阵技术领域,具体涉及一种基于全同步采样的快速幅相一致性标校方法。
背景技术
随着相控阵技术的发展,相控阵也朝着多通道、小型化发展。如图1所示,传统的模拟相控阵标校,需要利用矢量网络分析仪,测试并记录每个通道的幅相零值,并通过调试设备将幅相零值存储到起来,整个过程复杂、缓慢,需要大量的人力物力。随着相控阵通道数的增加,标校时间也随之增加。随着相控阵小型化的发展,对测试仪器测试线缆的要求导致标校成本的增加。
随着数字技术的发展,FPGA可处理的资源越来越高、速度越来越快。目前,JESD204B标准协议可以解决板卡间的同步问题,其使用SYSREF信号,并且ADC到FPGA信号各个通道设置等长,以此来满足全同步采样。这就给快速一致性标校提供了基础。但是,现有技术中尚没有利用这一点来实现全同步采样的尝试。
发明内容
针对上述现有技术的不足,本发明提出了一种基于全同步采样的快速幅相一致性标校方法,该方法基于多通道的同步采样,使用FPGA信号处理、EEPROM零值存取和通道校准来实现快速一致性标校。
为了实现上述目的,本发明所采取的技术方案为:
一种基于全同步采样的快速幅相一致性标校方法,包括以下步骤:
(1)连接同步采样设备,其中,信号源输出的模拟信号经分路器分为多路,输入FPGA的多个采样通道,监控计算机通过串口与FPGA连接;
(2)通过监控计算机向FPGA发送指令,进行同步采样配置;具体方式为:
(201)FPGA的多个采样通道同时进行零中频采样;
(202)根据采样后的I/Q数据,计算各个通道间的相位一致性,测试通道间是否满足同步采样;
(203)如果满足同步采样,则FPGA内部不进行配置,如果通道间有差异,则通过FPGA配置时钟芯片通道间的延时,达到同步采样;
(3)通过监控计算机向FPGA发送指令,进行一致性标校;具体方式为:
(301)FPGA的多个采样通道同时进行零中频采样;
(302)对采样后的I/Q数据进行信号处理,得到幅度零值和相位零值;
(303)将幅度零值和相位零值存储到EEPROM中;
(304)重新上电,通过FPGA读取EEPROM存储的幅度零值和相位零值,完成各通道校正。
进一步的,步骤(201)和(301)中,每次采样的抖动范围不超过±5皮秒。
进一步的,步骤(302)的具体方式为:
对各通道的采样数据做积分清洗,减少误差;
对清洗后的数据,通过反正切算法计算相位零值;
对清洗后的数据做FFT,然后通过峰值搜索计算幅度零值。
进一步的,步骤(304)中完成各通道校正的具体方式为:通过移相完成相位校正,通过乘以幅度零值完成幅度校正。
本发明的有益效果在于:
1、本发明基于多通道的同步采样,使用FPGA信号处理、EEPROM零值存取和通道校准来实现快速一致性标校。
2、本发明利用FPGA进行校准,使用乘法器做移相和幅度校正,只需要两个延时,满足快速标校的要求。
附图说明
图1是传统模拟通过矢量网络分析仪幅相一致性标校的原理示意图;
图2是本发明实施例中同步采样仪器的连接框图;
图3是本发明实施例中配置阶段的处理流程图;
图4是本发明实施例中标校阶段的处理流程图。
具体实施方式
以下结合附图对本发明做进一步的说明。
一种基于全同步采样的快速幅相一致性标校方法,包括以下步骤:
(1)按照图2连接同步采样设备,其中,信号源输出的模拟信号经分路器分为多路,输入FPGA的多个采样通道,监控计算机通过串口与FPGA连接;
(2)通过监控计算机向FPGA发送指令,进行同步采样配置;
(3)通过监控计算机向FPGA发送指令,进行一致性标校。
其中,步骤(2)如图3所示,具体方式如下:
(201)监控计算机通过串口发送指令配置FPGA处理标定模式;
(202)各通道ADC进行零中频采样,采样后的I/Q数据通过FPGA计算各个通道间的相位一致性,测试通道间是否满足同步采样;
(203)如果满足同步采样,则FPGA内部不需要配置,如果通道间有差异,需要通过FPGA配置时钟芯片通道间的延时来达到同步采样;
(204)多次上电,观察是否每次都满足同步采样,以此来检查设备稳定性,在具有稳定性的设备上来进行幅相一致性标校。
步骤(3)如图4所示,具体方式如下:
(301)监控计算机通过串口发送指令配置FPGA处理标定模式;
(302)各通道ADC进行零中频同步采样,采样后的I/Q数据发给FPGA做信号处理;
(303)FPGA中需要先对各通道同步采样做积分清洗,减少误差,然后反正切算法计算相位零值,做FFT然后峰值搜索计算幅度零值。幅相零值均以第一通道为基准;
(304)在标定模式下,FPGA计算出来的幅相零值可自动存储到EEPROM里面;
(305)重新上电;
(306)FPGA读取EEPROM里面的幅相零值,通过移相完成相位校正,通过乘以幅度零值完成幅度校正。
步骤(301)中,各个通道间需要同步采样,并且每次采样抖动范围不能过大,导致零值变化过大,这就需要对前端设备、数字板卡PCB数字信号走线等长和ADC的采样时钟抖动提出要求。不同板卡的通道同步需要使用SYSREF信号,这里使用SYSREF上升沿完成采样。同时可以通过FPGA配置时钟芯片,完成各个通道间延时,满足同步采样要求。
步骤(302)中,为了降低计算出来的幅相零值标准差,FPGA中需要先对同步采样结果做积分清洗,然后通过反正切算法计算相位零值;此外,对同步采样结果做FFT,然后通过峰值搜索计算幅度零值。幅相零值均以第一通道为基准。
步骤(303)中计算的幅相零值,通过串口控制将零值存储到EEPROM,FPGA配置EEPROM使其上电自动读取存储的零值。EEPROM断电内部数据不会清除。自此完成了幅相零值标定工作,接下来需要进行零值校正,标定和校正工作通过串口控制,默认工作模式为校正模式。
步骤(304)中,再次上电后,FPGA读取EEPROM存储的幅相零值,并完成移相和幅度校正。
总之,本发明利用FPGA进行校准,使用乘法器做移相和幅度校正,只需要两个延时,满足快速标校的要求。该方法基于多通道的同步采样,使用FPGA信号处理、EEPROM零值存取和通道校准,可以实现快速一致性标校。

Claims (4)

1.一种基于全同步采样的快速幅相一致性标校方法,其特征在于,包括以下步骤:
(1)连接同步采样设备,其中,信号源输出的模拟信号经分路器分为多路,输入FPGA的多个采样通道,监控计算机通过串口与FPGA连接;
(2)通过监控计算机向FPGA发送指令,进行同步采样配置;具体方式为:
(201)FPGA的多个采样通道同时进行零中频采样;
(202)根据采样后的I/Q数据,计算各个通道间的相位一致性,测试通道间是否满足同步采样;
(203)如果满足同步采样,则FPGA内部不进行配置,如果通道间有差异,则通过FPGA配置时钟芯片通道间的延时,达到同步采样;
(3)通过监控计算机向FPGA发送指令,进行一致性标校;具体方式为:
(301)FPGA的多个采样通道同时进行零中频采样;
(302)对采样后的I/Q数据进行信号处理,得到幅度零值和相位零值;
(303)将幅度零值和相位零值存储到EEPROM中;
(304)重新上电,通过FPGA读取EEPROM存储的幅度零值和相位零值,完成各通道校正。
2.根据权利要求1所述的基于全同步采样的快速幅相一致性标校方法,其特征在于,步骤(201)和(301)中,每次采样的抖动范围不超过±5皮秒。
3.根据权利要求1所述的基于全同步采样的快速幅相一致性标校方法,其特征在于,步骤(302)的具体方式为:
对各通道的采样数据做积分清洗,减少误差;
对清洗后的数据,通过反正切算法计算相位零值;
对清洗后的数据做FFT,然后通过峰值搜索计算幅度零值。
4.根据权利要求1所述的基于全同步采样的快速幅相一致性标校方法,其特征在于,步骤(304)中完成各通道校正的具体方式为:通过移相完成相位校正,通过乘以幅度零值完成幅度校正。
CN202210396238.5A 2022-04-15 2022-04-15 基于全同步采样的快速幅相一致性标校方法 Pending CN114844750A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210396238.5A CN114844750A (zh) 2022-04-15 2022-04-15 基于全同步采样的快速幅相一致性标校方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210396238.5A CN114844750A (zh) 2022-04-15 2022-04-15 基于全同步采样的快速幅相一致性标校方法

Publications (1)

Publication Number Publication Date
CN114844750A true CN114844750A (zh) 2022-08-02

Family

ID=82565386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210396238.5A Pending CN114844750A (zh) 2022-04-15 2022-04-15 基于全同步采样的快速幅相一致性标校方法

Country Status (1)

Country Link
CN (1) CN114844750A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349741A (zh) * 2008-08-29 2009-01-21 西安电子科技大学 用于电子侦察的相控阵数字多波束形成器
CN102540217A (zh) * 2012-02-03 2012-07-04 重庆九洲星熠导航设备有限公司 一种在fpga中实现glonass卫星信号的快速捕获***
US20130343490A1 (en) * 2012-06-20 2013-12-26 Daniel S. Wertz Synchronizing Receivers in a Signal Acquisition System
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN110266421A (zh) * 2019-06-20 2019-09-20 武汉能钠智能装备技术股份有限公司 多通道同步采集相位校准***及方法
CN110531325A (zh) * 2019-07-30 2019-12-03 中国人民解放军91550部队 用于单脉冲雷达的数字中频接收机及方法
CN110557121A (zh) * 2019-08-12 2019-12-10 中国电子科技集团公司第四十一研究所 一种基于fpga实现的多通道高速采样数据同步校准方法
CN110824466A (zh) * 2019-10-28 2020-02-21 南京理工大学 一种多目标跟踪***及其dbf通道校准fpga实现方法
CN113824517A (zh) * 2021-09-18 2021-12-21 上海航天电子通讯设备研究所 一种基于数字波束合成的无线在轨自适应幅相校正***

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349741A (zh) * 2008-08-29 2009-01-21 西安电子科技大学 用于电子侦察的相控阵数字多波束形成器
CN102540217A (zh) * 2012-02-03 2012-07-04 重庆九洲星熠导航设备有限公司 一种在fpga中实现glonass卫星信号的快速捕获***
US20130343490A1 (en) * 2012-06-20 2013-12-26 Daniel S. Wertz Synchronizing Receivers in a Signal Acquisition System
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN110266421A (zh) * 2019-06-20 2019-09-20 武汉能钠智能装备技术股份有限公司 多通道同步采集相位校准***及方法
CN110531325A (zh) * 2019-07-30 2019-12-03 中国人民解放军91550部队 用于单脉冲雷达的数字中频接收机及方法
CN110557121A (zh) * 2019-08-12 2019-12-10 中国电子科技集团公司第四十一研究所 一种基于fpga实现的多通道高速采样数据同步校准方法
CN110824466A (zh) * 2019-10-28 2020-02-21 南京理工大学 一种多目标跟踪***及其dbf通道校准fpga实现方法
CN113824517A (zh) * 2021-09-18 2021-12-21 上海航天电子通讯设备研究所 一种基于数字波束合成的无线在轨自适应幅相校正***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
蒋松 等: "AgileDARN雷达数字信号处理的FPGA实现", 遥感技术与应用, vol. 32, no. 06, 31 December 2017 (2017-12-31), pages 1064 - 1070 *
陈彦来 等: "一种相控阵雷达收发通道幅相一致性校准方法", 舰船电子工程, vol. 38, no. 05, 31 May 2018 (2018-05-31), pages 47 - 52 *

Similar Documents

Publication Publication Date Title
CN110798211B (zh) 并行adc采样***传输路径延时误差的通用校准方法
CN107733539B (zh) 一种星载多路微波接收机\变频器的测试方法和***
CN111323656B (zh) 一种多通道无源天线阵列高效率幅相测试***及测试方法
CN105044637A (zh) 一种用于校准矢量网络分析仪的校准装置及校准方法
GB2329478A (en) Automatic calibration of a network analyzer
CN108919105B (zh) 一种微波机械开关重复性测试方法
US6347382B1 (en) Multi-port device analysis apparatus and method
US20220276329A1 (en) Intelligent instrument verification system and method
CN104486713B (zh) 音频功放测试***与方法
CN100420956C (zh) 多个测试端口的快速校准方法
CN115112977A (zh) 多通道变频模块校测一体自动测试平台及测试方法
JP3668136B2 (ja) マルチポートデバイス解析装置と解析方法及びそのマルチポートデバイス解析装置の校正方法
CN107861049B (zh) 基于LabVIEW和频谱仪整机平台的电路板自动调测方法和***
CN107918073B (zh) 一种用于矢量网络分析仪的多通道测量方法
CN114844750A (zh) 基于全同步采样的快速幅相一致性标校方法
CN111162848A (zh) 一种多通道射频测试***
CN216851959U (zh) 一种复杂电磁环境中多通道宽带射频信号的相参同步装置
CN112511246B (zh) 一种多通道一致性快速校准方法及***
CN109710172A (zh) 多通道高速模数转换芯片的参数配置方法、装置和***
CN111224723B (zh) 射频前端模块的校准方法、***、电子设备及存储介质
JP2001272428A (ja) ネットワークアナライザ、ネットワーク分析方法およびネットワーク分析プログラムを記録した記録媒体
CN107918070A (zh) 数字t/r组件测试***及其发射、接收状态测试方法
CN112834901A (zh) 一种高速ad&da自动化测试平台
CN215005741U (zh) 多端口大功率测试装置
US20190128938A1 (en) Wireless scanner

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination