CN114843176A - 一种半导体结构的制造方法 - Google Patents
一种半导体结构的制造方法 Download PDFInfo
- Publication number
- CN114843176A CN114843176A CN202210785556.0A CN202210785556A CN114843176A CN 114843176 A CN114843176 A CN 114843176A CN 202210785556 A CN202210785556 A CN 202210785556A CN 114843176 A CN114843176 A CN 114843176A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- doped region
- forming
- pad oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 49
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 59
- 150000002500 ions Chemical class 0.000 claims abstract description 41
- 238000000137 annealing Methods 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 41
- 238000006243 chemical reaction Methods 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 30
- 238000010586 diagram Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- -1 for example Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000006173 Good's buffer Substances 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical class [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- YQNQTEBHHUSESQ-UHFFFAOYSA-N lithium aluminate Chemical compound [Li+].[O-][Al]=O YQNQTEBHHUSESQ-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种半导体结构的制造方法，属于半导体制造技术领域，且所述半导体结构的制造方法包括以下步骤：提供一衬底；在所述衬底上形成多个零位对准标记；在所述衬底上形成图案化光阻层，所述图案化光阻层覆盖所述零位对准标记和部分所述衬底；以所述图案化光阻层为掩膜，对所述衬底植入离子，形成掺杂区；在所述衬底上沉积隔离层，且所述隔离层覆盖所述掺杂区；以及对所述掺杂区进行高温退火。通过本发明提供的一种半导体结构的制造方法，可提高半导体结构的质量。
Description
技术领域
本发明属于半导体制造技术领域，特别涉及一种半导体结构的制造方法。
背景技术
功率器件芯片通常可分为具有外延层的芯片以及没有外延层的芯片。当具有外延层的集成芯片在制成时，在外延层沉积之前定义出离子植入的区域，并在衬底中植入离子，以形成掺杂区。在形成掺杂区后，需要对掺杂区进行高温退火处理。但在高温退火时，植入的离子易扩散出来，进而影响半导体集成器件的质量。
发明内容
本发明的目的在于提供一种半导体结构的制造方法，通过本发明提供的半导体结构的制造方法，可提高半导体结构的质量。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体结构的制造方法，包括以下步骤：
提供一衬底；
在所述衬底上形成多个零位对准标记；
在所述衬底上形成图案化光阻层，所述图案化光阻层覆盖所述零位对准标记和部分所述衬底；
以所述图案化光阻层为掩膜，对所述衬底植入离子，形成掺杂区；
在所述衬底上沉积隔离层，且所述隔离层覆盖所述掺杂区；以及
对所述掺杂区进行高温退火。
在本发明一实施例中，在所述衬底上沉积隔离层的方法为：使用正硅酸乙酯分解形成隔离层。
在本发明一实施例中，所述隔离层的厚度为1000埃~4000埃。
在本发明一实施例中，所述半导体结构的制造方法还包括：在所述衬底上形成垫氧化层，且所述垫氧化层的厚度为80埃~500埃。
在本发明一实施例中，形成所述隔离层的步骤包括：
将带有所述垫氧化层的所述衬底放置在反应腔内；
预设反应腔的温度和压力；以及
向反应腔内通入正硅酸乙酯和含氧气体，所述正硅酸乙酯和所述含氧气体反应生成二氧化硅，并沉积在所述垫氧化层表面。
在本发明一实施例中，所述含氧气体为氧气或臭氧。
在本发明一实施例中，向所述反应腔内通入所述正硅酸乙酯和所述含氧气体时，同时向所述反应腔内通入氮气。
在本发明一实施例中，所述掺杂区包括第一类型掺杂区和第二类型掺杂区，且所述半导体结构的制造方法包括以下步骤：
在所述零位对准标记和部分所述垫氧化层上形成第一光阻层；
以所述第一光阻层为掩膜，向所述衬底中植入第一类型离子，形成第一类型掺杂区；
在所述垫氧化层上形成第一隔离层，并对第一类型掺杂区进行高温退火；
在所述零位对准标记和部分所述垫氧化层上形成第二光阻层；
以所述第二光阻层为掩膜，向衬底中植入第二类型离子，形成第二类型掺杂区；以及
在所述垫氧化层上形成第二隔离层，并对所述第二类型掺杂区进行高温退火。
在本发明一实施例中，对所述掺杂区进行高温退火时，高温退火的温度为1000℃~1250℃，高温退火的时间为80min~200min。
在本发明一实施例中，在对所述掺杂区进行高温退火后，所述半导体结构的制造方法还包括：移除所述隔离层，在所述衬底上形成外延层，且所述外延层覆盖所述零位对准标记。
如上所述本发明提供的一种半导体结构的制造方法，在衬底中形成掺杂区，并在形成掺杂区后，在衬底上沉积一层隔离层，对掺杂区进行高温退火处理。可保证掺杂区扩散后的质量，且可形成平整的衬底表面，有利于之后外延层的生长，以及后续半导体集成器件的形成。本发明提供的一种半导体结构的制造方法，可提高半导体集成器件的质量。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种半导体结构的制造方法流程图。
图2为本实施例中形成垫氧化层和垫氮化层的结构示意图。
图3为本实施例中形成零位对准标记的结构示意图。
图4为本实施例中移除垫氮化层的结构示意图。
图5为本实施例中形成第一类型掺杂区和第二类型掺杂区的方法流程图。
图6为本实施例中形成第一光阻层的结构示意图。
图7为本实施例中形成第一类型掺杂区的结构示意图。
图8为本实施例中形成第一隔离层的结构示意图。
图9为本实施例中移除第一隔离层的结构示意图。
图10为本实施例中形成第二光阻层的的结构示意图。
图11为本实施例中形成第一类型掺杂区的结构示意图。
图12为本实施例中形成第二隔离层的结构示意图。
图13为本实施例中移除第二隔离层的结构示意图。
图14为本实施例中形成外延层的结构示意图。
标号说明：
100衬底；101垫氧化层；102垫氮化层；103零位对准标记；1041第一光阻层；1042第二光阻层；1051第一开口；1052第二开口；1061第一类型掺杂区；1062第二类型掺杂区；1071第一隔离层；1072第二隔离层；108外延层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
单片集成技术可将双极器件、互补金属氧化物半导体器件(Complementary MetalOxide Semiconductor，COMS)以及双扩散金属氧化物半导体器件(Diffused Metal OxideSemiconductor，DOMS)集成在同一芯片上。该芯片综合了双极器件的高跨导、强负载驱动能力，以及CMOS集成度高、低功耗的优点。在衬底中，需要形成多个不同类型或同类型的掺杂区，以形成芯片上每个半导体器件的掺杂区。每个掺杂区的类型可依据每个半导体器件的类型设定。在本发明中，提供一种具有高性能掺杂区的半导体结构的制造方法。
请参阅图1所示，本发明提供一种半导体结构的制造方法，包括步骤S11~S19。
S11、提供一衬底。
S12、在衬底上形成垫氧化层和垫氮化层。
S13、蚀刻衬底，形成多个零位对准标记。
S14、移除垫氮化层。
S15、在垫氧化层上形成图案化光阻层。
S16、以图案化光阻层为掩膜，在衬底中植入离子，形成掺杂区。
S17、在垫氧化层上形成隔离层。
S18、对掺杂区进行高温退火。
S19、在衬底上形成外延层，且所述外延层覆盖所述零位对准标记。
请参阅图1和图2所示，在本发明一实施例中，衬底100为例如形成半导体结构的硅基材，衬底100可以包括基材以及设置在基材上方的硅层，基材为例如硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等半导体基板材料，硅层形成于基材上方。在本实施例中，可以在硅层中植入不同类型的离子，形成掺杂区。
请参阅图1至图2所示，在本发明一实施例中，在执行步骤S12的过程中，首先，可对衬底100表面进行清洗，以去除衬底100表面的杂质，再形成垫氧化层101于衬底100上，且垫氧化层101覆盖衬底100。本发明中垫氧化层101为例如二氧化硅层，垫氧化层101的厚度范围为例如80埃~500埃。在本实施例中，垫氧化层101的厚度为例如100埃。在本实施例中，可采用热氧化法中的湿氧氧化法或干氧氧化快速生成所需尺寸的垫氧化层101，热氧化生成的垫氧化层101，能起到很好的缓冲作用，在衬底100和垫氮化层102之间有很好的粘附性，且在后续的工艺中容易去除。当然，化学气相沉积同样适用于垫氧化层101的形成，本实施例中不做严格限制。在本实施例中，垫氧化层101可作为衬底100的保护层，在后续的操作中保护衬底100，避免衬底100受到损伤。且垫氧化层101可作为缓冲层可以改善衬底100与垫氮化层102之间的应力。
请参阅图1和图2所示，在本发明一实施例中，在形成垫氧化层101后，在垫氧化层101上形成垫氮化层102，垫氮化层102覆盖垫氧化层101。在本实施例中，垫氮化层102为例如氮化硅层。在其他实施例中，垫氮化层102也可以为氮氧化物或金属氮化物等各类含氮化合物。在本发明中，例如可以通过低压化学气相淀积法（Low Pressure Chemical VaporDeposition，LPCVD）或等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)等方法形成垫氮化层102于垫氧化层101上。具体例如将带有垫氧化层101的衬底100放置于充有二氯硅烷与氨气的反应腔内，在压力为例如2Torr~10Torr，且在温度为例如700℃~800℃下反应，沉积垫氮化层102。且可以通过控制高温反应时间调整垫氮化层102的厚度。在本实施例中，垫氮化层102的厚度范围为例如1000埃～1500埃，具体为例如1200埃。垫氮化层102可以在刻蚀过程中，保护衬底100不受损害。垫氮化层102的尺寸范围是综合考虑了器件的整体结构、工艺的难易度以及刻蚀阻挡效果等因素而确定的。如果垫氮化层102太厚，不仅形成过程中所需工艺时间较长，而且后续去除时所需时间也较长，但如果太薄则在刻蚀过程中起不到良好的保护衬底100的作用，且无法形成形貌完好的沟槽隔离结构。
请参阅图1、图2和图3所示，在本发明一实施例中，在执行步骤S13时，首先需要在垫氮化层102上形成图案化光阻层，再以图案化光阻层为掩膜，在衬底100上蚀刻形成零位对准标记103。在本实施例中，零位对准标记103的深度为例如6000埃~8000埃，具体为例如7000埃。其中，零位对准标记103的深度为衬底100表面至零位对准标记103底部的深度。零位对准标记103设置在衬底100上，且位于切割道上。如图14所示，在本实施例中，切割道例如位于第二类型掺杂区1062的两侧。在其他实施例中，切割道还可以位于其他位置。在衬底100上沉积多层半导体层时，以零位对准标记103为参考点，可与外延沉积后的浅沟槽隔离制程做对准使用。具体地，可在垫氮化层102上形成光阻层（图中未显示），通过爆光显影等工艺，形成图案化光阻层，图案化光阻层暴露出零位对准标记103的位置。再以该图案化光阻层为掩膜，利用干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合等刻蚀方式定量地去除位于图案化光阻层下的垫氮化层102、垫氧化层101和部分衬底100，得到零位对准标记103。在本实施例中，例如采用干法刻蚀形成零位对准标记103，且刻蚀的气体为例如氯气（Cl2）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）、溴化氢（HBr）或氧气（O2）等其中一种或几种的组合。
请参阅图1、图3和图4所示，在本发明一实施例中，在执行步骤S14时，本发明并不限制移除垫氮化层102的方法。在一些实施例中，可以采用干法刻蚀，移除垫氮化层102，例如可利用CF4和CHF3的混合气体通过一次刻蚀工艺定量除垫氮化层102。在其他实施例中，可通过湿法刻蚀移除垫氮化层102。具体的，例如通过热磷酸刻蚀垫氮化层102。热磷酸的温度范围为例如40℃～200℃，具体为例如180℃。热磷酸的浓度范围为例如80%~90%，具体为例如85%。
请参阅图1至图4所示，在本发明一实施例中，在移除垫氮化层102后，执行步骤S15、在垫氧化层上形成图案化光阻层，以及步骤S16、以图案化光阻层为掩膜，在衬底中植入离子，形成掺杂区。其中，图案化光阻层覆盖零位对准标记103和部分垫氧化层101，并暴露出需要植入离子的区域。在本申请中，所述需要植入离子的区域可以为衬底100上所有需要植入离子的区域。且由于衬底100中需要植入离子的类型不同，可进行多次形成图案化光阻层和在衬底100中植入离子的过程。当需要植入的离子类型不同时，需要进行多次植入，且在每次植入时，需要形成不同的图案化光阻层，以遮挡不需要植入该类型离子的区域。即当需要在衬底100上形成N型掺杂区时，图案化光阻层覆盖零位对准标记103和非N型掺杂区上的垫氧化层101上。当需要在衬底100上形成P型掺杂区时，图案化光阻层覆盖零位对准标记103和非P型掺杂区上的垫氧化层101上。且在形成每个掺杂区后，在每个掺杂区上形成隔离层，并在隔离层的保护下，对掺杂区进行高温退火。
请参阅图5和图14所示，在本发明一实施例中，掺杂区包括第一类型掺杂区1061和第二类型掺杂区1062。具体的，形成掺杂区具体包括步骤S151、在零位对准标记内以及垫氧化层上形成第一光阻层。S161、以第一光阻层为掩膜，在衬底中注入第一类型离子，形成第一类型掺杂区。S171、在垫氧化层上形成第一隔离层。S181、对第一类型掺杂区进行高温退火。S152、在零位对准标记内以及垫氧化层上形成第二光阻层。S162、以第二光阻层为掩膜，在衬底中注入第二类型离子，形成第二类型掺杂区。S172、在垫氧化层上形成第一隔离层。S182、对第二类型掺杂区进行高温退火。
请参阅图5和图6所示，在本发明一实施例中，首先，执行步骤S151，可在垫氧化层101上和零位对准标记103内涂覆光刻胶层。曝光之后采用碱性溶液湿法去除或采用干法的灰化工艺(ashing)，去除需要进行离子植入的第一类型掺杂区1061上方的光刻胶，形成第一开口1051，使涂覆的光刻胶图案化，以形成第一光阻层1041。如图6所示，第一光阻层1041上的第一开口1051暴露出需要植入第一类型离子的第一类型掺杂区1061。
请参阅图5至图7所示，在本发明一实施例中，当形成第一光阻层1041后，执行步骤S161，以第一光阻层1041为掩膜，在衬底100中植入离子，形成第一类型掺杂区1061。在本发明一实施例中，第一类型掺杂区1061例如为N型掺杂区。当第一类型掺杂区1061为N型掺杂区时，以第一光阻层1041为掩膜，可向着第一开口1051底部的衬底100植入具有五个价电子的离子。例如可以为锑离子、磷离子或砷离子。当锑离子替换硅原子时，向晶体的价带提供一个带负电的电子，从而在衬底100上形成N型掺杂区，即第一类型掺杂区1061。本申请对需要形成第一类型掺杂区1061的每个位置，每次离子植入的剂量不作限定，满足各个半导体器件的需求即可。且为第一类型掺杂区1061的质量以及形状，可多次植入离子，且在每次植入离子时，可调整离子植入的角度。
请参阅图5和图8所示，在本发明一实施例中，在衬底100上形成第一类型掺杂区1061后，执行步骤S171、在垫氧化层101上形成第一隔离层1071。在本实施例中，第一隔离层1071为例如氧化层，且为例如氧化硅层。且第一隔离层1071的厚度为例如1000埃~4000埃，具体为例如2000埃。较厚的第一隔离层1071可防止高温退火时，第一类型掺杂区1061的离子扩散出衬底100表面，进而影响半导体器件的质量。在形成第一隔离层1071后，在第一隔离层1071的保护下，执行步骤S181，对第一类型掺杂区1061进行高温退火。
请参阅图5至图9所示，在本发明一实施例中，在执行完成步骤S151~S181后，移除垫氧化层上的第一隔离层1071，并执行步骤S152~S182。请参阅图9和图10所示，在本发明一实施例中，首先执行步骤S152，可在垫氧化层101上和零位对准标记103内涂覆光刻胶层。曝光之后采用碱性溶液湿法去除或采用干法的灰化工艺(ashing)，去除需要进行离子植入的第二类型掺杂区1062上方的光刻胶，形成第二开口1052，使涂覆的光刻胶图案化，以形成第二光阻层1042。如图9和图10所示，第二光阻层1042上的第二开口1052暴露出需要植入第二类型离子的第二类型掺杂区1062。
请参阅图5和图11所示，在本发明一实施例中，当形成第二光阻层1042后，执行步骤S162，以第二光阻层1042为掩膜，在衬底100中植入离子，形成第二类型掺杂区1062。在本发明一实施例中，第二类型掺杂区1062例如为P型掺杂区。当第二类型掺杂区1062为P型掺杂区时，以第二光阻层1042为掩膜，向着第二开口1052底部的衬底100植入具有三个价电子的离子，例如可以为硼离子。当硼离子替换硅原子时，向晶体的价带提供一个带正电的空穴，从而在衬底100上形成P型掺杂区。本申请对需要形成第二类型掺杂区1062的每个位置，每次离子植入的剂量不作限定，满足各个半导体器件的需求即可。且为第二类型掺杂区1062的质量以及形状，可多次植入离子，且在每次植入离子时，可调整离子植入的角度。
请参阅图5和图12所示，在本发明一实施例中，在衬底100上形成第二类型掺杂区1062后，执行步骤S172，在垫氧化层101上形成第二隔离层1072。在本实施例中，第二隔离层1072为例如氧化层，且为例如氧化硅层。且第二隔离层1072的厚度为例如1000埃~4000埃，具体为例如2000埃。较厚的第二隔离层1072可防止高温退火时，第二类型掺杂区1062的离子扩散出衬底100表面，进而影响半导体器件的质量。在形成第二隔离层1072后，在第二隔离层1072的保护下，执行步骤S182，对第二类型掺杂区1062进行高温退火。
请参阅图8和图12所示，在本发明一实施例中，隔离层（包括第一隔离层1071和第二隔离层1072）为氧化层，且使用正硅酸乙酯（TEOS）分解形成隔离层。在衬底100中植入离子形成掺杂区（包括第一类型掺杂区1061和第二类型掺杂区1062）后，因掺杂区具有较大剂量的离子，则掺杂区内部的硅呈非晶态设置，在富有氧气含量的环境中，掺杂区中的非晶态的硅易于氧气反应生成氧化硅层。进而会消耗掉掺杂区的硅层，在衬底100表面形成多个凸出或凹陷。在本发明中，采用正硅酸乙酯（TEOS）分解形成隔离层，可避免衬底100中非晶态硅的消耗，进而避免掺杂区和非掺杂区之间形成高度差，使得衬底100表面为平坦的表面。进而避免在后续形成零位对准标记以及沉积的过程中，形成高度差影响其他外延层的沉积，进而提高半导体器件的质量。
请参阅图8和图12所示，在本发明一实施例中，例如可采用低压化学气相淀积法（Low Pressure Chemical Vapor Deposition，LPCVD）沉积正硅酸乙酯（TEOS）形成隔离层。具体可将带有垫氧化层101的衬底100放置在反应腔内。将反应腔内的温度设置为例如650℃~680℃，具体为例如670℃。将反应腔内的压力设置为例如0.55Torr~0.65Torr，具体为例如0.6Torr。在此条件下，向反应腔内通入气态的正硅酸乙酯（TEOS）、氮气（N2）以及氧气（O2）。其中，正硅酸乙酯（TEOS）和氧气反应生成二氧化硅，并沉积在垫氧化层101表面，形成隔离层。氮气作为正硅酸乙酯的载体，使正硅酸乙酯进入反应腔。且正硅酸乙酯的流量为例如100sccm~800sccm，具体为例如380sccm。氧气流量为例如1520sccm，氧气的气体流量与正硅酸乙酯的气体流量的比值为例如4。通过LPCVD工艺，使得正硅酸乙酯和氧气反应生成的隔离层，质量高且保形性好。
请参阅图8和图12所示，在本发明另一实施例中，例如可采用化学气相淀积法（Chemical Vapor Deposition，CVD）沉积硅酸乙酯形成隔离层。具体可将带有垫氧化层101的衬底100放置在反应腔内。将反应腔内的温度设置为例如300℃~500℃，具体为例如400℃，并将反应腔内的压力设置为正常大气压。在此条件下，向反应腔内通入气态的正硅酸乙酯（TEOS）、氮气（N2）以及臭氧（O3），其中，正硅酸乙酯和臭氧反应生成二氧化硅，并沉积在垫氧化层101表面，形成隔离层。氮气作为正硅酸乙酯的载体，使正硅酸乙酯进入反应腔。臭氧和正硅酸乙酯的比值为例如4~5，正硅酸乙酯的流量为例如20sccm~110sccm，臭氧流量为例如160sccm。通过CVD工艺，使得正硅酸乙酯和氧气反应生成的性能较好的隔离层。
请参阅图8和图12所示，在本发明再一实施例中，例如可使用等离子体增强正硅酸乙酯（PE-TEOS）形成隔离层。首先将正硅酸乙酯气化处理，再将氧气和气化的正硅酸乙酯通入反应腔，使得正硅酸乙酯和氧气反应生成隔离层。反应腔室中的氧气的气体流量为2000sccm～4500sccm，正硅酸乙酯的液体流量为500mgm～1500mgm。且氧气的气体流量与正硅酸乙酯的液体流量的比值范围为3.9～4.1。以使得正硅酸乙酯气体与氧气进行充分反应，完全消耗掉正硅酸乙酯中的C2H5离子，使得其以副产物的形式排出，避免残留在二氧化硅薄膜表面的C2H5离子在后续高温过程中产生碳硅化合物，影响二氧化硅性能的同时，还能避免氧气过多造成浪费。且在本实施例中，可通过射频对氧气和正硅酸乙酯进行解离。在本实施例中，反应腔的温度设置为例如380℃~420℃，具体为例如400℃。将反应腔内的压力设置为例如7Torr~8.5Torr，具体为例如7.5Torr。
请参阅图8和图12所示，在本发明一实施例中，在形成隔离层后，对掺杂区进行高温退火处理，使得注入掺杂区中的离子扩散至所需区域，形成相貌以及品质完好的掺杂区，且掺杂区中的离子均匀分布。在本实施例中，高温退火时的温度为例如1000℃~1250℃，具体为例如1250℃。高温退火的时间为例如80min~200min，具体为例如100min。较长时间的超高温退火可以修复在离子注入时衬底100表面的损伤。如图12至图13所示，在完成所有掺杂区的离子植入，并进行高温退火后，可移除衬底100表面的垫氧化层101和隔离层，具体可以采用干法刻蚀，例如利用CF4和CHF3的混合气体通过一次刻蚀工艺去除垫氧化层101和隔离层。在其他实施例中，也可以采用湿法刻蚀去除垫氧化层101，例如可采用浓度在1％～10％之间的氢氟酸刻蚀垫氧化层101和隔离层。
请参阅图1和图14所示，在本发明一实施例中，在完成高温退火后，可执行步骤S19，在衬底100上形成外延层108，且外延层108覆盖零位对准标记103。在本实施例中，外延层108可以为任意所需的外延层，例如为氮化铝缓冲层、氮化镓外延层、硅外延层等。外延层108也可以为多层不同材料的外延层组成。
综上所述，本发明提供的一种半导体结构的制造方法，在衬底上形成垫氧化层和垫氮化层后，在衬底上形成多个零位对准标记。之后移除垫氮化层，并在衬底上形成图案化光阻层，并以图案化光阻层为掩膜，在衬底上进行离子植入，形成掺杂区。再在垫氧化层上以沉积的方式形成隔离层，并在隔离层的保护下对产掺杂区进行高温退火，使掺杂区的离子均匀扩散至所需区域。最后，在移除隔离层和垫氧化层后，在衬底上形成外延层，且外延层覆盖零位对准标记。本实施例提供的半导体结构的制造方法使得衬底和外延层具有平整的连接面，提供品质良好的具有外延层的衬底，进而可提高半导体集成器件的质量。
在整篇说明书中提到“一个实施例(one embodiment)”、“实施例(anembodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(inanembodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种半导体结构的制造方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上形成多个零位对准标记；
在所述衬底上形成图案化光阻层，所述图案化光阻层覆盖所述零位对准标记和部分所述衬底；
以所述图案化光阻层为掩膜，对所述衬底植入离子，形成掺杂区；
在所述衬底上沉积隔离层，且所述隔离层覆盖所述掺杂区；以及
对所述掺杂区进行高温退火。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，在所述衬底上沉积隔离层的方法为：使用正硅酸乙酯分解形成隔离层。
3.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述隔离层的厚度为1000埃~4000埃。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述半导体结构的制造方法还包括：在所述衬底上形成垫氧化层，且所述垫氧化层的厚度为80埃~500埃。
5.根据权利要求4所述的半导体结构的制造方法，其特征在于，形成所述隔离层的步骤包括：
将带有所述垫氧化层的所述衬底放置在反应腔内；
预设反应腔的温度和压力；以及
向反应腔内通入正硅酸乙酯和含氧气体，所述正硅酸乙酯和所述含氧气体反应生成二氧化硅，并沉积在所述垫氧化层表面。
6.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述含氧气体为氧气或臭氧。
7.根据权利要求5所述的半导体结构的制造方法，其特征在于，向所述反应腔内通入所述正硅酸乙酯和所述含氧气体时，同时向所述反应腔内通入氮气。
8.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述掺杂区包括第一类型掺杂区和第二类型掺杂区，且所述半导体结构的制造方法包括以下步骤：
在所述零位对准标记和部分所述垫氧化层上形成第一光阻层；
以所述第一光阻层为掩膜，向所述衬底中植入第一类型离子，形成第一类型掺杂区；
在所述垫氧化层上形成第一隔离层，并对第一类型掺杂区进行高温退火；
在所述零位对准标记和部分所述垫氧化层上形成第二光阻层；
以所述第二光阻层为掩膜，向衬底中植入第二类型离子，形成第二类型掺杂区；以及
在所述垫氧化层上形成第二隔离层，并对所述第二类型掺杂区进行高温退火。
9.根据权利要求1所述的半导体结构的制造方法，其特征在于，对所述掺杂区进行高温退火时，高温退火的温度为1000℃~1250℃，高温退火的时间为80min~200min。
10.根据权利要求1所述的半导体结构的制造方法，其特征在于，对所述掺杂区进行高温退火后，所述半导体结构的制造方法还包括：移除所述隔离层，在所述衬底上形成外延层，且所述外延层覆盖所述零位对准标记。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210785556.0A CN114843176B (zh) | 2022-07-06 | 2022-07-06 | 一种半导体结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210785556.0A CN114843176B (zh) | 2022-07-06 | 2022-07-06 | 一种半导体结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114843176A true CN114843176A (zh) | 2022-08-02 |
| CN114843176B CN114843176B (zh) | 2022-09-16 |
Family
ID=82575326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210785556.0A Active CN114843176B (zh) | 2022-07-06 | 2022-07-06 | 一种半导体结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114843176B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577222A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 掺杂方法及ldd掺杂区的形成方法 |
| CN101969020A (zh) * | 2009-07-27 | 2011-02-09 | 奥拓股份有限公司 | 沉积设备和使用沉积设备制造半导体装置的方法 |
| US20110284966A1 (en) * | 2010-05-19 | 2011-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and Method for Alignment Marks |
| CN102386056A (zh) * | 2010-09-01 | 2012-03-21 | 无锡华润上华半导体有限公司 | 半导体器件及其制造方法 |
| CN107706122A (zh) * | 2017-10-18 | 2018-02-16 | 武汉新芯集成电路制造有限公司 | 一种退火工艺的检测方法 |
| CN110400815A (zh) * | 2019-08-07 | 2019-11-01 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN113035770A (zh) * | 2021-05-26 | 2021-06-25 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
-
2022
- 2022-07-06 CN CN202210785556.0A patent/CN114843176B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577222A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 掺杂方法及ldd掺杂区的形成方法 |
| CN101969020A (zh) * | 2009-07-27 | 2011-02-09 | 奥拓股份有限公司 | 沉积设备和使用沉积设备制造半导体装置的方法 |
| US20110284966A1 (en) * | 2010-05-19 | 2011-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and Method for Alignment Marks |
| CN102386056A (zh) * | 2010-09-01 | 2012-03-21 | 无锡华润上华半导体有限公司 | 半导体器件及其制造方法 |
| CN107706122A (zh) * | 2017-10-18 | 2018-02-16 | 武汉新芯集成电路制造有限公司 | 一种退火工艺的检测方法 |
| CN110400815A (zh) * | 2019-08-07 | 2019-11-01 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN113035770A (zh) * | 2021-05-26 | 2021-06-25 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114843176B (zh) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7371649B2 (en) | Method of forming carbon-containing silicon nitride layer | |
| US7919372B2 (en) | Method for forming oxide on ONO structure | |
| US5470791A (en) | Method of manufacturing semiconductor device | |
| US7105431B2 (en) | Masking methods | |
| US5192708A (en) | Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization | |
| US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
| US20020179570A1 (en) | Method of etching high aspect ratio openings | |
| KR100637689B1 (ko) | 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법 | |
| US7713834B2 (en) | Method of forming isolation regions for integrated circuits | |
| US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
| US20040048441A1 (en) | Vertical hard mask | |
| CA1208805A (en) | Vertically isolated complementary transistors | |
| US20020192930A1 (en) | Method of forming a single crystalline silicon pattern utilizing a structural selective epitaxial growth technique and a selective silicon etching technique | |
| CN114843176B (zh) | 一种半导体结构的制造方法 | |
| US5773335A (en) | Method for forming twin-tub wells in substrate | |
| CN112802746A (zh) | 沟槽结构及其形成方法 | |
| US20220037195A1 (en) | Method of forming semiconductor structure and semiconductor structure | |
| US6797582B2 (en) | Vertical thermal nitride mask (anti-collar) and processing thereof | |
| US6667220B2 (en) | Method for forming junction electrode of semiconductor device | |
| US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
| US20020081811A1 (en) | Low-temperature deposition of silicon nitride/oxide stack | |
| US20030011001A1 (en) | Process for selective epitaxial growth and bipolar transistor made by using such process | |
| KR20040048019A (ko) | 실리콘 에피텍셜층 형성방법 | |
| US7501326B2 (en) | Method for forming isolation layer of semiconductor device | |
| US20020111011A1 (en) | Method for forming a contact plug without a dimple surface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |