CN1148290A - 密封腔上的压电谐振器及其制造方法 - Google Patents

Abstract

制造一种带密封腔的薄膜压电谐振器的方法，包括：形成一个在其表面带空腔的第一衬底，形成一个在其表面带介电层的第二衬底，并在空腔的覆盖围壁上把第二衬底接合到第一衬底上。然后把第二衬底的至少一部分从介电层被刻蚀掉以在覆盖空腔的区中暴露出一个刻蚀平面表面。在刻蚀平面表面上定位设置第一电极，在第一电极上定位设置一层压电膜，以及在压电膜上定位设置第二电极。

Description

密封腔上的压电谐振器及其制造方法

本发明涉及压电器件，尤其涉及具有密封腔的压电器件。

目前，有一类表面声波(SAW)滤波器在手持无线电设备领域被广泛用作RF滤波器及其类似的滤波器。压电滤波器由一个或多个能造得小而轻的压电谐振器组成，从而使它在小型便携式通信装置中特别有用。

另一类为体声波(BAW)谐振器滤波器，它的体积更小且有可能被集成到IC制造工艺中。这些压电谐振器很灵敏且必须被形成在一个相对坚固的衬底上。然而，为了能使压电谐振器正确工作，它必须与衬底退耦合，否则衬底将衰减需要的谐振或振荡。

在一些用现有技术制造的BAW器件中，退耦是通过在衬底表面形成一压电谐振器，然后从背面蚀刻出一个大体上穿过衬底的空腔。既然衬底是相对坚固的，那么这一过程就需要进行量大且困难的蚀刻，并需要十分小心地操作，以保证在压电器件损坏前停止蚀刻。另外，由于必需的蚀刻量大，所以留在压电器件下的衬底的厚度的起伏可能会相当大。由于薄膜谐振器的总的厚度必须是整数倍个半波长，因此这一厚度的变化表明它们已具有非受控的谐振频率。

在另一些用现有技术制造的BAW器件中，退耦是通过在衬底上形成一防蚀消耗层，然后在防蚀消耗层上形成一支撑层来完成的。然后再将压电器件形成在支撑层上并把防蚀消耗层蚀刻掉。这样就留下了象桥一样跨过一空气间隙的支撑层，由此将压电晶体与衬底退耦。用这种方法制造压电器件存在的问题是防蚀消耗层很难被精确蚀刻。而且，空气间隙必须是开口的，以便能蚀刻防蚀消耗层，但假如需要一个密封腔，这空气间隙很难再被密封。一个密封的真空腔可以减少由于空气阻尼而引起的损耗并可以导致更好的滤波器。然而，这一方法需要很多附加的工艺步骤，从而会导致成本极大的增加。

因此，需要能设计出一种简单又成本低廉的制造压电谐振的新工艺。

本发明的一个目的是提供一种新的和改进了的制造一个在密封腔上的压电谐振器的方法。

本发明的另一目的是提供一种新的和改进了的制造一个在密封腔上的压电谐振器的方法，它远比现有技术中的方法容易实施且成本更为低廉。

本发明的又一另外目的是提供一种新的和改进了的制造在密封腔上的压电谐振器的方法，该方法中的步骤可更为精确地实施，从而可获得更好的一致性和可靠性。

本发明的进一步的目的是提供一种新的和改进了的在密封腔上的压电谐振器。

本发明的又一进一步的目的是提供一种新的和改进了的在密封腔上的压电谐振器，该谐振器比现有技术的谐振器小且易于制造，而且该谐振器比现有技术的谐振器，廉价且更可靠。

在一种下述的制造具有密封空腔的薄膜压电谐振器的方法中，上述的问题和其它一些问题至少是部分得到了解决，并且上述的目的得以实现。该方法包括制备一个在其表面具有密封空腔的第一衬底，制备一个在其表面具有一层介电层的第二衬底，并将第二衬底上的介电材料层以相对复盖着该密封腔的方式接合在第一衬底上。如果必要的话，可以通过相对简单的机械加工步骤，例如研磨和抛光，显著地减小第二衬底的厚度。然后将至少第二衬底的一部分从介电层刻蚀掉，以在密封空腔的上部区域上暴露出一个刻蚀平面。在蚀刻平面上定位设置第一电极，在第一电极上定位设置一个压电膜，并将第二电极定位设置在压电膜上。

下面对参考附图进行说明，其中相同的参考标号在所有这些不同的图中表示相同的部分。

图1-4是经过简化且被放大了的局部剖面图，它们示出了根据本发明制造带密封腔的薄膜压电谐振器的工艺中的几个步骤。

下面说明最佳实施例。图1-4是经过简化且被放大了的剖面图，它们示出了根据本发明制造带密封腔的薄膜压电谐振器的工艺中的几个步骤。参考图1示出了一个具有上平面表面11的衬底10，衬底10的材料可以是任何容易加工的合适的材料，即任何公知的半导体材料。在本具体的实施例中，衬底10是常规的用于制造半导体产品的硅晶片。

通过任何便捷的方式，在衬底10的上平面表面11上形成一个盆状的凹陷或空腔12。应该理解的是，在这儿的附图只示出了包含衬底10和仅一个空腔11的晶片的一部分，实际上，衬底10可以包含大量的空腔12，且所有这些空腔被同时形成。在这一实施例中，空腔12是通过采用公知技术中的掩模，光刻等方式，在上平面表面11上形成图案并刻蚀衬底10形成。

制备具有一平面表面的第二衬底14，并在第二衬底14的所述平面表面上放置一层通常是介电材料的层15，以在衬底14和层15的结合处形成一平面表面16。这里应该理解的是，附图中仅示出了包含有衬底14的晶片的一部分，实际上衬底14的整个表面都可以被层15覆盖，或者层15的图案仅形成在覆盖住空腔12的位置的表面上。层15由一种可使其平面表面16与第一衬底10的平面表面11相接合的材料形成。层15的材料还应在有选择地刻蚀时，可以使第二衬底14与层15相区别。例如，这一优选实施例中，衬底14是硅晶片(如所描述的衬底10一样)，而层15是一层可用任何公知的氧化技术长在衬底14的表面上的氧化层(SiO₂)。

参考图2，层15的表面与衬底10的平面表面11接合在一起，以至少覆盖住空腔12。应该理解的是，任何接合技术，例如粘合剂或其它的化学片结合等技术，都可用于这一目的的实施。在这一优选实施例中，使用了一种标准的晶片接合技术，即配对表面被抛光以保证其平整度(planarity)然后将所述表面简单地连接(重叠放置)，再简单地加热以形成一种坚固的化学接合。

然后通过研磨和/或抛光等机械加工方式，将衬底14加工成适宜的厚度，采用标准的半导体刻蚀技术将衬底14的剩余部分刻蚀掉。这里需要注意的是，机加工和/或刻蚀的量应视所用材料的初始厚度和去耦合特性而定。在这一优选实施例中，为了操作的简便，整个晶片(衬底14)通过机加工和刻蚀被除去而露出表面16，这如图3所示。在刻蚀过程中，二氧化硅层15形成了一个自然的刻蚀停止点，从而可保证不除去过多的材料。

参考图4，然后在复盖空腔12的层15的平面表面16上构造一个薄膜谐振器结构20。谐振器结构20包括一个位于复盖空腔12的层15的平面表面16上的第一电极22，和一个隔着一层压电膜25复盖在第一电极22上的第二电极24。可用在谐振器制造技术中是公知的方法，将第一电极22形成在表面16上，将压电膜25淀积在电极22上，并将第二电极24淀积在压电膜25的表面上。这里应该理解的是，电极22和24可以采用任何公知的技术来形成，这些技术包括合适金属的真空淀积，无电淀积等。

这里需要注意的是，可以在一个晶片上制造大量的单体压电谐振器，也可以在一个晶片上仅制造一个压电谐振器，然后将它们与形成在同一晶片上的电路集成在一起。通常一个压电滤波器包含一个或多个连接在电路中的压电谐振器。采用上述的制造技术，可以在单一衬底或称晶片上制造出所需数目的压电谐振器。并把它们电连接起来以形成所期望的压电滤波器结构。例如，电连线回路的图案可以在晶片上形成电极24的图案的同时，被形成在晶片上。

本领域的技术人员应该知道：压电膜25，电极22和24，和氧化层的总体厚度应为半波长(或它的倍数)。为了能有良好的滤波特性(带宽)，层15的厚度标称上应是压电膜25厚度的一半。假如希望有良好的一次谐波特性和良好的温度补偿特性，那么氧化层15的厚度也可以增加到压电膜25厚度的1.5倍。在这一实施例中，生长在硅衬底14上的氧化层15的厚度可以被非常精确地控制。另外，既然层15在除去衬底14的过程中形成了一个自然的刻蚀止点，那么层15的厚度在余下的制造工艺过程中不会显著地改变。这样，如调谐工序等在现有技术的制造工艺中是必需的操作都不需要了，或者说可显著地减少了。而且，因为在这一实施例中，空腔12是通过刻蚀形成且层16是生长成期望的厚度并被接合到衬底10上的，所以整个的压电谐振器可以造得比现有技术中的谐振器小得多。

因此，本发明公开了一种制造在一密封腔上的压电谐振器的新工艺，该工艺远比现有技术中的方法更容易且成本低得多。另外，这种新的和改进了的制造在一密封腔上的压电谐振器的方法，还包括有精确的多的实施步骤，因此可以获得更好的一致性和可靠性。而且，这种新的和改进了的在一密封腔上的压电谐振器比现有技术的谐振器更小且更易于制造，并且比现有技术的谐振器更廉价且更可靠。

尽管上面已示出并描述了本发明的一个具体的实施例，但对本领域的技术人员来说，进一步的修改和改动是可能的。因此，不难理解，本发明并不仅限于所示的特定形式，并且由所附的权利要求书涵盖的所有改动，均不脱离本发明的实质和范围。

Claims (10)

1.一种制造带有一密封腔的薄膜压电谐振器的方法，包括步骤：

制备带有一平面表面的第一衬底；

在所述衬底的所述平面上形成一个空腔；

制备带有一平面表面的第二衬底；

在所述第二衬底的所述平面表面上放置一材料层，以在所述材料层上形成一与所述第二衬底的所述平面表面平行的平面表面，所述材料层的特点是可以被接合到所述第一衬底的所述表面，所述材料层的另一特点是所述第二衬底可以从所述材料层被选择刻蚀；

将所述材料层的所述平面表面以复盖着空腔的方式接合到所述第一衬底的所述表面；

从所述材料层上刻蚀掉所述第二衬底的一部分以暴露出一个在复盖着所述空腔上的区域内的刻蚀平面；

在所述空腔上部区域内的所述刻蚀平面上定位设置第一电极；

在所述第一电极上定位设置一层压电膜；和

在所述压电膜上定位设置第二电极。

2.根据权利要求1所述的一种制造带密封腔的薄膜压电谐振器的方法，其特征是：在制备所述第一和第二衬底的工序中包括制备第一和第二硅衬底的工序。

3.根据权利要求2所述的一种制造带密封腔的薄膜压电谐振器的方法，其特征是：在所述第二衬底的所述平面表面定位设置所述材料层的工序包括在所述第二衬底的所述平面表面生长成一层二氧化硅层的工序。

4.根据权利要求3所述的一种制造带密封腔的薄膜压电谐振器的方法，其特征是：生长所述二氧化硅层的工序包括将所述层生长得大约有所述压电膜的一半厚的工序。

5.根据权利要求1所述的一种带密封腔的薄膜压电谐振器的方法，其特征是：在所述第一衬底的所述平面表面内形成所述空腔的工序包括刻蚀所述第一衬底以形成所述空腔的工序。

6.根据权利要求1所述的一种制造带密封腔的薄膜压电谐振器的方法，其特征是：在所述第一衬底的所述平面表面内形成所述空腔的工序包括形成大量分立的空腔的工序，从所述材料层上刻蚀掉所述第二衬底的所述部分以暴露出在覆盖所述空腔的所述区域内的所述刻蚀平面的工序包括从所述材料层刻蚀掉所述第二衬底的一部分以暴露出在每一个覆盖一空腔的区域内的所述刻蚀平面的工序，定位设置所述第一电极，所述压电膜和所述第二电极的工序包括在覆盖每一所述空腔的所述区域内的所述刻蚀平面上定位设置一个第一电极，一层压电膜和一个第二电极的工序。

7.一种制造带密封腔的薄膜压电谐振器的方法，包括步骤：

制备一个带一平面表面的第一硅衬底；

基所述第一衬底的所述平面表面上刻蚀出一个空腔；

制备一个带一平面表面的第二硅衬底；

在所述第二硅衬底的所述平面表面上长一层二氧化硅以在所述二氧化硅层上形成一个与所述第二硅衬底的所述平面表面平行的平面表面；

把所述二氧化硅层的平面表面以复盖所述腔体的方式接合到所述第一硅衬底的平面表面上；

从所述二氧化硅上刻蚀掉所述第二硅衬底的一部分以暴露出一个在复盖住所述空腔的区域内的刻蚀平面表面。

在复盖所述腔体的所述区域内的所述刻蚀平面上淀积第一金属电极；以及

在压电膜上淀积第二金属电极。

8.一种制造许多薄膜压电谐振器，每一个都带有一个密封腔的方法，包括步骤：

制备一个带一个平面表面的第一硅片；

在所述第一硅片的所述平面表面上刻蚀出许多分立的空腔；

制备一个带一个平面表面的第二硅片；

在所述第二硅片的所述平面表面上长一层二氧化硅层以在所述二氧化硅层上形成一个与所述第二硅片的所述平面表面平行的平面表面；

把所述二氧化硅层的所述平面表面片以复盖所述许多空腔的方式接合到所述第一硅片的所述平面表面上；

刻蚀第二硅片以在许多区域上都暴露出刻蚀平面表面，每一区域复盖所述许多空腔中的一个；

在复盖每一所述空腔的区域上淀积许多第一金属电极，每一所述第一金属电极被淀积在每一所述空腔的上面；

在所述许多第一金属电极的上面淀积许多压电膜，每一压电膜被淀积在每一所述第一电极的上面；  以及

在每一压电膜的上面淀积许多第二金属电极，每一个所述第二金属电极被淀积在每一所述压电膜的上面。

9.一种带密封腔的薄膜压电谐振器，包括：

一个带一个平面表面的衬底；

一个限定在所述衬底的所述平面表面内的腔体；

一层接合到所述衬底的所述平表面上的介电材料层用以在复盖所述腔体的所述材料层上形成一个平面表面；

一个在复盖所述腔的所述区域内的第一电极层，它被定位设置在所述材料层的所述平面表面上；

一个定位设置在所述第一电极层上的压电膜；以及

一个定位设置在所述压电膜上的第二电极层。

10.一种带密封腔的薄膜压电谐振器，包括：

一个带一个平面表面的第一衬底；

一个限定在所述第一衬底的所述平面表面内的空腔；

一个带一个表平面的第二衬底以及一个放置在所述第二衬底的所述平面表面上的介电材料层，用以在介电材料层上形成一个与所述第二衬底的所述平面表面平行的平面表面，所述介电材料层的所述平面表面被接合到所述第一衬底的所述平面表面上，第二衬底中的一些部分被除去以在复盖所述空腔的所述介电材料层上形成第二表面平面；

一个在复盖所述腔的区域中的定位设置在所述介电材料层的所述第二表面平面上的第一电极；

一层定位设置在所述第一电极上的压电膜；以及

一个定位设置在所述压电膜上的第二电极。

Images