CN114825897B - 一种自适应死区时间控制电路 - Google Patents

一种自适应死区时间控制电路 Download PDF

Info

Publication number
CN114825897B
CN114825897B CN202210487070.9A CN202210487070A CN114825897B CN 114825897 B CN114825897 B CN 114825897B CN 202210487070 A CN202210487070 A CN 202210487070A CN 114825897 B CN114825897 B CN 114825897B
Authority
CN
China
Prior art keywords
inverter
tube
pmos tube
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210487070.9A
Other languages
English (en)
Other versions
CN114825897A (zh
Inventor
方健
张益森
杨曦禾
颜泠
唐玲丽
梁英东
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210487070.9A priority Critical patent/CN114825897B/zh
Publication of CN114825897A publication Critical patent/CN114825897A/zh
Application granted granted Critical
Publication of CN114825897B publication Critical patent/CN114825897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明属于集成电路技术领域，具体的说是涉及一种自适应死区时间控制电路。在本电路中先采用电压检测，来检测功率管关断的时间；再采用电流检测，来检测功率管关断产生的电流，功率管驱动的负载不同产生的电流就不同，再根据电流的大小来动态的调节死区大小，再经过各侧通路逻辑处理后输出信号开启本侧的功率管。通过该方案可以产生更加适合功率管的死区时间，可以减少死区时间过短时的硬开关损耗以及器件烧毁的概率，也可以减少死区时间过长时的反向导通损耗。

Description

一种自适应死区时间控制电路
技术领域
本发明属于集成电路技术领域，具体的说是涉及一种自适应死区时间控制电路。
背景技术
在高压栅驱动芯片里，存在高侧和低侧两个不同的通道，当由于一些原因造成两个通道的延时通路不匹配时，高低两侧的功率管可能同时开启发生直通，很容易造成桥臂的烧毁，所以会在高压栅驱动芯片里加入死区模块以防止发生直通造成桥臂烧毁。传统死区模块结构简单而且也能达到高低侧信号不会同时为高的目的，但是满足不了更高的需求。当芯片需要应用在不同场景，驱动不同的功率管，同时考虑到功耗的影响，可能会需要不同大小的死区时间，此时传统的死区结构便不能胜任。
发明内容
针对上述传统死区模块无法驱动不同功率管的不足之处，本发明提出了一种自适应死区时间控制的电路，可以满足对不同功率管的驱动需求，解决上述问题。
本发明的技术方案为：
一种自适应死区时间控制电路，包括高侧电压检测模块、电高侧流检测模块、低侧电压检测模块、低侧电流检测模块和动态死区调节电路；
所述高侧电压检测模块包括第一电阻、第一LDMOS和两个反相器，第一LDMOS的漏极连接功率管的母线电压，源极连接第一电阻的一端，记第一LDMOS和第一电阻的连接点为高侧电压检测的第一节点；第一电阻的另外一端与高侧功率管的漏端相连作为高侧检测电路的浮动地；第一节点连接两级反相器后作为高侧电压检测模块的输出，反相器的地端与浮动地相连，反相器的电源端与高侧检测电路的浮动源相连；
所述高侧电流检测电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第二LDMOS以及第一齐纳管、第二齐纳管、第三齐纳管；第二LDMOS的栅极与源极相连连接到地，漏极与第一PMOS管的漏极和栅极以及第二PMOS管的栅极相连；第一齐纳管的正端与第一PMOS管的漏极相连，第一齐纳管的负端连接第二齐纳管的正端，第二齐纳管的负端连接第三齐纳管的正端，第三齐纳管的负端与浮动源相连；第一PMOS管的源极与第二PMOS管的源极相连，连接到浮动源，第二PMOS管的漏极与第一NMOS管的漏极和栅极以及第二NMOS管的栅极相连；第一NMOS管的源极以及第二NMOS管的源极相连，连接到浮动地，第二NMOS管的漏极作为高侧电流检测模块的输出，用于检测dV/dt的大小以设置死区时间；
所述低侧电压检测模块包括第三LDMOS、第二电阻以及两个反相器，第三LDMOS的源极与第二电阻的一端项链，记第三LDMOS和第二电阻的连接节点为第二节点，第三LDMOS的栅极连接驱动电路的电源，第三LDMOS的漏极连接高侧电路的浮动地；第二电阻的另一端与地相连；第二节点后连接两级反相器后作为低侧电压检测电路的输出，反向器的电源连接驱动电路的电源，反相器的地连接外部电路的地；
所述低侧电流检测模块包括第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第四LDMOS；第四LDMOS的栅极与漏极相连连接到高侧电路的浮动地，源极与第三PMOS管的漏极和栅极以及第四PMOS管的栅极相连；第三PMOS管的源极与第四PMOS管的源极相连，连接到驱动电路的电源，第四PMOS管的漏极与第使能NMOS管的漏极和栅极以及第四NMOS管的栅极相连；第三NMOS管的源极以及第四NMOS管的源极相连，连接到地，第四NMOS管的漏极作为高侧电流检测模块的输出；
所述的动态死区调节电路分为高侧和低侧，高侧与低测的结构相同，高侧动态死区调节电路包括第五PMOS管、第六PMOS管、第一反向器、第二反相器、第三反相器、第一电容以及第一与门；第五PMOS管的漏极与栅极相连做为电流输入端；第六PMOS管的栅极与第五PMOS管的栅极相连，漏极连接第一反相器的电源；第一反相器的输入端接高侧电压检测模块的输出，第一反相器的输出连接电容的一端和第二反相器的输入端；第二反相器的输出与第三反相器的输入相连；第三反相器的输出与第一与门的一个输入端相连，第一与门的另一个输入端接第一PWM输入信号，第一与门的输出端作为高侧动态死区调节电路的输出端；在高侧动态死区调节电路中第五PMOS管与第六PMOS管的源极以及第二反相器和第三方向器的电源端连接高侧浮动源VB，第一反相器、第二反相器、第三反相器的地和第一电容的另一端连接高侧浮动地VS；
低侧动态死区调节电路包括第七PMOS管、第八PMOS管、第四反向器、第五反相器、第六反相器、第二电容以及第二与门；第五PMOS管的漏极与栅极相连做为电流输入端；第六PMOS管的栅极与第七PMOS管的栅极相连，漏极连接第四反相器的电源；第四反相器的输入端接低侧电压检测模块的输出，第四反相器的输出连接电容的一端和第五反相器的输入端；第五反相器的输出与第六反相器的输入相连；第六反相器的输出与第二与门的一个输入端相连，第二与门的另一个输入端接第二PWM输入信号，第二与门的输出端作为低侧动态死区调节电路的输出端；在低侧动态死区调节电路中第七PMOS管与第八PMOS管的源极以及第五反相器和第六方向器的电源端连接驱动电源VCC，第四反相器、第五反相器、第六反相器的地和第二电容的另一端连接地GND。
本发明的有益效果为：本电路可以更好的为功率管的驱动产生更合适的死区时间。
附图说明
图1是本发明提出的一种自适应死区时间控制电路的***框图。
图2是本发明提出的一种自适应死区时间控制电路中高侧电压检测电路实现结构图。
图3是本发明提出的一种自适应死区时间控制电路中高侧电流检测电路实现结构图。
图4是本发明提出的一种自适应死区时间控制电路中低侧电压检测电路实现结构图。
图5是本发明提出的一种自适应死区时间控制电路中低侧电流检测电路实现结构图。
图6是本发明提出的一种自适应死区时间控制电路中高侧动态死区调节电路实现结构图。
图7是本发明提出的一种自适应死区时间控制电路中低侧动态死区调节电路实现结构图。
图8是本发明提出的一种自适应死区时间控制电路经过HSpice仿真得到的整体仿真结果。
具体实施方式
下面结合附图对本发明进行详细的描述；
本发明提出了一种自适应死区时间控制的电路总体结构框图如图1所示，分为高低两侧，先采用电压检测，来检测功率管关断的时间；再采用电流检测，来检测功率管关断产生的电流，功率管驱动的负载不同产生的电流就不同，再根据电流的大小来动态的调节死区大小，再经过各侧通路逻辑处理后输出信号开启本侧的功率管。
图2为高侧电压检测电路结构图,VBUS是母线电压600V，VB和VS是高侧浮动源和高侧浮动地，当低侧功率管开启时，VS电压为0V，LDMOS工作在饱和区，VR为高电位；当低侧功率管关断时，VS电压开始上升，当上升到使VB的电压比VBUS大一个LDMOS的阈值电压时，LDMOS进入线性区，电流减小，VR开始下降，最终VR降为0V。功率管驱动的负载不同，VS电压上升的速度就不同，VR下降的时间也不同。最后VR经过两级反相器INV1、INV2整形输出电压检测信号。
图3为高侧电流检测电路结构图，LDMOS管栅极连接地电位，处于常关状态，只有当VB电压上升时，由于LDMOS漏源寄生电容的影响，A点电压将滞后于VB的上升，相当于在A点产生一个负的压降，开启MP1，MP1将电流信号转变成电压信号，再由MP2将电压信号转变为电流信号，最后通过电流镜MN1、MN2输出检测出的电流。当dV/dt特别大时，会在A点产生一个很负的压降，如果这个压降大于了MP1、MP2管的耐压，可能会导致电路损坏，所以电路增加了齐纳管Z1、Z2、Z3将A点电位钳位在MP1、MP2管安全工作的电压以内，但此时便不能再根据dv/dt的变化检测出不同的电流了。
图4是低侧电压检测电路结构图，当高侧功率管开启时，VS电压为600V，LDMOS工作在饱和区，VR为高电位；当高侧功率管关断时，VS电压开始下降，当下降到比VCC电压小一个LDMOS的阈值电压时，LDMOS进入线性区，电流减小，VR开始下降，最终VR降为0V。功率管驱动的负载不同，VS电压下降的速度就不同，VR下降的时间也不同，最后VR经过两级反相器INV1、INV2整形输出电压检测信号。
图5是低侧电流检测电路结构图，当VS电压为高时，MP1关断，不存在静态电流，当VS电压下降时，由于LDMOS寄生电容的影响，产生瞬态的电流，MP1将电流信号转变成电压信号，再由MP2将电压信号转变为电流信号，最后通过电流镜MN1、MN2输出检测出的电流。
图6图7是动态死区调节电路结构图，高侧和低侧结构相同。IN1和IN3是电压检测的输出信号，IN2和IN4是PWM信号，IIN是电流检测的输出电流ISENS和偏置电流Ibias的和。当功率管关断时，IN1从高变为低，反相器给电容充电的时间由电流的大小决定，如式：
Figure BDA0003630379340000041
电流越小，延迟时间越长。随后该信号经过两级反相器整形后与PWM信号做逻辑与，最后输出带有自适应死区的信号。
最后对该自适应死区电路进行整体仿真，图8是在TT工艺角、25℃、dv/dt是50V/ns的条件下，其仿真结果图，从图中可以看出，高低侧输出间存在明显死区，确保了高低侧功率管不会出现同时导通的情况，符合设计需求。

Claims (1)

1.一种自适应死区时间控制电路，其特征在于，包括高侧电压检测模块、高侧电流检测模块、低侧电压检测模块、低侧电流检测模块和动态死区调节电路；
所述高侧电压检测模块包括第一电阻、第一LDMOS和两个反相器，第一LDMOS的漏极连接功率管的母线电压，源极连接第一电阻的一端，记第一LDMOS和第一电阻的连接点为高侧电压检测的第一节点；第一电阻的另外一端与高侧功率管的漏端相连作为高侧检测电路的浮动地；第一节点连接两级反相器后作为高侧电压检测模块的输出，反相器的地端与浮动地相连，反相器的电源端与高侧检测电路的浮动源相连；
所述高侧电流检测电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第二LDMOS以及第一齐纳管、第二齐纳管、第三齐纳管；第二LDMOS的栅极与源极相连连接到地，漏极与第一PMOS管的漏极和栅极以及第二PMOS管的栅极相连；第一齐纳管的正端与第一PMOS管的漏极相连，第一齐纳管的负端连接第二齐纳管的正端，第二齐纳管的负端连接第三齐纳管的正端，第三齐纳管的负端与浮动源相连；第一PMOS管的源极与第二PMOS管的源极相连，连接到浮动源，第二PMOS管的漏极与第一NMOS管的漏极和栅极以及第二NMOS管的栅极相连；第一NMOS管的源极以及第二NMOS管的源极相连，连接到浮动地，第二NMOS管的漏极作为高侧电流检测模块的输出，用于检测dV/dt的大小以设置死区时间；
所述低侧电压检测模块包括第三LDMOS、第二电阻以及两个反相器，第三LDMOS的源极与第二电阻的一端项链，记第三LDMOS和第二电阻的连接节点为第二节点，第三LDMOS的栅极连接驱动电路的电源，第三LDMOS的漏极连接高侧电路的浮动地；第二电阻的另一端与地相连；第二节点后连接两级反相器后作为低侧电压检测电路的输出，反向器的电源连接驱动电路的电源，反相器的地连接外部电路的地；
所述低侧电流检测模块包括第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第四LDMOS；第四LDMOS的栅极与漏极相连连接到高侧电路的浮动地，源极与第三PMOS管的漏极和栅极以及第四PMOS管的栅极相连；第三PMOS管的源极与第四PMOS管的源极相连，连接到驱动电路的电源，第四PMOS管的漏极与第使能NMOS管的漏极和栅极以及第四NMOS管的栅极相连；第三NMOS管的源极以及第四NMOS管的源极相连，连接到地，第四NMOS管的漏极作为高侧电流检测模块的输出；
所述的动态死区调节电路分为高侧和低侧，高侧与低测的结构相同，高侧动态死区调节电路包括第五PMOS管、第六PMOS管、第一反向器、第二反相器、第三反相器、第一电容以及第一与门；第五PMOS管的漏极与栅极相连做为电流输入端；第六PMOS管的栅极与第五PMOS管的栅极相连，漏极连接第一反相器的电源；第一反相器的输入端接高侧电压检测模块的输出，第一反相器的输出连接电容的一端和第二反相器的输入端；第二反相器的输出与第三反相器的输入相连；第三反相器的输出与第一与门的一个输入端相连，第一与门的另一个输入端接第一PWM输入信号，第一与门的输出端作为高侧动态死区调节电路的输出端；在高侧动态死区调节电路中第五PMOS管与第六PMOS管的源极以及第二反相器和第三方向器的电源端连接高侧浮动源VB，第一反相器、第二反相器、第三反相器的地和第一电容的另一端连接高侧浮动地VS；
低侧动态死区调节电路包括第七PMOS管、第八PMOS管、第四反向器、第五反相器、第六反相器、第二电容以及第二与门；第五PMOS管的漏极与栅极相连做为电流输入端；第六PMOS管的栅极与第七PMOS管的栅极相连，漏极连接第四反相器的电源；第四反相器的输入端接低侧电压检测模块的输出，第四反相器的输出连接电容的一端和第五反相器的输入端；第五反相器的输出与第六反相器的输入相连；第六反相器的输出与第二与门的一个输入端相连，第二与门的另一个输入端接第二PWM输入信号，第二与门的输出端作为低侧动态死区调节电路的输出端；在低侧动态死区调节电路中第七PMOS管与第八PMOS管的源极以及第五反相器和第六方向器的电源端连接驱动电源VCC，第四反相器、第五反相器、第六反相器的地和第二电容的另一端连接地GND。
CN202210487070.9A 2022-05-06 2022-05-06 一种自适应死区时间控制电路 Active CN114825897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210487070.9A CN114825897B (zh) 2022-05-06 2022-05-06 一种自适应死区时间控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210487070.9A CN114825897B (zh) 2022-05-06 2022-05-06 一种自适应死区时间控制电路

Publications (2)

Publication Number Publication Date
CN114825897A CN114825897A (zh) 2022-07-29
CN114825897B true CN114825897B (zh) 2023-05-26

Family

ID=82511891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210487070.9A Active CN114825897B (zh) 2022-05-06 2022-05-06 一种自适应死区时间控制电路

Country Status (1)

Country Link
CN (1) CN114825897B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013004810A1 (en) * 2011-07-07 2013-01-10 Tridonic Gmbh & Co Kg Electronic ballast having adaptive dead time control, for a lamp
CN104901526A (zh) * 2014-03-04 2015-09-09 马克西姆综合产品公司 自适应死区时间控制
CN208015586U (zh) * 2018-03-12 2018-10-26 无锡安趋电子有限公司 一种防直通保护自适应死区电路及包含该电路的驱动电路
CN113162407A (zh) * 2021-03-26 2021-07-23 西安电子科技大学 一种超低静态功耗的降压型dc-dc转换器
CN113261193A (zh) * 2018-12-13 2021-08-13 电力集成公司 用于功率转换器的死区时间调整

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265503B2 (en) * 2004-04-08 2007-09-04 International Rectifier Corporation Applications of halogen convertor control IC
US9653996B2 (en) * 2013-10-28 2017-05-16 Infineon Technologies Americas Corp. Adaptive off time control scheme for semi-resonant and hybrid converters
US10547296B2 (en) * 2017-05-31 2020-01-28 Texas Instruments Incorporated Methods and apparatus for cross-conduction detection
WO2021134752A1 (en) * 2020-01-02 2021-07-08 Texas Instruments Incorporated Current mode dc-dc converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013004810A1 (en) * 2011-07-07 2013-01-10 Tridonic Gmbh & Co Kg Electronic ballast having adaptive dead time control, for a lamp
CN104901526A (zh) * 2014-03-04 2015-09-09 马克西姆综合产品公司 自适应死区时间控制
CN208015586U (zh) * 2018-03-12 2018-10-26 无锡安趋电子有限公司 一种防直通保护自适应死区电路及包含该电路的驱动电路
CN113261193A (zh) * 2018-12-13 2021-08-13 电力集成公司 用于功率转换器的死区时间调整
CN113162407A (zh) * 2021-03-26 2021-07-23 西安电子科技大学 一种超低静态功耗的降压型dc-dc转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Design and Anaysis of The Average Current-Detection Method for Wide Input Voltage Range Constant-Current Lighting LED Driver;Rongxing Lai, et. al.;2020 32nd International Symposium on Power Semiconductor Devices and ICs (ISPSD);全文 *

Also Published As

Publication number Publication date
CN114825897A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN108242886B (zh) 一种防直通保护自适应死区电路及包含该电路的驱动电路
US10355685B2 (en) Output circuit
CN109495102B (zh) 一种SiC MOSFET一类短路电流抑制电路及方法
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
US7768296B2 (en) Electronic device and method
KR20150071339A (ko) 게이트 구동 회로
JP2010233064A (ja) 半導体装置
US20050258890A1 (en) Switching control circuit with reduced dead time
WO2017016319A1 (zh) 一种dv/dt检测与保护装置及方法
JP2014075692A (ja) 出力回路
CN114915145A (zh) SiC MOSFET的软关断电路及方法
US8033721B2 (en) Temperature sensor circuit
CN113922340A (zh) 一种用于驱动芯片中高侧功率管的短路保护电路
CN114825897B (zh) 一种自适应死区时间控制电路
CN111082785B (zh) 控制电路
CN116345878A (zh) 一种死区时间控制电路
CN114337339B (zh) 一种带有端口短路检测的整流桥驱动电路
US11770120B2 (en) Bootstrap circuit supporting fast charging and discharging and chip
CN115940583A (zh) 一种用于马达驱动自适应死区时间控制的电压检测电路
US11038506B2 (en) Output circuit
US9537469B2 (en) CMOS level shifter with reduced high voltage transistor count
CN113965194B (zh) 一种具有噪声检测的低延时高压侧驱动电路
CN114977762B (zh) 一种基于斜率检测的死区时间产生电路
CN111313887A (zh) 电平转换电路及相应的驱动电路
CN111082788B (zh) 栅极驱动装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant