CN114823767A - 显示装置和包括该显示装置的平铺显示装置 - Google Patents

显示装置和包括该显示装置的平铺显示装置 Download PDF

Info

Publication number
CN114823767A
CN114823767A CN202210037354.8A CN202210037354A CN114823767A CN 114823767 A CN114823767 A CN 114823767A CN 202210037354 A CN202210037354 A CN 202210037354A CN 114823767 A CN114823767 A CN 114823767A
Authority
CN
China
Prior art keywords
substrate
display device
disposed
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210037354.8A
Other languages
English (en)
Inventor
李基晔
卢相龙
崔智娟
姜兑昊
李花郞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114823767A publication Critical patent/CN114823767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Abstract

本公开涉及一种显示装置和包括该显示装置的平铺显示装置。显示装置包括：第一衬底，包括包含像素的显示区域和包围显示区域的非显示区域；薄膜晶体管层，设置在第一衬底上并且包括薄膜晶体管；第二衬底，设置在薄膜晶体管层上并且面对第一衬底；密封部，在非显示区域中设置在第一衬底和第二衬底之间，并且接合第一衬底和第二衬底；金属线，在薄膜晶体管层上设置在非显示区域中并与密封部重叠；以及抗静电构件，包括由金属线支承的支承件、从支承件的顶部部分向密封部的外部突出的第一接收器、以及从支承件的底部部分朝向密封部的外部突出并面对第一接收器的第二接收器。

Description

显示装置和包括该显示装置的平铺显示装置
技术领域
本公开涉及一种显示装置和包括该显示装置的平铺显示装置。
背景技术
随着面向信息的社会的发展，越来越多的需求出现在用于以各种方式显示图像的显示装置上。例如，显示装置被安装在诸如智能电话、数码相机、膝上型计算机、导航装置、智能电视、电子框架和电子广告牌的各种电子装置中，或者类似的应用情况也在上升。显示装置可以是诸如液晶显示装置、场发射显示装置、有机发光显示装置和发光二极管显示装置的各种类型，并且可以以各种方式递送视觉信息。显示装置可以包括显示并递送图像和信息的显示区域以及向显示区域提供驱动电压和参考电压但不发射光的非显示区域(或边框)。
平铺显示装置是一种前瞻性显示装置，当开发单个大规模显示装置时，其具有减少为清楚的图像质量所花费的资源和时间以及改进的驱动性能的显著优点。平铺显示装置驱动具有高清晰度和优异性能的单个显示装置，以仅显示整个屏幕中的部分区域，从而提供整个集成的高清晰度屏幕，无论其尺寸和安装位置如何。
同时，显示装置的内部及其驱动电路可能被从外部引入的静电损坏，并且通过正制造的显示装置的外部递送的静电可能破坏发射区域和非发射区域的电路。
由于平铺显示装置通过在内部区域中在各个边框之间放置填充物来制造，因此形成了被称为接缝(比边框的宽度宽)的边界部，并且使得在观看视频时难以理解屏幕上的内容，这可能降低沉浸感。因此，当边框的宽度减小时，可以减小由观看视频导致的疲劳，但是在各个显示装置的连接工艺中产生的静电可能影响产品的可靠性。
发明内容
本公开的方面提供了一种显示装置以及包括该显示装置的平铺显示装置，该显示装置能够通过电磁感测边框内的从显示装置的外部引入的静电以使静电放电并通过充放电现象使静电耗散和分散，从而阻止静电进入显示层，防止显示装置的缺陷并改善可靠性。
然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示装置可以包括：第一衬底，包括包含多个像素的显示区域和包围显示区域的非显示区域；薄膜晶体管层，设置在第一衬底上并且包括薄膜晶体管；第二衬底，设置在薄膜晶体管层上并且面对第一衬底；密封部，在非显示区域中设置在第一衬底和第二衬底之间，并且接合第一衬底和第二衬底；金属线，在薄膜晶体管层上设置在非显示区域中并且与密封部重叠；以及抗静电构件，包括由金属线支承的支承件、从支承件的顶部部分向密封部的外部突出的第一接收器、以及从支承件的底部部分向密封部的外部突出并面对第一接收器的第二接收器。
金属线可以包括：焊盘部分，包括多个接触孔，该焊盘部分电连接到抗静电构件；以及多个狭缝，在平面图中在第一方向上延伸，由焊盘部分间隔开，并且在显示装置的厚度方向上穿透金属线的至少一部分。
抗静电构件可以包括从支承件的下端突出并***到焊盘部分的多个接触孔中的多个***部。
第一接收器和第二接收器可以实施为彼此间隔开、彼此面对并形成电容器的金属板。
金属线可以沿着非显示区域延伸并且可以以电压接地。
显示装置还可以包括直接接触第一衬底的整个顶表面并与第一衬底的整个顶表面重叠的衬底绝缘层。
显示装置还可以包括：发光元件层，设置在薄膜晶体管层上并且包括发光元件；波长转换层，设置在发光元件层上并且包括与多个像素中的每个对应的波长转换部；以及滤色器层，设置在波长转换层和第二衬底之间，该滤色器层包括与多个像素中的每个对应的滤色器。
薄膜晶体管层可以包括包围多个像素中的每个的抗静电电极。
抗静电电极可以包括：第一抗静电电极，设置在第一衬底上；以及第二抗静电电极，设置在第一抗静电电极上，与第一抗静电电极间隔开，并且面对第一抗静电电极。
薄膜晶体管层还可以包括将薄膜晶体管电连接到发光元件的连接电极。第一抗静电电极以及薄膜晶体管的栅电极可以设置在相同层上，以及第二抗静电电极和连接电极可以设置在相同层上。
根据本公开的实施方式，显示装置可以包括：第一衬底，包括包含多个像素的显示区域和包围显示区域的非显示区域；薄膜晶体管层，设置在第一衬底上并且包括多个薄膜晶体管；像素电极，设置在薄膜晶体管层上；公共电极，与像素电极间隔开并且面对像素电极；第二衬底，设置在公共电极上并且面对第一衬底；密封部，在非显示区域中设置在第一衬底和第二衬底之间，并且接合第一衬底和第二衬底；金属线，在薄膜晶体管层上设置在非显示区域中并与密封部重叠；以及抗静电构件，包括由金属线支承并且电连接到公共电极的支承件、以及从支承件的底部向密封部的外部突出并且面对公共电极的接收器。
公共电极和接收器可以实施为彼此间隔开、彼此面对并形成电容器的金属板。
根据本公开的实施方式，显示装置可包括：第一衬底，包括包含多个像素的显示区域和包围显示区域的非显示区域；薄膜晶体管层，设置在第一衬底上并且包括多个薄膜晶体管；第二衬底，设置在薄膜晶体管层上并且面对第一衬底；密封部，在非显示区域中设置在第一衬底和第二衬底之间，并且接合第一衬底和第二衬底；金属线，在薄膜晶体管层上设置在非显示区域中并与密封部重叠；以及抗静电构件，包括电连接到金属线并且面对金属线的至少一个板、以及电连接到所述至少一个板并朝向密封部的外部突出并且面对所述至少一个板的接收器。
抗静电构件可以包括：第一抗静电构件，包括接收器和从接收器朝向金属线突出的第一***部；第二抗静电构件，包括电连接到第一***部并且面对接收器的第一板、以及从第一板朝向金属线突出的第二***部；以及第三抗静电构件，包括电连接到第二***部并且面对第一板的第二板、以及从第二板突出并且电连接到金属线的第三***部。
抗静电构件还可以包括设置在第二抗静电构件和第三抗静电构件之间的多个板和多个***部。
第一***部可以设置在接收器的一侧上，第二***部可以设置在第一板的另一侧上，并且第一***部和第二***部在平面图中可以彼此间隔开。
接收器和第一板可以彼此间隔开，彼此面对，并且形成第一电容器，第一板和第二板可以彼此间隔开，彼此面对，并且形成第二电容器，以及第二板和金属线可以彼此间隔开，彼此面对，并且形成第三电容器。
显示装置还可以包括直接接触第一衬底的整个顶表面并与第一衬底的整个顶表面重叠的衬底绝缘层。
根据本公开的实施方式，平铺显示装置可以包括：第一显示装置，包括包含像素的第一显示区域；第二显示装置，包括与第一显示区域相邻的第二显示区域；以及接合构件，将第一显示装置连接到第二显示装置。第一显示装置和第二显示装置中的每个可以包括：第一衬底，包括显示区域和非显示区域；薄膜晶体管层，设置在第一衬底上；第二衬底，设置在薄膜晶体管层上并且面对第一衬底；密封部，在非显示区域中设置在第一衬底和第二衬底之间，并且接合第一衬底和第二衬底；金属线，在薄膜晶体管层上设置在非显示区域中并且与密封部重叠；以及抗静电构件，包括由金属线支承的支承件、从支承件的顶部部分向密封部的外部突出的第一接收器、以及从支承件的底部部分向密封部的外部突出并且面对第一接收器的第二接收器。第一显示装置的抗静电构件和第二显示装置的抗静电构件可以彼此面对，并且接合构件可以设置在第一显示装置的抗静电构件和第二显示装置的抗静电构件之间。
第一接收器和第二接收器可以实施为彼此间隔开、彼此面对并形成电容器的金属板。
根据依据实施方式的显示装置和包括该显示装置的平铺显示装置，通过包括在第一衬底和第二衬底之间的边缘处形成电容器的第一接收器和第二接收器，可以通过电容器释放从外部引入的静电的一部分并沿着金属线分散和消耗静电的另一部分来防止静电进入显示层内部。因此，显示装置和包括该显示装置的平铺显示装置可以改善静电接收灵敏度以吸收静电能量，从而防止显示装置的缺陷以改善显示装置的可靠性。
应当注意，本公开的效果不限于上述效果，并且本公开的其它效果将从以下描述中显而易见。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面及特征将变得更加显而易见，在附图中：
图1是示意性地示出根据实施方式的平铺显示装置的平面图；
图2是示意性地示出根据实施方式的显示装置的平面图；
图3是沿着图2的线I-I'截取的示例的示意性剖视图；
图4是图3的区域A1的放大图，示意性地示出了静电释放过程的示例；
图5是图3的区域A1的放大图，示意性地示出了静电释放过程的另一示例；
图6是示意性地示出图3的显示装置中的抗静电构件的立体图；
图7是示意性地示出图3的显示装置中的金属线的立体图；
图8是示意性地示出图3的显示装置中的抗静电构件和金属线的连接关系的平面图；
图9是沿着图2的线I-I'截取的另一示例的示意性剖视图；
图10是沿着图2的线I-I'截取的又一示例的示意性剖视图；
图11是示意性地示出图10的显示装置中的抗静电构件的侧视图；
图12是示意性地示出图10的显示装置中的抗静电构件和金属线的连接关系的平面图；
图13是沿着图2的线I-I'截取的又一示例的示意性剖视图；
图14是示意性地示出图13的显示装置中的单元像素和抗静电电极的平面图；
图15是示意性地示出根据实施方式的平铺显示装置的连接结构的平面图；以及
图16是沿着图15的线II-II'截取的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多细节以提供对本公开的各种实施方式或实施例的透彻理解。如本文中所使用的，“实施方式”和“实施例”是可互换的词，它们是采用本文中公开的实施例或实施方式中的一个或多个的装置或方法的非限制性示例。然而，显而易见地是，可以在没有这些细节或具有一个或多个等效布置的情况下实践各种实施方式。在其它情形下，可以以框图形式示出结构和装置，以避免不必要地模糊各种实施方式。此外，各种实施方式可以是不同的，但不必是排他的。例如，在不背离本公开的范围的情况下，实施方式的形状、配置和特性可以在另一实施方式中使用或实现。
除非另外说明，否则所示实施方式应被理解为提供其中本公开可在实践中实现的一些或许多方式的变化细节的特征。因此，除非另外说明，否则各种实施方式的特征、组件、模块、层、膜、面板、区域和/或方面等(下文中单独或统称为“元件”)可以在不背离本公开的情况下以其它方式组合、分离、互换和/或重新排列。
在附图中通常提供交叉影线和/或阴影的使用来阐明相邻的元件之间的边界。因此，存在或不存在交叉影线或阴影都不传达或指示对材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求，除非有说明。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当实施方式被不同地实现时，可以执行与所述次序不同的工艺次序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所述次序相反的次序执行。此外，相同的参考标记表示相同的元件。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接联接到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以是指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的诸如x、y和z轴的三个轴，并且可以以更广泛的意义进行解释。例如，X轴、Y轴和Z轴可以基本上彼此垂直，或者可以表示可以彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的群组中的至少一个”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合，诸如例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。
术语“和”以及“或”可以以结合或分开的意义使用，并且可以理解为等同于“和/或”。
尽管本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
为了描述的目的，本文中可以使用诸如例如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并且从而描述如附图中所示的一个元件与另一(多个)元件的关系。除了附图中描绘的定向之外，空间相对术语还旨在包括设备在使用、操作和/或制造中的不同定向。例如，如果在附图中的设备被翻转，则被描述为其它元件或特征“下方”或“下面”的元件将随之定向在其它元件或特征“上方”。因此，术语“下面”可以包括上方和下方的定向两者。此外，设备可以以其它方式定向(例如，旋转90度或约90度或处于其它定向)，并且如此，相应地解释本文中使用的空间相对描述语。
术语“重叠”或“重叠的”意指第一对象可以在第二对象上方或下方、或者在第二对象的一侧，并且反之亦然。另外，术语“重叠”可以包括层、叠层、面对(face)或面对(facing)、遍及…延伸、覆盖或部分覆盖或如本领域中普通技术人员将理解和领会的任何其它合适的术语。
当元件被描述为与另一元件“不重叠”或“将不重叠”时，这可以包括这些元件彼此间隔开、彼此偏移、或彼此并排设置或如本领域中普通技术人员将理解和领会的任何其它合适的术语。
术语“面对(face)”和“面对(facing)”意指第一元件可以直接或间接地与第二元件相对。在其中第三元件介于第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，尽管仍然彼此面对。
本文中使用的术语是为了描述实施方式的目的，而不是旨在限制。如本文中所使用的，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。此外，当在本说明书中使用时，术语“包括(comprise)”、“包括(comprising)”、“包括(include)”和/或“包括(including)”、“具有(has)”和/或“具有(having)”和/或其变型指定所述特征、整体、步骤、操作、元件、组件和/或其群组的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。还应注意，如本文中所使用的，术语“基本上”、“约”和其它类似术语用作近似的术语而不用作程度的术语，并且因此，用于解释本领域中普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
例如，如本文中所使用的“约”或“大致”包括所述值和在如本领域中普通技术人员在考虑所讨论的测量和与特定量的测量相关联的误差(即，测量***的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意指在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
本文中参考作为实施方式和/或中间结构的示意图的剖视图和/或分解图来描述各种实施方式。因此，可以预期到由于例如制造技术和/或公差而导致的图示的形状的变型。因此，本文中公开的实施方式不应被解释为限于所示的区域的形状，而是包括由例如制造导致的形状的偏差。以这种方式，在附图中所示的区域在性质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且因此，不一定旨在进行限制。
在附图中根据功能块、单元和/或模块来描述和示出一些或多个实施方式。本领域中技术人员将理解的是，这些块、单元和/或模块在物理上由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路来实现，该电子(或光学)电路可以使用基于半导体的制造技术或其它制造技术来形成。在块、单元和/或模块由微处理器或其它类似硬件实现的情况下，它们可以使用软件(例如，微代码)进行编程和控制，以执行本文中讨论的各种功能，并且可以可选地由固件和/或软件来驱动。还可以设想，每个块、单元和/或模块可以由专用硬件来实现，或者实现为执行一些或多个功能的专用硬件和执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。此外，一些或多个实施方式的每个块、单元和/或模块可以物理地分离成两个或更多个交互和分立的块、单元和/或模块，而不背离本公开的范围。此外，一些或多个实施方式的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块，而不背离本公开的范围。
将理解的是，术语“接触”、“连接到”和“联接到”可以包括物理和/或电接触、连接或联接。
出于其含义和解释的目的，短语“…中的至少一个”旨在包括从“选自…的群组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B或者A和B”。
除非本文中另有限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关技术和本公开的上下文中的含义一致的含义，并且不应当以理想的或过于正式的含义进行解释，除非在本文中清楚地如此限定。
图1是示出根据实施方式的平铺显示装置的示意性平面图。
参考图1，平铺显示装置TD可以包括显示装置10。显示装置10可以以栅格形式布置，但是本公开不限于此。显示装置10可以在第一方向(X轴方向)或第二方向(Y轴方向)上连接，并且平铺显示装置TD可以具有特定的形状。例如，显示装置10可以具有相同的尺寸，但是本公开不限于此。对于另一示例，显示装置10可以具有不同的尺寸。
显示装置10中的每个可以具有包括长侧和短侧的矩形形状。显示装置10可以布置成使得其长侧或短侧彼此连接。显示装置10中的一些(或一部分)可以设置在平铺显示装置TD的边缘处，以形成平铺显示装置TD的一侧。显示装置10中的其它一些(或另一部分)可以设置在平铺显示装置TD的拐角处，以形成平铺显示装置TD的两个相邻的侧。显示装置10中的其它又一些(或另一部分)可以设置在平铺显示装置TD的内侧上，并且可以被其它显示装置10包围。
显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括用于显示图像的像素。例如，像素中的每个可以包括包含有机发光层的有机发光二极管(LED)、微型LED、包含量子点发光层的量子点发光二极管、或包含无机半导体的无机发光元件。作为另一示例，显示装置10中的每个可以包括液晶显示面板，该液晶显示面板具有设置在第一衬底和第二衬底之间的液晶层。非显示区域NDA可以围绕显示区域DA设置以包围显示区域DA，并且可以不显示图像。
平铺显示装置TD可以整体上具有平面形状，但是本公开不限于此。平铺显示装置TD可以具有三维形状以向用户提供三维效果。例如，在平铺显示装置TD具有三维形状的情况下，显示装置10中的至少一些可以具有弯曲形状。作为另一示例，显示装置10可以各自具有平面形状，并且可以以预定的角度彼此连接，使得平铺显示装置TD可以具有三维形状。
平铺显示装置TD可以包括设置在显示区域DA之间的联接区域SM。平铺显示装置TD可以通过连接相邻的显示装置10的非显示区域NDA来形成。显示装置10可以通过设置在联接区域SM中的接合构件或粘合构件彼此连接。显示装置10中的每个的联接区域SM可以不包括焊盘部分和附接到焊盘部分的柔性膜。因此，显示装置10的显示区域DA之间的距离可以足够小，使得显示装置10之间的联接区域SM不能被用户识别。显示装置10的显示区域DA的外部光的反射率可以与显示装置10之间的联接区域SM的外部光的反射率基本上相同。因此，在平铺显示装置TD中，可以防止显示装置10之间的联接区域SM被用户识别，从而减少显示装置10之间断开连接的感觉，并改善图像中的沉浸感。
图2是示出根据实施方式的显示装置的示意性平面图。
参考图2，显示装置10可以包括在显示区域DA中以行和列布置的像素。像素中的每个可以包括由像素限定层或堤部限定的发射区域LA，并且可以通过发射区域LA发射具有预定峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个可以是其中从显示装置10的发光元件产生的光被发射到显示装置10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以向显示装置10的外部发射具有预定峰值波长的光。第一发射区域LA1可以发射第一颜色光，第二发射区域LA2可以发射第二颜色光，以及第三发射区域LA3可以发射第三颜色光。例如，第一颜色光可以是峰值波长在从约610nm至约650nm范围内的红光，第二颜色光可以是峰值波长在从约510nm至约550nm范围内的绿光，以及第三颜色光可以是峰值波长在从约440nm至约480nm范围内的蓝光，但是本公开不限于此。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中在第一方向(例如，X轴方向)上重复地顺序布置。例如，第一发射区域LA1在尺寸上可以大于第二发射区域LA2，以及第二发射区域LA2在尺寸上可以大于第三发射区域LA3。作为另一示例，第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在尺寸上基本上相同。
显示装置10的显示区域DA可以包括包围发射区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的颜色光彼此混合。
图3是沿着图2的线I-I'截取的示例的示意性剖视图。
参考图3，显示装置10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个可以是其中从显示装置10的发光二极管ED产生的光被发射到显示装置10的外部的区域。
显示装置10可以包括第一衬底SUB1、衬底绝缘层SDL、显示层DPL、填充物FIL、密封部AM、第二衬底SUB2、金属线GNL和抗静电构件ESD。
第一衬底SUB1可以是基础衬底，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一衬底SUB1可以是刚性衬底。在第一衬底SUB1是刚性衬底的情况下，第一衬底SUB1可以包括玻璃材料或金属材料，但是本公开不限于此。作为另一示例，第一衬底SUB1可以是可以弯曲、折叠和卷曲的柔性衬底。在第一衬底SUB1是柔性衬底的情况下，第一衬底SUB1可以包括聚酰亚胺(PI)，但是本公开不限于此。
衬底绝缘层SDL可以直接覆盖(或直接接触和与之重叠)第一衬底SUB1的顶表面。衬底绝缘层SDL可以设置在第一衬底SUB1和薄膜晶体管层TFTL之间。衬底绝缘层SDL可以在薄膜晶体管层TFTL堆叠在第一衬底SUB1上之前形成，以使第一衬底SUB1的顶表面绝缘。衬底绝缘层SDL可以防止金属材料直接设置在第一衬底SUB1上。因此，衬底绝缘层SDL可以防止静电沿着第一衬底SUB1的顶表面引入。例如，衬底绝缘层SDL可以包含氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
显示层DPL可以设置在衬底绝缘层SDL上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。薄膜晶体管层TFTL可以包括光阻挡层BML、缓冲层BF、薄膜晶体管TFT、栅极绝缘层GI、层间绝缘层ILD、第一连接电极CNE1和第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
光阻挡层BML可以设置在衬底绝缘层SDL上。光阻挡层BML可以阻挡外部光入射在薄膜晶体管TFT上。例如，光阻挡层BML可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。作为另一示例，光阻挡层BML可以是包括黑色颜料的有机层。
缓冲层BF可以覆盖(或与之重叠)衬底绝缘层SDL和光阻挡层BML。缓冲层BF可以由能够防止空气或湿气渗透的无机材料形成(或包括能够防止空气或湿气渗透的无机材料)。例如，缓冲层BF可以包括交替层压或堆叠的无机膜。
薄膜晶体管TFT可以设置在缓冲层BF上，并且可以形成(或构成)像素中的每个的像素电路。例如，薄膜晶体管TFT可以是像素电路的开关晶体管或驱动晶体管。薄膜晶体管TFT可以包括半导体区域ACT、栅电极GE、源电极SE和漏电极DE。
半导体区域ACT、源电极SE和漏电极DE可以设置在缓冲层BF上。半导体区域ACT可以在厚度方向(例如，Z轴方向)上与栅电极GE重叠，并且可以通过栅极绝缘层GI与栅电极GE绝缘。源电极SE和漏电极DE可以通过使半导体区域ACT的材料导电来提供。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与半导体区域ACT重叠，其中栅极绝缘层GI插置在它们之间。
栅极绝缘层GI可以设置在半导体区域ACT、源电极SE和漏电极DE上。例如，栅极绝缘层GI可以覆盖(或与之重叠)半导体区域ACT、源电极SE、漏电极DE和缓冲层BF，并且可以使半导体区域ACT与栅电极GE绝缘。栅极绝缘层GI可以包括接触孔，第一连接电极CNE1和第二连接电极CNE2中的每个穿过该接触孔。
层间绝缘层ILD可以覆盖(或与之重叠)栅电极GE和栅极绝缘层GI。层间绝缘层ILD可以包括接触孔，第一连接电极CNE1和第二连接电极CNE2中的每个穿过该接触孔。层间绝缘层ILD的接触孔可以连接到栅极绝缘层GI的接触孔。
第一连接电极CNE1和第二连接电极CNE2可以设置在层间绝缘层ILD上以彼此间隔开。第一连接电极CNE1可以将数据线或电源线电连接到薄膜晶体管TFT的源电极SE。第一连接电极CNE1可以通过设置在层间绝缘层ILD和栅极绝缘层GI中的接触孔与源电极SE电接触。
第二连接电极CNE2可以将薄膜晶体管TFT的漏电极DE电连接到发光元件EL的第一电极AE。第二连接电极CNE2可以通过设置在层间绝缘层ILD和栅极绝缘层GI中的接触孔与漏电极DE电接触。
第一钝化层PAS1可以覆盖(或与之重叠)第一连接电极CNE1和第二连接电极CNE2以及层间绝缘层ILD。第一钝化层PAS1可以保护薄膜晶体管TFT。第一钝化层PAS1可以包括接触孔，发光元件EL的第一电极AE穿过该接触孔。
第一平坦化层OC1可以设置在第一钝化层PAS1上，以使薄膜晶体管层TFTL的顶部部分平坦化。例如，第一平坦化层OC1可以包括接触孔，发光元件EL的第一电极AE穿过该接触孔。这里，第一平坦化层OC1的接触孔可以连接到第一钝化层PAS1的接触孔。第一平坦化层OC1可以包括有机材料。
发光元件层EML可以包括发光元件EL、第一堤部BNK1、第二堤部BNK2、第二钝化层PAS2和第二平坦化层(未示出)。
发光元件EL可以设置在薄膜晶体管层TFTL上。发光元件EL可以包括第一电极AE、第二电极CE和发光二极管ED。
第一电极AE可以设置在第一平坦化层OC1上。例如，第一电极AE可以设置于在第一平坦化层OC1上设置的第一堤部BNK1上，以覆盖(或与之重叠)第一堤部BNK1。第一电极AE可以设置成与由第二堤部BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的一个重叠。第一电极AE可以通过第二连接电极CNE2电连接到薄膜晶体管TFT的漏电极DE。第一电极AE可以是发光元件EL的阳极电极，但是本公开不限于此。
第二电极CE可以设置在第一平坦化层OC1上，以与第一电极AE间隔开。例如，第二电极CE可以设置于在第一平坦化层OC1上设置的第一堤部BNK1上，以覆盖(或与之重叠)第一堤部BNK1。第二电极CE可以设置成与由第二堤部BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的一个重叠。第二电极CE可以是发光元件EL的阴极电极，但是本公开不限于此。
发光二极管ED可以在第一平坦化层OC1上设置在第一电极AE和第二电极CE之间。发光二极管ED的一个端部(或第一端部)可以电连接到第一电极AE，并且发光二极管ED的另一端部(或第二端部)可以电连接到第二电极CE。例如，发光二极管ED可以包括具有相同材料的有源层并发射相同波长带的光或相同颜色的光。从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个发射的光可以具有相同的颜色。例如，发光二极管ED可以发射峰值波长在约440nm至约480nm范围内的第三颜色光或蓝光。因此，发光元件层EML可以发射第三颜色光或蓝光。
第二堤部BNK2可以在第一平坦化层OC1上设置在光阻挡区域BA中。第二堤部BNK2可以限定第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。例如，第二堤部BNK2可以包围第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个，但是本公开不限于此。第二堤部BNK2可以使发光元件EL中的每个的第一电极AE或第二电极CE分离并绝缘。
第二钝化层PAS2可以设置在发光元件EL和第二堤部BNK2上。第二钝化层PAS2可以覆盖(或与之重叠)发光元件EL并且可以保护发光元件EL。第二钝化层PAS2可以防止诸如湿气或空气的杂质从外部渗透，以防止对发光元件EL的损坏。
第二平坦化层可以设置在第二钝化层PAS2上，以使发光元件层EML的顶部部分平坦化。例如，第二平坦化层可以包括有机材料。
填充物FIL可以填充发光元件层EML和波长转换层WLCL之间的空间，并且被密封部AM包围。例如，填充物FIL可以由允许光通过的有机材料制成。填充物FIL可以由硅(或硅基)有机材料或环氧(或环氧基)有机材料等制成，但是本公开不限于此。作为另一示例，可以省略填充物FIL。
密封部AM可以在非显示区域NDA中设置在第一衬底SUB1的边缘和第二衬底SUB2的边缘之间。密封部AM可以在非显示区域NDA中沿着第一衬底SUB1和第二衬底SUB2的边缘设置，以密封填充物FIL。密封部AM可以接合第一衬底SUB1和第二衬底SUB2。例如，密封部AM可以包括有机材料。密封部AM可以由环氧基树脂制成，但是本公开不限于此。
波长转换层WLCL可以设置在密封部AM之间。波长转换层WLCL可以包括第二光阻挡构件BK2、第一波长转换部WLC1、第二波长转换部WLC2、透光部LTU和第二封盖层CAP2。
第二光阻挡构件BK2可以在第二封盖层CAP2上设置在光阻挡区域BA中。第二光阻挡构件BK2可以在厚度方向(例如，Z轴方向)上与第二堤部BNK2重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的光渗透和颜色混合，从而改善显示装置10的颜色再现性。在平面图中，第二光阻挡构件BK2可以以包围第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的栅格的形式布置。
第一波长转换部WLC1可以在第二封盖层CAP2上设置在第一发射区域LA1中。第一波长转换部WLC1可以被第二光阻挡构件BK2包围。第一波长转换部WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长移位器WLS1。
第一基础树脂BS1可以包含具有相对高透光率的材料。第一基础树脂BS1可以由透明有机材料形成。例如，第一基础树脂BS1可以包含诸如环氧基树脂、丙烯酸基树脂、卡多(cardo)基树脂和酰亚胺基树脂的有机材料中的至少一种。
第一散射体SCT1和第一基础树脂BS1可以具有不同的折射率并形成光学界面。例如，第一散射体SCT1可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包含诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物，或者可以包含诸如丙烯酸基树脂和氨基甲酸乙酯基树脂的有机颗粒。无论入射光的入射方向如何，第一散射体SCT1都可以在任意方向上散射入射光，而不会在入射光的峰值波长上有任何实质性的变化。
第一波长移位器WLS1可以将入射光的峰值波长改变或移位到第一峰值波长。例如，第一波长移位器WLS1可以将从显示装置10提供的蓝光转换为具有在约610nm至约650nm的范围内的单峰值波长的红光，并发射红光。第一波长移位器WLS1可以是量子点、量子棒或荧光物质。量子点可以是在电子从导带跃迁到价带的情况下发射特定颜色的光的颗粒材料。
从发光元件层EML发射的蓝光的一部分可以穿过第一波长转换部WLC1，而不被第一波长移位器WLS1转换为红光。作为从发光元件层EML发射的蓝光的一部分，入射在第一滤色器CF1上而不被第一波长转换部WLC1转换的光可以被第一滤色器CF1阻挡。由第一波长转换部WLC1转换从发光元件层EML发射的蓝光而产生的红光可以穿过第一滤色器CF1并被发射到外部。因此，红光可以通过第一发射区域LA1发射。
第二波长转换部WLC2可以在第二封盖层CAP2上设置在第二发射区域LA2中。第二波长转换部WLC2可以被第二光阻挡构件BK2包围。第二波长转换部WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长移位器WLS2。
第二基础树脂BS2可以包含具有相对高透光率的材料。第二基础树脂BS2可以由透明有机材料形成。例如，第二基础树脂BS2和第一基础树脂BS1可以由相同材料制成(或包括相同材料)，或者第二基础树脂BS2可以由可以形成第一基础树脂BS1的材料制成。
第二散射体SCT2和第二基础树脂BS2可以具有不同的折射率并形成光学界面。例如，第二散射体SCT2可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第二散射体SCT2和第一散射体SCT1可以由相同材料制成，或者第二散射体SCT2可以由可以形成第一散射体SCT1的材料制成。
第二波长移位器WLS2可以将入射光的峰值波长改变或移位到不同于第一波长移位器WLS1的第一峰值波长的第二峰值波长。例如，第二波长移位器WLS2可以将从显示装置10提供的蓝光转换为具有在约510nm至约550nm的范围内的单峰值波长的绿光，并发射绿光。第二波长移位器WLS2可以是量子点、量子棒或荧光物质。第二波长移位器WLS2可以包含在目的上与可以形成第一波长移位器WLS1的材料相同的材料。第二波长移位器WLS2可以由量子点、量子棒或荧光物质形成，以具有与第一波长移位器WLS1的波长转换范围不同的波长转换范围。
透光部LTU可以在第二封盖层CAP2上设置在第三发射区域LA3中。透光部LTU可以被第二光阻挡构件BK2包围。透光部LTU可以允许入射光穿过，同时保持光的峰值波长。透光部LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包含具有相对高透光率的材料。第三基础树脂BS3可以由透明有机材料形成。例如，第三基础树脂BS3和第一基础树脂BS1或第二基础树脂BS2可以由相同材料制成(或包括相同材料)，或者第三基础树脂BS3可以由可以形成第一基础树脂BS1或第二基础树脂BS2的材料制成。
第三散射体SCT3和第三基础树脂BS3可以具有不同的折射率并形成光学界面。例如，第三散射体SCT3可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第三散射体SCT3和第一散射体SCT1或第二散射体SCT2可以由相同材料形成，或者第三散射体SCT3可以由可以形成第一散射体SCT1或第二散射体SCT2的材料制成(或包括可以形成第一散射体SCT1或第二散射体SCT2的材料)。
第二封盖层CAP2可以覆盖(或与之重叠)第一波长转换部WLC1和第二波长转换部WLC2、透光部LTU和第一光阻挡构件BK1的底表面。例如，第二封盖层CAP2可以密封第一波长转换部WLC1和第二波长转换部WLC2以及透光部LTU，以防止第一波长转换部WLC1和第二波长转换部WLC2以及透光部LTU被损坏或污染。例如，第二封盖层CAP2可以包括无机材料。
滤色器层CFL可以包括第一封盖层CAP1、第一光阻挡构件BK1、以及第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
第一封盖层CAP1可以设置在波长转换层WLCL上。第一封盖层CAP1可以密封第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的底表面。例如，第一封盖层CAP1可以包括无机材料。
第一光阻挡构件BK1可以在第二衬底SUB2下方设置在光阻挡区域BA中。第一光阻挡构件BK1可以在厚度方向(例如，Z轴方向)上与第二光阻挡构件BK2或第二堤部BNK2重叠。第一光阻挡构件BK1可以阻挡光的透射。第一光阻挡构件BK1可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的光渗透和颜色混合，从而改善显示装置10的颜色再现性。在平面图中，第一光阻挡构件BK1可以以包围第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的栅格的形式布置。
第一滤色器CF1可以在第二衬底SUB2下方设置在第一发射区域LA1中。第一滤色器CF1可以被第一光阻挡构件BK1包围。第一滤色器CF1可以在厚度方向(例如，Z轴方向)上与第一波长转换部WLC1重叠。第一滤色器CF1可以选择性地允许第一颜色光(例如，红光)穿过，并且阻挡或吸收第二颜色光(例如，绿光)和第三颜色光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且包含红色着色剂。
第二滤色器CF2可以在第二衬底SUB2下方设置在第二发射区域LA2中。第二滤色器CF2可以被第一光阻挡构件BK1包围。第二滤色器CF2可以在厚度方向(例如，Z轴方向)上与第二波长转换部WLC2重叠。第二滤色器CF2可以选择性地允许第二颜色光(例如，绿光)穿过，并且阻挡或吸收第一颜色光(例如，红光)和第三颜色光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且包含绿色着色剂。
第三滤色器CF3可以在第二衬底SUB2下方设置在第三发射区域LA3中。第三滤色器CF3可以被第一光阻挡构件BK1包围。第三滤色器CF3可以在厚度方向(例如，Z轴方向)上与透光部LTU重叠。第三滤色器CF3可以选择性地允许第三颜色光(例如，蓝光)穿过，并且阻挡或吸收第一颜色光(例如，红光)和第二颜色光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且包含蓝色着色剂。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收来自显示装置10的外部的光的一部分，以减少外部光的反射光。这意指第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由外部光的反射导致的颜色失真。
第二衬底SUB2可以设置在滤色器层CFL上。第二衬底SUB2可以支承和保护显示装置10。第二衬底SUB2可以是基础衬底，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二衬底SUB2可以是刚性衬底。在第二衬底SUB2是刚性衬底的情况下，第二衬底SUB2可以包括玻璃材料或金属材料，但是本公开不限于此。作为另一示例，第二衬底SUB2可以是可以弯曲、折叠和卷曲的柔性衬底。在第二衬底SUB2是柔性衬底的情况下，第二衬底SUB2可以包括聚酰亚胺(PI)，但是本公开不限于此。
金属线GNL可以在薄膜晶体管层TFTL上设置在非显示区域NDA中。金属线GNL可以沿着第一衬底SUB1的至少一个边缘延伸。金属线GNL可以被密封部AM覆盖(或被重叠或与之重叠)。例如，金属线GNL可以设置在第一钝化层PAS1上，但是本公开不限于此。金属线GNL可以穿过非显示区域NDA，以电连接到设置在第一衬底SUB1的第一侧上的接地焊盘部分(未示出)。金属线GNL可以***到穿透第一钝化层PAS1、层间绝缘层ILD、栅极绝缘层GI和缓冲层BF的接触孔中，以连接到光阻挡层BML。
金属线GNL可以通过接地焊盘部分以特定电压接地。金属线GNL可以接地，使得从外部引入的静电可以被诱导到显示装置10的外部。金属线GNL可以防止从外部引入的静电进入显示层DPL。
抗静电构件ESD可以在非显示区域NDA中设置在第一衬底SUB1和第二衬底SUB2之间。抗静电构件ESD的一个端部(或第一端部)可以暴露以面对显示装置10的外部，并且抗静电构件ESD的另一端部(或第二端部)可以电连接到金属线GNL。抗静电构件ESD可以释放从外部引入的静电的一部分，并且可以将静电的其它部分诱导到金属线GNL。例如，由抗静电构件ESD释放的静电的量可以显著大于被诱导到金属线GNL的静电的量。因此，抗静电构件ESD可以通过仅将细微量的静电诱导到金属线GNL来防止静电进入显示层DPL。
抗静电构件ESD可以包括支承件SPT、第一接收器RCV1、第二接收器RCV2和***部IST。
支承件SPT可以设置在金属线GNL上以由金属线GNL支承，并且可以支承第一接收器RCV1和第二接收器RCV2。支承件SPT可以从金属线GNL的顶部延伸到第二衬底SUB2的底部。例如，支承件SPT可以沿着第一衬底SUB1的具有金属线GNL的至少一个边缘延伸。支承件SPT可以被密封部AM覆盖。
第一接收器RCV1可以从支承件SPT的顶部突出到密封部AM的外部。第一接收器RCV1可以朝向第一衬底SUB1的外部突出。第一接收器RCV1的端部可以平行于第一衬底SUB1的端部或第二衬底SUB2的端部，但是本公开不限于此。第一接收器RCV1的一部分可以连接到支承件SPT以由密封部AM覆盖，并且其另一部分可以从密封部AM突出。第一接收器RCV1可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。例如，第一接收器RCV1可以接触滤色器层CFL或波长转换层WLCL的底表面，但是本公开不限于此。作为另一示例，第一接收器RCV1可以与滤色器层CFL或波长转换层WLCL的底表面间隔开预定距离。
第二接收器RCV2可以从支承件SPT下方突出到密封部AM的外部。第二接收器RCV2可以朝向第一衬底SUB1的外部突出。第二接收器RCV2可以在平行于第一接收器RCV1的方向上突出。第二接收器RCV2的端部可平行于第一接收器RCV1的端部、第一衬底SUB1的端部或第二衬底SUB2的端部，但是本公开不限于此。第二接收器RCV2的一部分可以连接到支承件SPT以由密封部AM覆盖，并且其另一部分可以从密封部AM突出。第二接收器RCV2可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。第二接收器RCV2可以与第一接收器RCV1间隔开预定距离。第一接收器RCV1和第二接收器RCV2可以彼此面对以形成电容器。
***部IST可以从支承件SPT的下端朝向金属线GNL突出。***部IST可以***到金属线GNL的接触孔CNT中以电连接到金属线GNL。
图4是图3的区域A1的示意性放大图，示出了静电释放过程的示例，以及图5是图3的区域A1的示意性放大图，示出了静电释放过程的另一示例。
参考图4和图5，抗静电构件ESD可以在非显示区域NDA(参见图3)中设置在第一衬底SUB1和第二衬底SUB2之间。抗静电构件ESD的一个端部(或第一端部)可以暴露于显示装置10的外部，并且抗静电构件ESD的另一端部(或第二端部)可以电连接到金属线GNL。抗静电构件ESD可以释放从外部引入的静电的一部分，并且可以将静电的其它部分诱导到金属线GNL。例如，由抗静电构件ESD释放的静电的量可以显著大于被朝向金属线GNL诱导的静电的量。因此，抗静电构件ESD可以通过仅将细微量的静电诱导到金属线GNL来防止静电进入显示层DPL。
在图4中，第一静电能量ESS1可以被引入到抗静电构件ESD的第一接收器RCV1。第一静电能量ESS1的部分ESS1a可以通过由形成在第一接收器RCV1和第二接收器RCV2之间的电容器CAP放电而被消耗。因此，抗静电构件ESD可以通过电容器CAP释放第一静电能量ESS1的部分ESS1a。
第一静电能量ESS1的另一部分ESS1b可以通过支承件SPT和***部IST诱导到金属线GNL。第一静电能量ESS1的另一部分ESS1b可以沿着金属线GNL流动，并且可以通过接地焊盘部分放电到显示装置10的外部。例如，由抗静电构件ESD释放的静电能量ESS1a的量可以显著大于被诱导到金属线GNL的静电能量ESS1b的量(ESS1a＞＞ESS1b)。因此，抗静电构件ESD可以仅将细微量的静电能量ESS1b诱导到金属线GNL，以防止静电进入显示层DPL内部。
如图5中所示，第二静电能量ESS2可以被引入到抗静电构件ESD的第二接收器RCV2。第二静电能量ESS2的部分ESS2a可以通过由形成在第一接收器RCV1和第二接收器RCV2之间的电容器CAP放电而被消耗。因此，抗静电构件ESD可以通过电容器CAP释放第二静电能量ESS2的部分ESS2a。
第二静电能量ESS2的另一部分ESS2b可以通过支承件SPT和***部IST诱导到金属线GNL。第二静电能量ESS2的另一部分ESS2b可以沿着金属线GNL流动，并且可以通过接地焊盘部分放电到显示装置10的外部。例如，由抗静电构件ESD释放的静电能量ESS2a的量可以显著大于被诱导到金属线GNL的静电能量ESS2b的量(ESS2a＞＞ESS2b)。因此，抗静电构件ESD可以仅将细微量的静电能量ESS2b诱导到金属线GNL，以防止静电能量进入显示层DPL。显示装置10可以改善非显示区域NDA中的静电接收灵敏度，以防止静电能量进入显示层DPL，从而防止显示装置10的缺陷，以改善显示装置10的可靠性。
图6是示出图3的显示装置中的抗静电构件的示意性立体图，图7是示出图3的显示装置中的金属线的示意性立体图，以及图8是示出图3的显示装置中的抗静电构件和金属线的连接关系的示意性平面图。
参考图6至图8，抗静电构件ESD可以包括支承件SPT、第一接收器RCV1、第二接收器RCV2和***部IST。
支承件SPT可以设置在金属线GNL上以由金属线GNL支承，并且可以支承第一接收器RCV1和第二接收器RCV2。支承件SPT可以从金属线GNL的顶部延伸到第二衬底SUB2的底部。例如，支承件SPT可以沿着第一衬底SUB1的具有金属线GNL的至少一个边缘延伸。
第一接收器RCV1可以从支承件SPT的顶部朝向第一衬底SUB1的外部突出。第一接收器RCV1的端部可以平行于第一衬底SUB1的端部或第二衬底SUB2的端部，但是本公开不限于此。第一接收器RCV1可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。
第二接收器RCV2可以从支承件SPT下方朝向第一衬底SUB1的外部突出。第二接收器RCV2可以在平行于第一接收器RCV1的方向上突出。第二接收器RCV2的端部可以平行于第一接收器RCV1的端部、第一衬底SUB1的端部或第二衬底SUB2的端部，但是本公开不限于此。第二接收器RCV2可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。第二接收器RCV2可以与第一接收器RCV1间隔开预定距离。电容器CAP(参见图3)可以由彼此面对的第一接收器RCV1和第二接收器RCV2形成。
***部IST可以从支承件SPT的下端朝向金属线GNL突出。***部IST可以***到金属线GNL的接触孔CNT中以电连接到金属线GNL。
金属线GNL可以包括焊盘部分CTP和狭缝SLT。
焊盘部分CTP可以包括接触孔CNT以电连接到抗静电构件ESD。焊盘部分CTP可以通过***到接触孔CNT中的***部IST电连接到抗静电构件ESD。焊盘部分CTP可以被狭缝SLT包围。
狭缝SLT可以在金属线GNL的延伸方向上延伸。例如，狭缝SLT可以在第二方向(例如，Y轴方向)上延伸并且在第一方向(例如，X轴方向)上彼此间隔开。狭缝SLT可以通过焊盘部分CTP彼此间隔开。金属线GNL可以在焊盘部分CTP的区域中不具有狭缝SLT，以使焊盘部分CTP和抗静电构件ESD之间的接触电阻最小化。狭缝SLT可以在厚度方向(例如，Z轴方向)上穿透金属线GNL的至少一部分，以调节金属线GNL的电阻。
图9是沿着图2的线I-I'截取的另一示例的示意性剖视图。
参考图9，显示装置10可以包括第一衬底SUB1、衬底绝缘层SDL、薄膜晶体管TFT、存储电极STE、栅极绝缘层GI、钝化层PAS、滤色器CF、平坦化层OC、像素电极PE、液晶层LC、公共电极CE和第二衬底SUB2。其中，薄膜晶体管TFT、存储电极STE、栅极绝缘层GI、钝化层PAS和光阻挡层BML可以形成薄膜晶体管层TFTL。
第一衬底SUB1可以是基础衬底，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一衬底SUB1可以包括玻璃材料或金属材料，但是本公开不限于此。
衬底绝缘层SDL可以直接覆盖(或与之重叠)第一衬底SUB1的顶表面。衬底绝缘层SDL可以设置在第一衬底SUB1和薄膜晶体管层TFTL之间。衬底绝缘层SDL可以在薄膜晶体管层TFTL堆叠在第一衬底SUB1上之前形成，以使第一衬底SUB1的顶表面绝缘。衬底绝缘层SDL可以防止金属材料直接设置在第一衬底SUB1上。因此，衬底绝缘层SDL可以防止静电沿着第一衬底SUB1的顶表面引入。例如，衬底绝缘层SDL可以包含氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
薄膜晶体管TFT可以设置在衬底绝缘层SDL上，并且可以形成像素中的每个的像素电路。例如，薄膜晶体管TFT可以是像素电路的开关晶体管或驱动晶体管。薄膜晶体管TFT可以包括半导体区域ACT、栅电极GE、漏电极DE和源电极SE。
栅电极GE可以设置在衬底绝缘层SDL上。栅电极GE可以与半导体区域ACT重叠，其中栅极绝缘层GI介于它们之间。
存储电极STE可以设置在衬底绝缘层SDL上。存储电极STE和源电极SE可以彼此面对以彼此间隔开。存储电极STE和源电极SE可以形成存储电容器Cst。
栅极绝缘层GI可以覆盖(或与之重叠)栅电极GE、存储电极STE和衬底绝缘层SDL。
半导体区域ACT、漏电极DE和源电极SE可以设置在栅极绝缘层GI上。半导体区域ACT可以在厚度方向(例如，Z轴方向)上与栅电极GE重叠，并且可以通过栅极绝缘层GI与栅电极GE绝缘。漏电极DE可以覆盖(或与之重叠)半导体区域ACT的一端部，并且源电极SE可以覆盖半导体区域ACT的另一端部。薄膜晶体管TFT的源电极SE可以电连接到像素电极PE，并且在薄膜晶体管TFT导通的情况下可以接收数据电压。
钝化层PAS可以设置在半导体区域ACT、漏电极DE和源电极SE上，以保护薄膜晶体管TFT。
滤色器CF可以设置在钝化层PAS上以与像素电极PE重叠。滤色器CF可以向透射光提供特定颜色。滤色器CF可以包括透射不同颜色的光的第一滤色器至第三滤色器。例如，第一滤色器至第三滤色器中的每个可以是红色滤色器、绿色滤色器和蓝色滤色器中的一个。
平坦化层OC可以覆盖(或与之重叠)滤色器CF和钝化层PAS，并且可以使第一衬底SUB1的顶部部分平坦化。
像素电极PE可以设置在平坦化层OC上。像素电极PE可以电连接到薄膜晶体管TFT的源电极SE。像素电极PE可以面对第二衬底SUB2上的公共电极CE。
液晶层LC可以填充在第一衬底SUB1和第二衬底SUB2之间。液晶层LC可以设置在像素电极PE和公共电极CE之间。可以在像素电极PE和公共电极CE之间形成液晶电容器，以保持像素电极PE和公共电极CE之间的电压。因此，液晶层LC可以根据像素电极PE和公共电极CE之间的电压差通过改变排列来改变透射液晶层LC的光的透射率。
公共电极CE可以设置在第二衬底SUB2上。第二衬底SUB2和第一衬底SUB1被接合，使得第二衬底SUB2上的公共电极CE和第一衬底SUB1上的像素电极PE可以彼此面对。
密封部AM可以设置在第一衬底SUB1的边缘和第二衬底SUB2的边缘之间。密封部AM可以沿着第一衬底SUB1和第二衬底SUB2的边缘布置，以密封液晶层LC。密封部AM可以接合第一衬底SUB1和第二衬底SUB2。例如，密封部AM可以包括有机材料。密封部AM可以由环氧基树脂制成，但是本公开不限于此。
金属线GNL可以在第一衬底SUB1上设置在边缘处。金属线GNL可以被密封部AM覆盖。例如，金属线GNL可以设置在平坦化层OC上，但是本公开不限于此。金属线GNL可以穿过第一衬底SUB1上的边缘以电连接到设置在第一衬底SUB1的一侧上的接地焊盘部分(未示出)。
金属线GNL可以通过接地焊盘部分以特定电压接地。金属线GNL可以接地，使得从外部引入的静电可以被诱导到显示装置10的外部。金属线GNL可以防止从外部引入的静电进入显示层。
抗静电构件ESD可以设置在第一衬底SUB1的边缘和第二衬底SUB2的边缘之间。抗静电构件ESD的一个端部(或第一端部)可以暴露以面对显示装置10的外部，并且抗静电构件ESD的另一端部(或第二端部)可以电连接到金属线GNL。抗静电构件ESD可以释放从外部引入的静电的一部分，并且可以将静电的另一部分诱导到金属线GNL。例如，由抗静电构件ESD释放的静电的量可以显著大于被诱导到金属线GNL的静电的量。因此，抗静电构件ESD可以通过仅将细微量的静电诱导到金属线GNL来防止静电进入显示层。显示装置10可以防止静电进入显示层，从而改善静电放电灵敏度，并且可以防止显示装置10的缺陷，从而改善显示装置10的可靠性。
抗静电构件ESD可以包括支承件SPT、接收器RCV和***部IST。
支承件SPT可以设置在金属线GNL上以由金属线GNL支承，并且可以支承接收器RCV。支承件SPT可以从金属线GNL的顶部延伸到公共电极CE的底部，以电连接到公共电极CE。例如，支承件SPT可以沿着第一衬底SUB1的具有金属线GNL的至少一个边缘延伸。支承件SPT可以被密封部AM覆盖。
接收器RCV可以从支承件SPT的底部突出到密封部AM的外部。接收器RCV可以朝向第一衬底SUB1的外部突出。接收器RCV的端部可以平行于公共电极CE的端部、第一衬底SUB1的端部或第二衬底SUB2的端部，但是本公开不限于此。接收器RCV的一部分可以连接到支承件SPT以由密封部AM覆盖，并且其另一部分可以从密封部AM突出。接收器RCV可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。接收器RCV可以与公共电极CE间隔开预定距离。电容器CAP可以由彼此面对的公共电极CE和接收器RCV形成。
***部IST可以从支承件SPT的下端朝向金属线GNL突出。***部IST可以***到金属线GNL的接触孔CNT中以连接到金属线GNL。
图10是沿着图2的线I-I'截取的又一示例的示意性剖视图，图11是示出图10的显示装置中的抗静电构件的示意性侧视图，以及图12是示出图10的显示装置中的抗静电构件和金属线的连接关系的示意性平面图。图10的显示装置在抗静电构件ESD的配置方面与图3的显示装置不同。将简要给出或省略与上述配置相同的配置的描述。
参考图10至图12，显示装置10可以包括第一衬底SUB1、衬底绝缘层SDL、显示层DPL、填充物FIL、密封部AM、第二衬底SUB2、金属线GNL和抗静电构件ESD。
密封部AM可以在非显示区域NDA中设置在第一衬底SUB1的边缘和第二衬底SUB2的边缘之间。密封部AM可以在非显示区域NDA中沿着第一衬底SUB1和第二衬底SUB2的边缘设置，以密封填充物FIL。密封部AM可以接合第一衬底SUB1和第二衬底SUB2。例如，密封部AM可以包括有机材料。密封部AM可以由环氧基树脂制成，但是本公开不限于此。
金属线GNL可以在非显示区域NDA中设置在薄膜晶体管层TFTL上。金属线GNL可以沿着第一衬底SUB1的至少一个边缘延伸。金属线GNL可以被密封部AM覆盖。例如，金属线GNL可以设置在第一钝化层PAS1上，但是本公开不限于此。金属线GNL可以穿过非显示区域NDA，以电连接到设置在第一衬底SUB1的一侧上的接地焊盘部分(未示出)。
金属线GNL可以通过接地焊盘部分以特定电压接地。金属线GNL可以接地，使得从外部引入的静电可以被诱导到显示装置10的外部。金属线GNL可以防止从外部引入的静电进入显示层DPL。
抗静电构件ESD可以在非显示区域NDA中设置在第一衬底SUB1和第二衬底SUB2之间。抗静电构件ESD的一个端部(或第一端部)可以暴露以面对显示装置10的外部，并且抗静电构件ESD的另一端部(或第二端部)可以电连接到金属线GNL。抗静电构件ESD可以包括接收器RCV和第一板PLT1至第四板PLT4，使得可以通过形成在接收器RCV、第一板PLT1至第四板PLT4和金属线GNL之间的第一电容器CAP-1至第五电容器CAP-5释放从外部引入的静电的一部分。抗静电构件ESD可以将静电的另一部分诱导到金属线GNL。例如，由抗静电构件ESD释放的静电的量可以显著大于被诱导到金属线GNL的静电的量。因此，抗静电构件ESD可以通过仅将细微量的静电诱导到金属线GNL来防止静电进入显示层DPL。
如图11中所示，抗静电构件ESD可以包括第一抗静电构件ESM1至第五抗静电构件ESM5。
第一抗静电构件ESM1可以包括接收器RCV和第一***部IST1。
接收器RCV可以突出到密封部AM的外部。接收器RCV可以朝向第一衬底SUB1的外部突出。接收器RCV的端部可以平行于第一衬底SUB1的端部或第二衬底SUB2的端部，但是本公开不限于此。接收器RCV的一部分可以连接到第一***部IST1以由密封部AM覆盖，并且其另一部分可以从密封部AM突出。接收器RCV可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。例如，接收器RCV可以接触滤色器层CFL或波长转换层WLCL的底表面，但是本公开不限于此。作为另一示例，接收器RCV可以与滤色器层CFL或波长转换层WLCL的底表面间隔开预定距离。
第一***部IST1可以从接收器RCV的底部的一侧(或第一侧)朝向金属线GNL或第一板PLT1突出。第一***部IST1可以***到第二抗静电构件ESM2的第一板PLT1中，使得第一抗静电构件ESM1和第二抗静电构件ESM2可以彼此电连接。因此，第一抗静电构件ESM1可以通过第一电容器CAP-1释放通过接收器RCV引入的静电的一部分，并且静电的另一部分可以通过第一***部IST1提供给第一板PLT1。
第二抗静电构件ESM2可以包括第一板PLT1和第二***部IST2。
第一板PLT1可以设置在接收器RCV下方，并且可以通过***到接触孔CNT中的第一***部IST1电连接到接收器RCV。第一板PLT1可以与接收器RCV间隔开预定距离。第一板PLT1可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。第一电容器CAP-1可以由彼此面对的接收器RCV和第一板PLT1形成。第一板PLT1可以被密封部AM覆盖。因此，第一板PLT1在第一方向(例如，X轴方向)上的长度可以短于接收器RCV在第一方向(例如，X轴方向)上的长度。
第二***部IST2可以从第一板PLT1的底部的另一侧(或第二侧)朝向金属线GNL或第二板PLT2突出。第二***部IST2可以***到第三抗静电构件ESM3的第二板PLT2中，使得第二抗静电构件ESM2和第三抗静电构件ESM3可以彼此电连接。因此，第二抗静电构件ESM2可以通过第二电容器CAP-2释放通过第一抗静电构件ESM1引入的静电的一部分，并且静电的另一部分可以通过第二***部IST2提供给第二板PLT2。
第三抗静电构件ESM3可以包括第二板PLT2和第三***部IST3。
第二板PLT2可以设置在第一板PLT1下方，并且可以通过***到接触孔CNT中的第二***部IST2电连接到第一板PLT1。第二板PLT2可以与第一板PLT1间隔开预定距离。第二板PLT2可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。第二电容器CAP-2可以由彼此面对的第一板PLT1和第二板PLT2形成。第二板PLT2可以被密封部AM覆盖。
第三***部IST3可以从第二板PLT2的底部的一侧朝向金属线GNL或第三板PLT3突出。第三***部IST3可以在厚度方向(Z轴方向)上与第一***部IST1重叠。第三***部IST3可以***到第四抗静电构件ESM4的第三板PLT3中，使得第三抗静电构件ESM3和第四抗静电构件ESM4可以彼此电连接。因此，第三抗静电构件ESM3可以通过第三电容器CAP-3释放通过第二抗静电构件ESM2引入的静电的一部分，并且静电的另一部分可以通过第三***部IST3提供给第三板PLT3。
第四抗静电构件ESM4可以包括第三板PLT3和第四***部IST4。
第三板PLT3可以设置在第二板PLT2之下，并且可以通过***到接触孔CNT中的第三***部IST3电连接到第二板PLT2。第三板PLT3可以与第二板PLT2间隔开预定距离。第三板PLT3可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。第三电容器CAP-3可以由彼此面对的第二板PLT2和第三板PLT3形成。第三板PLT3可以被密封部AM覆盖。
第四***部IST4可以从第三板PLT3的底部的另一侧朝向金属线GNL或第四板PLT4突出。第四***部IST4可以在厚度方向(例如，Z轴方向)上与第二***部IST2重叠。第四***部IST4可以***到第五抗静电构件ESM5的第四板PLT4中，使得第四抗静电构件ESM4和第五抗静电构件ESM5可以彼此电连接。因此，第四抗静电构件ESM4可以通过第四电容器CAP-4释放通过第三抗静电构件ESM3引入的静电的一部分，并且静电的另一部分可以通过第四***部IST4提供给第四板PLT4。
第五抗静电构件ESM5可以包括第四板PLT4和第五***部IST5。
第四板PLT4可以设置在第三板PLT3之下，并且可以通过***到接触孔CNT中的第四***部IST4电连接到第三板PLT3。第四板PLT4可以与第三板PLT3间隔开预定距离。第四板PLT4可以是沿着第一衬底SUB1的至少一个边缘延伸的金属板。第四电容器CAP-4可以由彼此面对的第三板PLT3和第四板PLT4形成。第四板PLT4可以被密封部AM覆盖。
第五***部IST5可以从第四板PLT4的底部的一侧朝向金属线GNL突出。第五***部IST5可以在厚度方向(例如，Z轴方向)上与第一***部IST1和第三***部IST3重叠。第五***部IST5可以***到金属线GNL的接触孔CNT中，使得第五抗静电构件ESM5和金属线GNL可以彼此电连接。因此，第五抗静电构件ESM5可以通过第五电容器CAP-5释放通过第四抗静电构件ESM4引入的静电的一部分，并且静电的另一部分可以通过第五***部IST5提供给金属线GNL。
抗静电构件ESD可以通过形成在接收器RCV、第一PLT1至第四板PLT4和金属线GNL之间的第一电容器CAP-1至第五电容器CAP-5释放从外部引入的静电的一部分。抗静电构件ESD可以将静电的另一部分诱导到金属线GNL。例如，由第一电容器CAP-1至第五电容器CAP-5释放的静电的量可以显著大于被诱导到金属线GNL的静电的量。因此，抗静电构件ESD可以通过仅将细微量的静电诱导到金属线GNL来防止静电进入显示层DPL。显示装置10可以防止静电进入显示层DPL，从而改善静电放电灵敏度并防止显示装置10的缺陷，以改善显示装置10的可靠性。
金属线GNL可以包括焊盘部分CTP和狭缝SLT。
焊盘部分CTP可以包括接触孔CNT并且可以连接到抗静电构件ESD。焊盘部分CTP可以通过***到接触孔CNT中的第五***部IST5电连接到抗静电构件ESD。焊盘部分CTP可以被狭缝SLT覆盖。
狭缝SLT可以在金属线GNL的延伸方向上延伸。例如，狭缝SLT可以在第二方向(例如，Y轴方向)上延伸并且在第一方向(例如，X轴方向)上彼此间隔开。狭缝SLT可以通过焊盘部分CTP彼此间隔开。金属线GNL可以不在焊盘部分CTP的区域中形成狭缝SLT，以使焊盘部分CTP和抗静电构件ESD之间的接触电阻最小化。狭缝SLT可以在厚度方向(例如，Z轴方向)上穿透金属线GNL的至少一部分，以调节金属线GNL的电阻。
图13是沿着图2的线I-I'截取的又一示例的示意性剖视图，以及图14是示出图13的显示装置中的单元像素和抗静电电极的示意性平面图。图13的显示装置还包括抗静电电极ESD2。将简要给出或省略与上述配置相同的配置的描述。
参考图13和图14，显示装置10可以包括第一衬底SUB1、衬底绝缘层SDL、显示层DPL、填充物FIL、密封部AM、第二衬底SUB2、金属线GNL、第一抗静电构件ESD1和抗静电电极ESD2。
第一抗静电构件ESD1可以在非显示区域NDA中设置在第一衬底SUB1和第二衬底SUB2之间。第一抗静电构件ESD1的一个端部(或第一端部)可以朝向显示装置10的外部暴露，并且其另一端部(或第二端部)可以电连接到金属线GNL。第一抗静电构件ESD1可以释放从外部引入的静电能量的一部分以消耗它，并且静电能量的另一部分可以被诱导到金属线GNL。例如，由第一抗静电构件ESD1释放的静电的量可以显著大于被诱导到金属线GNL的静电的量。因此，第一抗静电构件ESD1可以通过仅将细微量的静电诱导到金属线GNL来防止静电能量进入显示层DPL。
第一抗静电构件ESD1可以包括支承件SPT、第一接收器RCV1、第二接收器RCV2和第一***部IST1。第一电容器CAP-1可以由间隔开以彼此面对的第一接收器RCV1和第二接收器RCV2形成。
抗静电电极ESD2可以设置在薄膜晶体管层TFTL上。抗静电电极ESD2可以包围第一单元像素UP1和第二单元像素UP2中的每个。这里，第一单元像素UP1和第二单元像素UP2中的每个可以分别包括第一像素SP1、两个第二像素SP2和第三像素SP3，但是第一像素SP1、第二像素SP2和第三像素SP3的配置可以不限于此。第一像素SP1、第二像素SP2和第三像素SP3可以发射不同颜色的光。
抗静电电极ESD2可以包括第一抗静电电极ESE1、第二抗静电电极ESE2和第二***部IST2。
第一抗静电电极ESE1可以设置在第一衬底SUB1上。第一抗静电电极ESE1可以设置在栅极绝缘层GI上。第一抗静电电极ESE1以及薄膜晶体管TFT的栅电极GE可以设置在相同层上，但是第一抗静电电极ESE1的堆叠位置不限于此。第一抗静电电极ESE1可以电连接到金属线GNL。金属线GNL可以将通过第一抗静电构件ESD1引入的静电的另一部分提供给第一抗静电电极ESE1。
第二抗静电电极ESE2可以设置在第一抗静电电极ESE1上。第二抗静电电极ESE2可以设置在层间绝缘层ILD上。第二抗静电电极ESE2以及第一连接电极CNE1和第二连接电极CNE2可以设置在相同层上，但是第二抗静电电极ESE2的堆叠位置不限于此。第二抗静电电极ESE2可以与第一抗静电电极ESE1间隔开，其中层间绝缘层ILD在它们之间。第二电容器CAP-2可以由间隔开以彼此面对的第一抗静电电极ESE1和第二抗静电电极ESE2形成。
第二抗静电电极ESE2可以通过***到层间绝缘层ILD的接触孔中的第二***部IST2电连接到第一抗静电电极ESE1。如图14中所示，抗静电电极ESD2可以包括包围第一单元像素UP1和第二单元像素UP2的第二***部IST2，并且第一抗静电电极ESE1和第二抗静电电极ESE2可以彼此电连接。
抗静电电极ESD2可以通过第二电容器CAP-2释放从金属线GNL引入的静电。因此，显示装置10可以通过包括第一抗静电构件ESD1来释放从外部引入的大量静电，并且通过还包括抗静电电极ESD2来防止静电的另一部分进入第一单元像素UP1和第二单元像素UP2。显示装置10可以防止静电进入像素，从而改善静电放电灵敏度，并且可以防止显示装置10的缺陷，从而改善显示装置10的可靠性。
图15是示出根据实施方式的平铺显示装置的连接结构的示意性平面图，以及图16是沿着图15的线II-II'截取的示意性剖视图。在下文中，将简要描述或省略与上述配置相同的配置。
参考图15和图16，平铺显示装置TD可以包括显示装置10。显示装置10可以以栅格形式布置，但是本公开不限于此。显示装置10可以在第一方向(例如，X轴方向)或第二方向(例如，Y轴方向)上连接，并且平铺显示装置TD可以具有特定的形状。
显示装置10可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括用于显示图像的像素。非显示区域NDA可以围绕显示区域DA设置以包围显示区域DA，并且可以不显示图像。
平铺显示装置TD可以包括设置在显示区域DA之间的联接区域SM。平铺显示装置TD可以通过连接相邻的显示装置10的非显示区域NDA来形成。显示装置10可以通过设置在联接区域SM中的接合构件20彼此连接。显示装置10的显示区域DA之间的距离可以足够小，使得显示装置10之间的联接区域SM不能被用户识别。显示装置10的显示区域DA的外部光的反射率可以与显示装置10之间的联接区域SM的外部光的反射率基本上相同。因此，在平铺显示装置TD中，可以防止显示装置10之间的联接区域SM被用户识别，从而消除显示装置10之间断开连接的感觉，并改善图像中的沉浸感。
平铺显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。显示装置10的数量和连接关系不限于图15的实施方式。显示装置10的数量可以根据显示装置10和平铺显示装置TD中的每个的尺寸来确定。
接合构件20可以设置在显示装置10之间，以将相邻的显示装置10的侧表面彼此接合。接合构件20可以连接以栅格形式布置的第一显示装置10-1至第四显示装置10-4的侧表面，以实现平铺显示装置TD。接合构件20可以接合彼此相邻的显示装置10中的每个的第一衬底SUB1和第二衬底SUB2的侧表面。
例如，接合构件20可以由具有相对较薄厚度的粘合剂或双面胶带制成，以使显示装置10之间的间隙最小化。作为另一示例，接合构件20可以形成为具有相对较薄厚度的接合框架，以使联接区域SM的宽度或显示装置10之间的间隙最小化。因此，在平铺显示装置TD中，可以防止显示装置10之间的联接区域SM被用户识别，从而消除显示装置10之间断开连接的感觉，并改善图像中的沉浸感。
柔性膜FPCB可以设置于在平铺显示装置TD的一侧上设置的非显示区域NDA中。例如，柔性膜FPCB可以在第一显示装置10-1和第二显示装置10-2的上侧上设置在非显示区域NDA中，以及在第三显示装置10-3和第四显示装置10-4的下侧上设置在非显示区域NDA中。柔性膜FPCB可以附接到设置在第一显示装置10-1、第二显示装置10-2、第三显示装置10-3和第四显示装置10-4中的每个的第一衬底SUB1上的焊盘部分(未示出)。柔性膜FPCB的一侧可以连接到焊盘部分，并且柔性膜FPCB的另一侧可以连接到源极电路板(未示出)。柔性膜FPCB可以将源极驱动器SIC的源极电压或数据电压发送到显示装置10。
源极驱动器SIC可以设置在柔性膜FPCB上，并且可以电连接到显示装置10的像素。例如，源极驱动器SIC可以是集成电路(IC)。响应于时序控制器的源极控制信号，源极驱动器SIC可以将数字视频数据转换为模拟数据电压，并且可以通过柔性膜FPCB将其提供给显示区域DA的数据线。
如图16中所示，第一显示装置10-1的抗静电构件ESD和第二显示装置10-2的抗静电构件ESD可以彼此面对，其中接合构件20在它们之间。第一显示装置10-1和第二显示装置10-2中的每个的抗静电构件ESD可以由接合构件20绝缘。
在结束详细描述时，本领域中的技术人员将理解的是，在基本上不背离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的本公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.一种显示装置，包括：
第一衬底，包括：
显示区域，包括多个像素；以及
非显示区域，包围所述显示区域；
薄膜晶体管层，设置在所述第一衬底上并且包括薄膜晶体管；
第二衬底，设置在所述薄膜晶体管层上并且面对所述第一衬底；
密封部，在所述非显示区域中设置在所述第一衬底和所述第二衬底之间，并且接合所述第一衬底和所述第二衬底；
金属线，在所述薄膜晶体管层上设置在所述非显示区域中，并且与所述密封部重叠；以及
抗静电构件，包括：
支承件，由所述金属线支承；
第一接收器，从所述支承件的顶部部分朝向所述密封部的外部突出；以及
第二接收器，从所述支承件的底部部分朝向所述密封部的所述外部突出，并且面对所述第一接收器。
2.根据权利要求1所述的显示装置，其中，所述金属线包括：
焊盘部分，包括多个接触孔，所述焊盘部分电连接到所述抗静电构件；以及
多个狭缝，在平面图中在第一方向上延伸，由所述焊盘部分间隔开，并且在所述显示装置的厚度方向上穿透所述金属线的至少一部分。
3.根据权利要求2所述的显示装置，其中，所述抗静电构件包括多个***部，所述多个***部从所述支承件的下端突出并***到所述焊盘部分的所述多个接触孔中。
4.根据权利要求1所述的显示装置，其中，所述第一接收器和所述第二接收器实施为彼此间隔开、彼此面对并形成电容器的金属板。
5.根据权利要求1所述的显示装置，其中，所述金属线沿着所述非显示区域延伸且以电压接地。
6.根据权利要求1所述的显示装置，还包括衬底绝缘层，所述衬底绝缘层直接接触所述第一衬底的整个顶表面并与所述第一衬底的整个所述顶表面重叠。
7.根据权利要求1所述的显示装置，还包括：
发光元件层，设置在所述薄膜晶体管层上并且包括发光元件；
波长转换层，设置在所述发光元件层上，并且包括与所述多个像素中的每个对应的波长转换部；以及
滤色器层，设置在所述波长转换层和所述第二衬底之间，所述滤色器层包括与所述多个像素中的每个对应的滤色器。
8.根据权利要求7所述的显示装置，其中，所述薄膜晶体管层包括包围所述多个像素中的每个的抗静电电极。
9.根据权利要求8所述的显示装置，其中，所述抗静电电极包括：
第一抗静电电极，设置在所述第一衬底上；以及
第二抗静电电极，设置在所述第一抗静电电极上，与所述第一抗静电电极间隔开，并且面对所述第一抗静电电极。
10.根据权利要求9所述的显示装置，其中，
所述薄膜晶体管层还包括将所述薄膜晶体管电连接到所述发光元件的连接电极，
所述第一抗静电电极以及所述薄膜晶体管的栅电极设置在相同层上，以及
所述第二抗静电电极和所述连接电极设置在相同层上。
11.一种显示装置，包括：
第一衬底，包括：
显示区域，包括多个像素；以及
非显示区域，包围所述显示区域；
薄膜晶体管层，设置在所述第一衬底上并且包括多个薄膜晶体管；
像素电极，设置在所述薄膜晶体管层上；
公共电极，与所述像素电极间隔开并且面对所述像素电极；
第二衬底，设置在所述公共电极上并且面对所述第一衬底；
密封部，在所述非显示区域中设置在所述第一衬底和所述第二衬底之间，并且接合所述第一衬底和所述第二衬底；
金属线，在所述薄膜晶体管层上设置在所述非显示区域中，并且与所述密封部重叠；以及
抗静电构件，包括：
支承件，由所述金属线支承并且电连接到所述公共电极；以及
接收器，从所述支承件的底部朝向所述密封部的外部突出并且面对所述公共电极。
12.根据权利要求11所述的显示装置，其中，所述公共电极和所述接收器实施为彼此间隔开、彼此面对并形成电容器的金属板。
13.一种显示装置，包括：
第一衬底，包括：
显示区域，包括多个像素；以及
非显示区域，包围所述显示区域；
薄膜晶体管层，设置在所述第一衬底上并且包括多个薄膜晶体管；
第二衬底，设置在所述薄膜晶体管层上并且面对所述第一衬底；
密封部，在所述非显示区域中设置在所述第一衬底和所述第二衬底之间，并且接合所述第一衬底和所述第二衬底；
金属线，在所述薄膜晶体管层上设置在所述非显示区域中，并且与所述密封部重叠；以及
抗静电构件，包括：
至少一个板，电连接到所述金属线并且面对所述金属线；以及
接收器，电连接到所述至少一个板，朝向所述密封部的外部突出，并且面对所述至少一个板。
14.根据权利要求13所述的显示装置，其中，所述抗静电构件包括：
第一抗静电构件，包括所述接收器和从所述接收器朝向所述金属线突出的第一***部；
第二抗静电构件，包括：
第一板，电连接到所述第一***部并且面对所述接收器；以及
第二***部，从所述第一板朝向所述金属线突出；以及
第三抗静电构件，包括：
第二板，电连接到所述第二***部并且面对所述第一板；以及
第三***部，从所述第二板突出并且电连接到所述金属线。
15.根据权利要求14所述的显示装置，其中，所述抗静电构件还包括设置在所述第二抗静电构件和所述第三抗静电构件之间的多个板和多个***部。
16.根据权利要求14所述的显示装置，其中，
所述第一***部设置在所述接收器的一侧上，
所述第二***部设置在所述第一板的另一侧上，以及
所述第一***部和所述第二***部在平面图中彼此间隔开。
17.根据权利要求14所述的显示装置，其中，
所述接收器和所述第一板彼此间隔开，彼此面对，并且形成第一电容器，
所述第一板和所述第二板彼此间隔开，彼此面对，并且形成第二电容器，以及
所述第二板和所述金属线彼此间隔开，彼此面对，并且形成第三电容器。
18.根据权利要求13所述的显示装置，其中，还包括衬底绝缘层，所述衬底绝缘层直接接触所述第一衬底的整个顶表面并与所述第一衬底的整个所述顶表面重叠。
19.一种平铺显示装置，包括：
第一显示装置，包括包含像素的第一显示区域；
第二显示装置，包括与所述第一显示区域相邻的第二显示区域；以及
接合构件，将所述第一显示装置连接到所述第二显示装置，其中，
所述第一显示装置和所述第二显示装置中的每个包括：
第一衬底，包括显示区域和非显示区域；
薄膜晶体管层，设置在所述第一衬底上；
第二衬底，设置在所述薄膜晶体管层上并且面对所述第一衬底；
密封部，在所述非显示区域中设置在所述第一衬底和所述第二衬底之间，并且接合所述第一衬底和所述第二衬底；
金属线，在所述薄膜晶体管层上设置在所述非显示区域中，并且与所述密封部重叠；以及
抗静电构件，包括：
支承件，由所述金属线支承；
第一接收器，从所述支承件的顶部部分朝向所述密封部的外部突出；以及
第二接收器，从所述支承件的底部部分朝向所述密封部的所述外部突出并且面对所述第一接收器，
所述第一显示装置的所述抗静电构件和所述第二显示装置的所述抗静电构件彼此面对，以及
所述接合构件设置在所述第一显示装置的所述抗静电构件和所述第二显示装置的所述抗静电构件之间。
20.根据权利要求19所述的平铺显示装置，其中，所述第一接收器和所述第二接收器实施为彼此间隔开、彼此面对并形成电容器的金属板。
CN202210037354.8A 2021-01-18 2022-01-13 显示装置和包括该显示装置的平铺显示装置 Pending CN114823767A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0006757 2021-01-18
KR1020210006757A KR20220105193A (ko) 2021-01-18 2021-01-18 표시 장치 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN114823767A true CN114823767A (zh) 2022-07-29

Family

ID=82406625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210037354.8A Pending CN114823767A (zh) 2021-01-18 2022-01-13 显示装置和包括该显示装置的平铺显示装置

Country Status (3)

Country Link
US (1) US20220231079A1 (zh)
KR (1) KR20220105193A (zh)
CN (1) CN114823767A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203746A (zh) * 2021-12-02 2022-03-18 Tcl华星光电技术有限公司 显示面板、显示面板的制备方法以及显示装置
KR20240052150A (ko) * 2022-10-13 2024-04-23 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220105193A (ko) 2022-07-27
US20220231079A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
CN116430616A (zh) 显示面板
US11042252B2 (en) Display device
CN114823767A (zh) 显示装置和包括该显示装置的平铺显示装置
US12002816B2 (en) Display device and tiled display device including the same
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN114256285A (zh) 拼接显示器
EP4134794A1 (en) Display device and sensing system including the same
US20230027254A1 (en) Display device and tiled display device including the same
US20220181384A1 (en) Display device and tiled display device including the same
EP3985739A1 (en) Tiled display
US20220293636A1 (en) Display device and tiled display device including the same
US11871633B2 (en) Display device and tiled display device including the same
EP4239680A1 (en) Display device and tiled display device including the same
US20220173126A1 (en) Display device and tiled display device including the same
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
EP3955293B1 (en) Display device and tiled display device including the same
US20230275114A1 (en) Display device and tiled display device including the same
US20220208850A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230307462A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4287255A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
EP3937252A2 (en) Display device and tiled display device including the same
US20220415216A1 (en) Display device and tiled display device including the same
CN114551491A (zh) 显示装置、制造其的方法以及包括其的拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination