CN114822931A - 一种数据传输线缆及电子*** - Google Patents
一种数据传输线缆及电子*** Download PDFInfo
- Publication number
- CN114822931A CN114822931A CN202110130754.9A CN202110130754A CN114822931A CN 114822931 A CN114822931 A CN 114822931A CN 202110130754 A CN202110130754 A CN 202110130754A CN 114822931 A CN114822931 A CN 114822931A
- Authority
- CN
- China
- Prior art keywords
- data transmission
- transmission cable
- chip
- interface
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B11/00—Communication cables or conductors
- H01B11/02—Cables with twisted pairs or quads
- H01B11/06—Cables with twisted pairs or quads with means for reducing effects of electromagnetic or electrostatic disturbances, e.g. screens
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B11/00—Communication cables or conductors
- H01B11/02—Cables with twisted pairs or quads
- H01B11/06—Cables with twisted pairs or quads with means for reducing effects of electromagnetic or electrostatic disturbances, e.g. screens
- H01B11/10—Screens specially adapted for reducing interference from external sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B7/00—Insulated conductors or cables characterised by their form
- H01B7/08—Flat or ribbon cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B7/00—Insulated conductors or cables characterised by their form
- H01B7/17—Protection against damage caused by external factors, e.g. sheaths or armouring
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请实施例提供一种数据传输线缆及电子***,涉及电子设备配件技术领域,可以改善芯片和芯片之间传输的信号完整性差的问题。该数据传输线缆在垂直于长度方向的截面的形状为扁平状,数据传输线缆包括多条信号线和电源线;所述多条信号线和所述电源线在所述数据传输线缆垂直于长度方向的截面上,沿第一方向排列;所述多条信号线和所述电源线沿所述数据传输线缆的长度方向延伸;所述多条信号线包括第一差分对。
Description
技术领域
本申请涉及电子设备配件技术领域,尤其涉及一种数据传输线缆及电子***。
背景技术
目前,芯片和芯片之间通常采用以下两种方式实现互连。第一种方式,如图1a所示,第一芯片和第二芯片之间通过PCB(printed circuit board,印刷电路板)、BTB(boardto board,板对板)连接器和FPC(flexible printed circuit,柔性电路板)实现互连。具体连接关系如图1a所示,BTB连接器的第一端与PCB电连接,BTB连接器的第二端与FPC电连接,第一芯片的第一接口与PCB电连接,第二芯片的第二接口与FPC电连接,最终实现第一芯片和第二芯片的互连。第二种方式,如图1b所示,第一芯片和第二芯片之间通过PCB实现互连。具体连接关系如图1b所示,第一芯片的第一接口与PCB电连接,第二芯片的第二接口与PCB电连接,最终实现第一芯片和第二芯片的互连。
然而,无论芯片和芯片之间采用第一种方式,还是第二种方式实现互连,由于利用PCB,或者利用PCB和FPC作为传输媒介存在阻抗不连续、损耗大、因PCB的板级长链路、板级链路拓扑复杂、多板级联导致的插损和回损不达标等问题,因而在芯片和芯片之间的信号传输过程中,会导致信号完整性(signal integrity,SI)差等问题。
发明内容
本申请实施例提供一种数据传输线缆及电子***,可以改善芯片和芯片之间传输的信号完整性差的问题。
为达到上述目的,本申请采用如下技术方案:
第一方面,提供一种数据传输线缆,该数据传输线缆在垂直于长度方向的截面的形状为扁平状,数据传输线缆包括多条信号线和电源线;多条信号线和电源线在数据传输线缆垂直于长度方向的截面上,沿第一方向排列;多条信号线和电源线沿数据传输线缆的长度方向延伸;多条信号线包括第一差分对。
由于数据传输线缆在垂直于长度方向的截面的形状为扁平状,多条信号线和电源线在数据传输线缆垂直于长度方向上的截面上,沿第一方向排列,因而在数据传输线缆垂直于长度方向上的截面上,可以将沿第一方向的长度设置的较大,沿第二方向的长度设置的较小,第二方向垂直于第一方向,这样一来,数据传输线缆在装配时,对于沿第一方向长度较大,沿第二方向长度较小的安装环境,相对于数据传输线缆在垂直于长度方向上的截面的形状为圆形的数据传输线缆,本申请实施例提供的数据传输线缆可以更方便、更灵活地安装。另外,相对于现有技术中的数据传输线缆利用三线(信号线A、信号线B和信号线C)传输,由于本申请实施例提供的数据传输线缆利用第一差分对传输信号,因而本申请实施例提供的数据传输线缆可以降低干扰。
此外,本申请实施例提供的数据传输线缆可以应用于电子***中,用于实现第一芯片和第二芯片之间信号的传输。这样一来,由于本申请实施例中,第一芯片和第二芯片之间通过数据传输线缆传输信号,因而可以解决因PCB,或者,PCB和FPC作为传输媒介导致的阻抗不连续、损耗大、传输距离有限等问题,以及因PCB的板级长链路、板级链路拓扑复杂、多板级联导致的插损和回损不达标等问题,提高了第一芯片和第二芯片传输的信号的完整性。另外,现有技术中,第一芯片和第二芯片之间可能需要通过多个PCB级联实现信号的传输,这样会导致多板级联引起的反射问题,而本申请实施例利用数据传输线缆传输第一芯片和第二芯片之间的信号,因而可以解决多板级联引起的反射问题。在此基础上,由于数据传输线缆的长度可以根据需要进行设置,因而还可以解决第一芯片和第二芯片之间的传输距离受限的问题。
在一种可能的实施方式中,数据传输线缆垂直于长度方向的截面,沿第一方向的长度范围为4.8mm~5.2mm,沿第二方向的长度范围为0.8mm~1.2mm;其中,第一方向和第二方向垂直。当数据传输线缆沿第一方向的长度范围为4.8mm~5.2mm,沿第二方向的长度范围为0.8mm~1.2mm时,数据传输线缆垂直于长度方向的截面的形状为扁平状,这样一来,数据传输线缆在装配时,可以适应于沿第一方向长度较大,沿第二方向长度较小的安装环境,从而使得数据传输线缆的安装更方便、更灵活。
在一种可能的实施方式中,第一差分对位于中间,电源线和多条信号线中的其它信号线位于第一差分对的两侧。数据传输线缆传输的信号的质量和完整性主要由多条信号线中第一差分对传输的信号的质量和完整性决定,由于多条信号线和电源线沿第一方向排列时,第一差分对位于中间,电源线和多条信号线中的其它信号线位于第一差分对的两侧,因而可以减小沿第一方向上,外界对第一差分对传输的信号的影响,也可以减小沿第一方向上,第一差分对对外界的干扰。
在一种可能的实施方式中,多条信号线还包括第二差分对;其中,第一差分对和第二差分对传输信号的方向不同。在数据传输线缆应用于电子***中时,由于数据传输线缆中多条信号线包括第一差分对和第二差分对,且第一差分对和第二差分对传输信号的方向不同,因而可以实现第一芯片和第二芯片之间信号的相互传输。
在一种可能的实施方式中,第一差分对和第二差分对分别位于数据传输线缆沿第一方向的两端,电源线和多条信号线中的其它信号线位于第一差分对和第二差分对之间。这样一来,沿第一方向,第一差分对和第二差分对的距离较远,因而可以改善数据传输线缆中的第一差分对和第二差分对上传输的信号相互干扰的问题,提高第一差分对和第二差分对传输的信号的质量。此外,第一差分对和第二差分对传输的高速信号与时钟信号线传输的时钟信号、电源线、传输的电源信号、控制信号线、传输的控制信号之间的串扰达到最优值,保证了高速传输的信号质量。
在一种可能的实施方式中,数据传输线缆还包括第一支架;多条信号线包括多条第一差分对,相邻两条第一差分对之间通过第一支架间隔开。第一支架不仅可以起到将相邻两条第一差分对间隔开的作用,还可以起到支撑数据传输线缆,使数据传输线缆在垂直于第一方向的方向上保持一定厚度的作用。
在一种可能的实施方式中,第一支架的材料为导电材料。由于第一支架的材料为导电材料,因而第一支架可以起到信号屏蔽的作用,这样第一支架可以改善相邻两条第一差分对相互干扰的问题,尤其是可以改善相邻两条第一差分对之间的远端串扰问题。
在一种可能的实施方式中,数据传输线缆还包括第二支架;第一差分对和与其相邻的其它信号线或电源线之间通过第二支架间隔开。第二支架不仅可以起到将第一差分对和与其相邻的其它信号线间隔开的作用,还可以起到支撑数据传输线缆,使数据传输线缆在垂直于第一方向的方向上保持一定厚度的作用。
在一种可能的实施方式中,第二支架的材料为导电材料。由于第二支架的材料为导电材料,因而第二支架可以起到信号屏蔽的作用,这样第二支架可以改善第一差分对和与其相邻的其它信号线相互干扰的问题。
在一种可能的实施方式中,第一差分对包括两条差分信号线、两条接地线、第一介质填充层和第一导电屏蔽层;第一介质填充层填充在两条差分信号线之间、两条接地线之间以及差分信号线和接地线之间;第一导电屏蔽层包裹第一介质填充层、差分信号线和接地线。由于第一差分对包括两条接地线,因而可以形成更好的地回流,提高信号完整性和抗干扰能力。
在一种可能的实施方式中,在数据传输线缆垂直于长度方向的截面上,两条接地线分别位于两条差分信号线中心连线的两侧。这样可以减小在数据传输线缆垂直于长度方向的截面上,第一差分对占用的面积。
在一种可能的实施方式中,多条信号线还包括控制信号线以及时钟信号线。这样可以通过控制信号线提供控制信号,通过时钟信号线提供时钟信号。
在一种可能的实施方式中,数据传输线缆还包括填充在多条信号线之间的第二介质填充层,以及由内到外依次包裹多条信号线和第二介质填充层的第二导体屏蔽层和绝缘保护层。第二介质填充层可以将不同的信号线间隔开,第二介质填充层还可以使数据传输线缆在垂直于长度方向上的截面保持一定的形状,例如第二介质填充层可以使数据传输线缆在垂直于长度方向上的截面形状为椭圆状。由于第二导体屏蔽层包裹多条信号线,因而第二导体屏蔽层可以防止外界干扰数据传输线缆中的多条信号线传输的信号,也可以防止数据传输线缆中的多条信号线干扰外界。绝缘保护层一方面可以保护数据传输线缆,防止数据传输线缆损坏;另一方面,可以对将数据传输线缆进行电学隔离。
第二方面,提供一种电子***,该电子***包括第一芯片、第二芯片和上述的数据传输线缆;第一芯片包括第一接口,第二芯片包括第二接口;数据传输线缆的第一端与第一接口电连接,数据传输线缆的第二端与第二接口电连接,从而实现第一芯片和第二芯片之间信号的传输。由于本申请实施例中,第一芯片和第二芯片之间通过数据传输线缆传输信号,因而可以解决因PCB,或者,PCB和FPC作为传输媒介导致的阻抗不连续、损耗大、传输距离有限等问题,以及因PCB的板级长链路、板级链路拓扑复杂、多板级联导致的插损和回损不达标等问题,提高了第一芯片和第二芯片传输的信号的质量和信号完整性。另外,现有技术中,第一芯片和第二芯片之间可能需要通过多个PCB级联实现信号的传输,这样会导致多板级联引起的反射问题,而本申请实施例利用数据传输线缆传输第一芯片和第二芯片之间的信号,因而可以解决多板级联引起的反射问题。在此基础上,由于数据传输线缆的长度可以根据需要进行设置,因而还可以解决第一芯片和第二芯片之间的传输距离受限的问题。
在一种可能的实施方式中,第一接口和/或第二接口为SEREDS接口。SEREDS接口所有应用场景为高速差分串行接口,走线形式统一,高速信号均为高速差分对。由于SEREDS接口支持双向、单向传输,同时定义了一些协议层规范例如相机、显示、存储、射频通信等,因而SEREDS接口可以支持所有的应用场景,例如,只接收传输信号、只发送传输信号、既接收传输信号,又发送传输信号。
此外,SEREDS接口可以根据实际应用场景对带宽的要求,选择所需的信号lane数(支持1~8数量配置),即信号lane数支持实际应用拓展。单lane传输最高速率为32Gbps,极大地提高了数据传输速率。SEREDS接口支持不同距离通信传输,按照传输距离可以分为短距、中距、长距。SEREDS接口传输媒介支持电、光以及无线。
在此基础上,由于SEREDS接口包括CDR电路,因而SEREDS接口不需要传输与高速差分信号有关的时钟信号,与高速差分信号有关的时钟信号可以通过CDR电路从数据的边沿信息中抽取出来,相对于MIPI DPHY必须要有一对差分时钟信号,因此本申请实施例使用SEREDS接口可以提升布线空间。
另外,SEREDS接口传输的信号具有较强的抗干扰能力,因而SEREDS接口受大功率天线通过空间辐射,射频走线通过传导辐射的影响较小。再者,SEREDS接口采用差分方法传输高速数据信号,相对于MIPI CPHY使用三线传输数据信号,差分信号有更强的抗干扰能力、更好的走线对称性、更低的差共模转换。
在一种可能的实施方式中,SEREDS接口包括CEDI接口或PCIE接口。
在一种可能的实施方式中,电子***还包括第一印刷电路板和第二印刷电路板;数据传输线缆的第一端通过第一印刷电路板与第一接口电连接;数据传输线缆的第二端通过第二印刷电路板与第二接口电连接。通过第一印刷电路板实现数据传输线缆的第一端与第一接口的电连接,通过第二印刷电路板实现数据传输线缆的第二端与第二接口的电连接。
在一种可能的实施方式中,电子***还包括第一有源器件;数据传输线缆的第一端通过第一有源器件与第一印刷电路板电连接;和/或,电子***还包括第二有源器件;数据传输线缆的第二端通过第二有源器件与第二印刷电路板电连接。由于在数据传输线缆的第一端和第一印刷电路板之间增加了第一有源器件,第一有源器件可以起到增强原有信号,在物理层增强信号质量,提高***多场景高性能使用的作用,因而可以提高信号传输距离,例如在高分辨率显示场景下,其传输距离可以大于5米,满足信号完整性的要求。第二有源器件具有与第一有源器件相同的技术效果,可以参考对第一有源器件技术效果的描述,此处不再赘述。
在一种可能的实施方式中,电子***还包括第一连接器;数据传输线缆的第一端通过第一连接器与第一印刷电路板电连接;和/或,电子***还包括第二连接器;数据传输线缆的第二端通过第二连接器与第二印刷电路板电连接。由于数据传输线缆的第一端与第一印刷电路板通过第一连接器电连接,因而可以实现数据传输线缆的第一端与第一连接器快速、便捷地电连接。由于数据传输线缆的第二端与第二印刷电路板通过第二连接器电连接,因而可以实现数据传输线缆的第二端与第二连接器快速、便捷地电连接。
在一种可能的实施方式中,第一连接器和第二连接器为板对板BTB连接器或零***力ZIF连接器。
在一种可能的实施方式中,数据传输线缆的第一端通过焊接方式与第一印刷电路板电连接;和/或,数据传输线缆的第二端通过焊接方式与第二印刷电路板电连接。由于数据传输线缆的第一端采用焊接的方式与第一印刷电路板直接电连接,这样一来,无需其它额外的器件,因而可以简化电子***的结构。此外,由于数据传输线缆的第一端采用焊接的方式与第一印刷电路板直接电连接,因改善了数据传输线缆的第一端与第一印刷电路板通过其它器件电连接在一起引起的阻抗不连续、损耗等问题。数据传输线缆的第二端通过焊接方式与第二印刷电路板电连接具有与数据传输线缆的第一端通过焊接方式与第一印刷电路板电连接相同的技术效果,此处不再赘述。
在一种可能的实施方式中,第一有源器件通过焊接方式与第一印刷电路板电连接;和/或,第二有源器件通过焊接方式与第二印刷电路板电连接。由于第一有源器件通过焊接方式与第一印刷电路板直接电连接,这样一来,无需其它额外的器件,因而可以简化电子***的结构。此外,由于第一有源器件通过焊接方式与第一印刷电路板直接电连接,因此改善了第一有源器件与第一印刷电路板通过其它器件电连接在一起引起的阻抗不连续、损耗等问题。第二有源器件通过焊接方式与第二印刷电路板电连接具有与第一有源器件通过焊接方式与第一印刷电路板电连接相同的技术效果,此处不再赘述。
在一种可能的实施方式中,电子***为第一电子设备;第一芯片、第二芯片和数据传输线缆设置于第一电子设备中。
在一种可能的实施方式中,电子***包括第二电子设备和第三电子设备;第一芯片设置于第二电子设备中,第二芯片设置于第三电子设备中。
在一种可能的实施方式中,电子***包括第二电子设备和第三电子设备;第一芯片和数据传输线缆设置于第二电子设备中,第二芯片设置于第三电子设备中。
附图说明
图1a为现有技术提供的一种芯片和芯片互连的结构示意图;
图1b为现有技术提供的另一种芯片和芯片互连的结构示意图;
图1c为现有技术提供的一种数据传输线缆的结构示意图;
图2为本申请的实施例提供的一种电子***的结构示意图;
图3为本申请的实施例提供的一种数据传输线缆在垂直于其长度方向上的截面示意图;
图4为本申请的实施例提供的一种第一差分对的结构示意图;
图5为本申请的实施例提供的另一种数据传输线缆在垂直于其长度方向上的截面示意图;
图6为本申请的实施例提供的又一种数据传输线缆在垂直于其长度方向上的截面示意图;
图7为本申请的实施例提供的又一种数据传输线缆在垂直于其长度方向上的截面示意图;
图8为现有技术提供的一种不同MIPI PHY对应的信号数目配置示意图;
图9a为现有技术提供的一种第一芯片的第一接口和第二芯片的第二接口通过MIPIDPHY互连的结构示意图;
图9b为现有技术提供的一种第一芯片的第一接口和第二芯片的第二接口通过MIPI CPHY互连的结构示意图;
图9c为现有技术提供的一种第一芯片的第一接口和第二芯片的第二接口通过MIPI MPHY互连的结构示意图;
图10为本申请的实施例提供的一种SERDES接口在不同应用场景下对应的高速差分信号;
图11为本申请的实施例提供的一种第一芯片和第二芯片实现互连的结构示意图;
图12a为本申请的另一实施例提供的一种第一芯片和第二芯片实现互连的结构示意图;
图12b为本申请的又一实施例提供的一种第一芯片和第二芯片实现互连的结构示意图;
图13为本申请的又一实施例提供的一种第一芯片和第二芯片实现互连的结构示意图;
图14a为本申请的又一实施例提供的一种第一芯片和第二芯片实现互连的结构示意图;
图14b为本申请的又一实施例提供的一种第一芯片和第二芯片实现互连的结构示意图。
附图标记:
10-第一芯片;20-第二芯片;30-数据传输线缆;40-第一印刷电路板;50-第二印刷电路板;60-第一有源器件;70-第二有源器件;80-第一连接器;90-第二连接器;100-电子***;101-第一接口;201-第二接口;301-第一差分对;302-控制信号线;303-电源线;304-时钟信号线;305-第二介质填充层;306-第二导体屏蔽层;307-绝缘保护层;308-第一支架;309-第二支架;310-第二差分对;311-第三支架;312-第四支架;3011-差分信号线;3012-接地线;3013-第一介质填充层;3014-第一导电屏蔽层。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
以下,术语“第一”、“第二”等仅用于描述方便,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
本申请实施例中,除非另有明确的规定和限定,术语“电连接”可以是直接的电性连接,也可以通过中间媒介间接的电性连接。
本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或“例如”等词旨在以具体方式呈现相关概念。
本申请实施例中,“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
为了解决现有技术中,第一芯片和第二芯片之间利用PCB,或者,利用PCB和FPC作为传输媒介来传输信号,导致的传输的信号完整性差,以及利用PCB,或者,利用PCB和FPC作为传输媒介存在的传输距离有限等问题。现有技术提供一种数据传输线缆,利用数据传输线缆作为传输媒介,传输第一芯片和第二芯片之间的信号。如图1c所示,现有技术提供的数据传输线缆30在垂直于长度方向的截面的形状为圆形,现有技术提供的数据传输线缆30包括三根信号线,分别为信号线A、信号线B和信号线C,信号线A、信号线B和信号线C在数据传输线缆30中呈120°旋转对称分布。现有技术提供的数据传输线缆30还包括填充在信号线A、信号线B和信号线C之间的填充层,以及由内到外依次包裹信号线A、信号线B、信号线C和填充层的导体屏蔽层和保护层。
然而,由于现有技术中的数据传输线缆使用三线(信号线A、信号线B和信号线C)传输,三线相对于差分对(一个差分对包括两条信号线)增加一根线,因而信号传输空间变大,数据传输线缆30整体外径更粗,即数据传输线缆30在垂直于长度方向的截面的面积较大,这样一来,对使用空间需求更大,而且,由于数据传输线缆30在垂直于长度方向的截面的形状为圆形,因而数据传输线缆30在安装时,对各个方向上的尺寸要求都较大,这样就限制了数据传输线缆30的安装环境。此外,现有技术中的数据传输线缆30中三根信号线构成的两两差分对之间的干扰比较大。
为了改善现有技术提供的数据传输线缆存在的上述问题,本申请实施例提供一种数据传输线缆,可以利用数据传输线缆实现第一芯片和第二芯片之间信号的传输,该数据传输线缆可以应用于电子***中。
本申请实施例提供一种电子***,该电子***可以为一个电子设备,例如第一电子设备;该电子***也可以包括多个电子设备,例如,包括第二电子设备和第三电子设备。
其中,第一电子设备、第二电子设备和第三电子设备例如可以为手机、电视、智慧显示屏、增强现实(augmented reality,AR)设备、虚拟现实(virtual reality,VR)设备、人工智能(artificial intelligence,AI)设备、可穿戴式设备、车载设备、智能家居设备或智慧城市设备等,本申请实施例对第一电子设备、第二电子设备和第三电子设备的具体类型不作特殊限制。
如图2所示,电子***100的结构包括第一芯片10、第二芯片20和数据传输线缆30。第一芯片10包括第一接口101,第二芯片20包括第二接口201;数据传输线缆30的第一端与第一接口101电连接,数据传输线缆30的第二端与第二接口201电连接。本申请实施例通过数据传输线缆30实现第一芯片10和第二芯片20之间信号的传输。
在电子***100为第一电子设备的情况下,第一电子设备包括第一芯片10、第二芯片20和数据传输线缆30。
应当理解到,第一芯片10和第二芯片20可以是第一电子设备中的任意芯片。例如,第一芯片10为***级芯片(也可以称为片上***,system on chip,SoC),第二芯片20为摄像模组的芯片。又例如,第一芯片10为***级芯片,第二芯片20为显示模组的芯片。再例如,第一芯片10为***级芯片,第二芯片20为存储器的芯片。
在电子***100包括第二电子设备和第三电子设备的情况下,第二电子设备包括第一芯片10,第三电子设备包括第二芯片20。或者,第二电子设备包括第一芯片10和数据传输线缆30,第三电子设备包括第二芯片20。或者,第二电子设备包括第一芯片10,第三电子设备包括第二芯片20和数据传输线缆30。应当理解到,第一芯片10可以是第二电子设备中的任意芯片,第二芯片20可以是第三电子设备中的任意芯片。例如,第一芯片10为第二电子设备中的存储器的芯片,第二芯片20为第三电子设备中的显示模组的芯片。又例如,第一芯片10为第二电子设备中的显示模组的芯片,第二芯片20为第三电子设备中的摄像模组的芯片。
需要说明的是,上述数据传输线缆30可以仅用于将第一芯片10的信号传输给第二芯片20;也可以仅用于将第二芯片20的信号传输给第一芯片10;当然还可以是,数据传输线缆30用于实现第一芯片10和第二芯片20的信号的相互传输。
在此基础上,数据传输线缆30的长度可以根据第一芯片10和第二芯片20之间的距离进行相应设置。
本申请实施例提供一种电子***100,该电子***100包括第一芯片10、第二芯片20和数据传输线缆30,数据传输线缆30的第一端与第一芯片10上的第一接口101电连接,数据传输线缆30的第二端与第二芯片20上的第二接口201电连接,从而实现第一芯片10和第二芯片20之间信号的传输。由于本申请实施例中,第一芯片10和第二芯片20之间通过数据传输线缆30传输信号,因而可以解决因PCB,或者,PCB和FPC作为传输媒介导致的阻抗不连续、损耗大、传输距离有限等问题,以及因PCB的板级长链路、板级链路拓扑复杂、多板级联导致的插损和回损不达标等问题,提高了第一芯片10和第二芯片20传输的信号的质量和信号完整性。此外,现有技术中,第一芯片10和第二芯片20之间可能需要通过多个PCB级联实现信号的传输,这样会导致多板级联引起的反射问题,而本申请实施例利用数据传输线缆30传输第一芯片10和第二芯片20之间的信号,因而可以解决多板级联引起的反射问题。在此基础上,由于数据传输线缆30的长度可以根据需要进行设置,因而还可以解决第一芯片10和第二芯片20之间的传输距离受限的问题。
本申请实施例还提供一种数据传输线缆30,该数据传输线缆30可以应用于上述的电子***中。
以下示例性地提供两个具体的实施例对数据传输线缆30结构进行详细介绍。
实施例一
如图3所示,数据传输线缆30在垂直于长度方向的截面的形状为扁平状,数据传输线缆30包括多条信号线和电源线303;多条信号线和电源线303在数据传输线缆30垂直于长度方向的截面上,沿第一方向排列;多条信号线和电源线303沿数据传输线缆30的长度方向延伸。其中,多条信号线包括第一差分对301、控制信号线302以及时钟信号线304。数据传输线缆30还包括填充在多条信号线之间以及填充在多条信号线和电源线303之间的第二介质填充层305,以及由内到外依次包裹多条信号线、电源线303和第二介质填充层305的第二导体屏蔽层306和绝缘保护层307。
需要说明的是,第一方向可以是在数据传输线缆30垂直于长度方向的截面上的任意方向。
此处,由于多条信号线在数据传输线缆30垂直于长度方向上的截面上,沿第一方向排列,因而在数据传输线缆30垂直于长度方向上的截面上,可以将沿第一方向的长度设置的较大,沿第二方向的长度设置的较小,其中,第二方向垂直于第一方向。
在一些示例中,参考图3,数据传输线缆30沿第一方向的长度L1的范围可以设置为4.8mm~5.2mm,沿第二方向的长度L2的范围可以设置为0.8mm~1.2mm。具体的,数据传输线缆30沿第一方向的长度L1可以设置为4.8mm、5mm或5.2mm,数据传输线缆30沿第二方向的长度L2可以设置为0.8mm、1mm或1.2mm。
此外,在一些示例中,数据传输线缆30在垂直于长度方向上的截面上,沿第一方向的长度L1和沿第二方向的长度L2的比值范围可以设置为4~6.5,具体的,数据传输线缆30在垂直于长度方向上的截面上,沿第一方向的长度L1和沿第二方向的长度L2的比值可以为4、5、或6.5。
数据传输线缆30在垂直于长度方向上的截面的形状为扁平状,例如可以为椭圆状。在数据传输线缆30垂直于长度方向上的截面,沿第一方向的两端中的至少一端为半圆形的情况下,半圆形的半径范围例如可以为0.48mm~0.52mm,具体的,半圆形的半径可以为0.48mm、0.5mm或0.52mm。在数据传输线缆30垂直于长度方向上的截面为圆角矩形时,圆角矩形的圆弧角的范围例如可以为120°~160°,具体的,圆角矩形的圆弧角为120°、140°、160°。
由于本申请实施例提供的数据传输线缆30在垂直于长度方向上的截面的形状为扁平状,即沿第一方向的长度较大,沿第二方向的长度较小,因而数据传输线缆30在装配时,对于沿第一方向长度较大,沿第二方向长度较小的安装环境,在装配数据传输线缆30时,相对于数据传输线缆在垂直于长度方向上的截面的形状为圆形的数据传输线缆30,本申请实施例提供的数据传输线缆30可以更方便、更灵活地安装。
另外,相对于现有技术中的数据传输线缆30利用三线(信号线A、信号线B和信号线C)传输,由于本申请实施例提供的数据传输线缆30利用第一差分对301传输信号,因而本申请实施例提供的数据传输线缆30可以降低干扰。
在数据传输线缆30应用于上述的电子***100中的情况下,可以利用第一差分对301将第一芯片10上的信号传输给第二芯片20;也可以利用第一差分对301将第二芯片20上的信号传输给第一芯片10;当然还可以利用第一差分对301实现第一芯片10和第二芯片20上信号的相互传输。
此外,数据传输线缆30中第一差分对301、控制信号线302、电源线303以及时钟信号线304的数量可以根据需要进行设置。多条信号线可以包括一条或多条第一差分对301,多条信号线可以包括一条或多条控制信号线302,多条信号线可以包括一条或多条时钟信号线304,数据传输线缆30可以包括一条或多条电源线303。图3以数据传输线缆30包括四条第一差分对301、一条控制信号线302、一条电源线303以及一条时钟信号线304为例进行示意。
应当理解到,上述数据传输线缆30中的多条信号线和电源线例如可以为铜线。
上述第二介质填充层305的材料例如可以为聚氯乙烯(polyvinyl chloride,PVC)、热塑性弹性体(thermoplastic elastomer,TPE)中的一种或多种。
此处,第二介质填充层305填充在多条信号线之间以及填充在多条信号线和电源线303之间,一方面第二介质填充层305可以将不同的信号线以及信号线和电源线间隔开;另一方面,第二介质填充层305还可以使数据传输线缆30在垂直于长度方向上的截面保持一定的形状,例如第二介质填充层305可以使数据传输线缆30在垂直于长度方向上的截面形状为椭圆状。
在一些实施例中,第二介质填充层305沿第二方向的长度L3范围为0.78mm~0.82mm。具体的,第二介质填充层305沿第二方向的长度L3可以为0.78mm、0.8mm或0.82mm。
上述第二导体屏蔽层306的材料例如可以为铜(Cu)、银(Ag)、镁(Mg)中的一种或多种。
此处,由于第二导体屏蔽层306包裹多条信号线,因而第二导体屏蔽层306可以防止外界干扰数据传输线缆30中的多条信号线传输的信号,也可以防止数据传输线缆30中的多条信号线干扰外界。在数据传输线缆30应用于电子***100中,用于传输第一芯片10和第二芯片20之间的信号时,由于数据传输线缆30中的信号线被第二导体屏蔽层306包裹,因而相对于现有技术中利用PCB,或者利用PCB和FPC传输信号,本申请实施例可以解决数据传输线缆30中的信号线被其它信号干扰以及干扰其它信号的问题。
在一些实施例中,第二导体屏蔽层306的厚度范围可以设置为0.013mm~0.017mm。具体的,第二导体屏蔽层306的厚度可以为0.013mm、0.015mm或0.017mm。
上述绝缘保护层307的材料例如可以为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxiNy)、橡胶中的一种或多种。
此处,绝缘保护层307一方面可以保护数据传输线缆30,防止数据传输线缆30损坏;另一方面,可以对将数据传输线缆30进行电学隔离。
在一些实施例中,绝缘保护层307的厚度范围可以设置为0.083mm~0.087mm。具体的,绝缘保护层307的厚度可以为0.083mm、0.085mm或0.087mm。
在此基础上,在一些示例中,选取的信号线的材料、第二介质填充层305的材料、第二导体屏蔽层306的材料和绝缘保护层307的材料具有柔韧性,这样一来,数据传输线缆30具有一定的柔韧性,从而可以满足弯折场景对可靠性的要求。
如图4所示,上述第一差分对301包括两条差分信号线3011、两条接地线3012、第一介质填充层3013和第一导电屏蔽层3014;第一介质填充层3013填充在两条差分信号线3011之间、两条接地线3012之间以及差分信号线3011和接地线3012之间;第一导电屏蔽层3014包裹第一介质填充层3013、差分信号线3011和接地线3012。
可以理解的是,第一差分对301中的两条差分信号线3011传输的信号是等振幅、反相位的高速脉冲信号。
由于第一差分对301包括两条接地线3012,因而可以形成更好的地回流,提高信号完整性和抗干扰能力。其中,上述第一介质填充层3013的材料例如可以为PVC或TPE中的一种或多种。此外,第一介质填充层3013的材料和上述第二介质填充层305的材料可以相同,也可以不相同。
此处,第一介质填充层3013填充在两条差分信号线3011之间、两条接地线3012之间以及差分信号线3011和接地线3012之间,一方面,第一介质填充层3013可以将两条差分信号线3011、两条接地线3012以及差分信号线3011和接地线3012间隔开;另一方面,第一介质填充层3013还可以使第一差分对301在垂直于其长度方向上的截面保持一定的形状,例如,第一介质填充层3013可以使第一差分对301在垂直于其长度方向上的截面形状为圆角矩形。
上述第一导电屏蔽层3014的材料可以为Cu、Ag、Mg中的一种或多种。此外,第一导电屏蔽层3014的材料和上述第二导体屏蔽层306的材料可以相同,也可以不相同。
此处,由于第一导电屏蔽层3014包裹差分信号线3011和接地线3012,因而第一导电屏蔽层3014可以防止数据传输线缆30中的其它信号线干扰第一差分对301传输的信号,也可以避免第一差分对301干扰其它信号线。
需要说明的是,第一差分对301中的两条差分信号线3011和两条接地线3012可以任意排列。例如,在数据传输线缆30垂直于长度方向的截面上,两条差分信号线3011和两条接地线3012可以沿第二方向依次排列。又例如,在数据传输线缆30垂直于长度方向的截面上,两条差分信号线3011和两条接地线3012可以沿第一方向依次排列。再例如,在数据传输线缆30垂直于长度方向的截面上,两条差分信号线3011沿第一方向依次排列,两条接地线3012沿第二方向依次排列。在此情况下,为了减小在数据传输线缆30垂直于长度方向的截面上,第一差分对301占用的面积,因而在一些示例中,如图4所示,在数据传输线缆30垂直于长度方向的截面上,两条接地线3012分别位于两条差分信号线3011中心连线a的两侧。
此外,在数据传输线缆30垂直于长度方向的截面上,两条差分信号线3011沿第一方向依次排列,两条接地线3012沿第二方向依次排列,且两条接地线3012分别位于两条差分信号线3011中心连线a的两侧的情况下,参考图3,第一差分对301沿第二方向的长度L4的范围为0.58mm~0.62mm,具体的,第一差分对301沿第二方向的长度L4可以为0.58mm、0.6mm或0.62mm,第一差分对301沿第一方向的长度L5的范围为0.38mm~0.42mm,具体的,第一差分对301沿第一方向的长度L5可以为0.38mm、0.4mm或0.42mm。
在此基础上,在一些示例中,沿第二方向,第一差分对301和第二导体屏蔽层306之间的间距范围为0.08mm~0.12mm,具体的,沿第二方向,第一差分对301和第二导体屏蔽层306之间的间距可以为0.08mm、0.1mm、0.12mm。
应当理解到,上述的第一差分对301用于传输高速信号,第一差分对301包括两条差分信号线3011,上述的时钟信号线304、控制信号线302为单条信号线,电源线303也为单条线。第一差分对301的阻抗例如可以为90ohm(欧姆),总带宽为32×2=64Gbps,时钟信号线304和控制信号线302的阻抗例如可以为单端50ohm。上述数据传输线缆30中的电源线303以及多条信号线例如第一差分对301、控制信号线302和时钟信号线304可以沿第一方向任意排列。
在一些示例中,数据传输线缆30包括多条第一差分对301,电源线303、控制信号线302和时钟信号线304位于中间,第一差分对301位于两侧。在另一些示例中,数据传输线缆30包括多条第一差分对301,多条第一差分对301沿第一方向依次排列,电源线303、控制信号线302和时钟信号线304位于多条第一差分对301的一侧。在又一些实施中,数据传输线缆30包括多条第一差分对301,相邻两条第一差分对301之间可以设置电源线303和/或其它信号线例如控制信号线302和时钟信号线304。在又一些实施中,数据传输线缆30包括一条第一差分对301,该条第一差分对301设置在边缘位置,即第一差分对301的一侧设置有其它信号线或电源线303,另一侧不设置任何信号线和电源线303。
此外,由于数据传输线缆30中的第一差分对301用于传输高速信号,数据传输线缆30传输的信号的质量主要取决于第一差分对301传输的高速信号的质量,因而为了减小第一差分对301传输的信号受到的干扰,因此在本申请的在一些示例中,如图3所示,第一差分对301位于中间,电源线303以及多条信号线中的其它信号线例如控制信号线302和时钟信号线304位于第一差分对301的两侧。在此情况下,第一差分对301可以是一条,也可以是多条。
数据传输线缆30传输的信号的质量和完整性主要由多条信号线中第一差分对301传输的信号的质量和完整性决定,由于电源线303和多条信号线沿第一方向排列时,第一差分对301位于中间,电源线303以及多条信号线中的其它信号线位于第一差分对301的两侧,因而可以减小沿第一方向上,外界对第一差分对301传输的信号的影响,也可以减小沿第一方向上,第一差分对301对外界的干扰。此外,在数据传输线缆30包括多条第一差分对301的情况下,以第一芯片10为例,第一芯片10上的第一接口101中用于与第一差分对301连接的端子一般集中在一起,在数据传输线缆30应用于电子***100时,由于数据传输线缆30中的电源线303以及多条信号线沿第一方向排列时,第一差分对301位于中间,集中在一起,电源线303以及多条信号线中的其它信号线位于第一差分对301的两侧,因而可以方便、准确地将数据传输线缆30与第一芯片10中的第一接口101或与第二芯片20上的第二接口201电连接在一起。
此外,在一些示例中,数据传输线缆30中的电源线303以及多条信号线可以沿第一方向依次排列。在另一些示例中,数据传输线缆30中的电源线303以及多条信号线整体沿第一方向排列,但是由于在数据传输线缆30垂直于长度方向的截面上,电源线303以及其它信号线相比于第一差分对301占用的面积较小,因而在数据传输线缆30垂直于长度方向的截面上,沿第二方向,可以排列两条或两条以上除第一差分对301以外的其它信号线和/或电源线303。例如,如图3所示,控制信号线302和电源线303沿第二方向排列。
在数据传输线缆30中的多条信号线包括多条第一差分对301的情况下,为了将相邻两条第一差分对301间隔开,因而在一些示例中,如图5所示,上述数据传输线缆30还包括第一支架308,相邻两条第一差分对301之间通过第一支架308间隔开。
应当理解到,第一支架308不仅可以起到将相邻两条第一差分对301间隔开的作用,还可以起到支撑数据传输线缆30,使数据传输线缆30在第二方向保持一定厚度的作用。
上述第一支架308的材料可以是绝缘材料,例如树脂;也可以导电材料,例如铜。当第一支架308的材料为导电材料时,第一支架308可以起到信号屏蔽的作用,这样第一支架308可以改善相邻两条第一差分对301相互干扰的问题,尤其是可以改善相邻两条第一差分对301之间的远端串扰问题。
在此基础上,为了将第一差分对301和与其相邻的电源线303或其它信号线间隔开,在一些示例中,如图5所示,上述数据传输线缆30还包括第二支架309,第一差分对301和与其相邻的电源线303或其它信号线例如控制信号线302、时钟信号线304等之间通过第二支架309间隔开。
应当理解到,第二支架309不仅可以起到将第一差分对301和与其相邻的电源线303或其它信号线间隔开的作用,还可以起到支撑数据传输线缆30,使数据传输线缆30在第二方向保持一定厚度的作用。
上述第二支架309的材料可以是绝缘材料,例如树脂;也可以导电材料,例如铜。当第二支架309的材料为导电材料时,第二支架309可以起到信号屏蔽的作用,这样第二支架309可以改善第一差分对301和与其相邻的电源线303或其它信号线相互干扰的问题。
上述第一支架308或第二支架309沿第二方向的长度范围可以参考上述第二介质填充层305沿第二方向的长度L3的取值范围,此处不再赘述。
应当理解到,第一支架308和第二支架309沿第二方向的长度可以相同,也可以不相同。第一支架308和第二支架309沿第一方向的长度可以相同,也可以不相同。
此外,在一些示例中,第一支架308或第二支架309沿第二方向的长度与数据传输线缆30沿第二方向的长度L2的比值范围为0.65~1.02,具体的,第一支架308或第二支架309沿第二方向的长度与数据传输线缆30沿第二方向的长度L2的比值可以为0.65、0.8或1.02。
在一些示例中,第一支架308或第二支架309沿第一方向的长度与数据传输线缆30沿第一方向的长度L1的比值范围为0.15~0.17,具体的,第一支架308或第二支架309沿第一方向的长度与数据传输线缆30沿第一方向的长度L1的比值可以为0.15、0.16或0.17。在该实施例中,数据传输线缆30的第一差分对301中差分信号线3011、接地线3012的线芯的直径以及其它信号线的线芯的直径例如可以设置为36AWG(american wire gauge,美国线规)或34AWG,其中,AWG是一种线规,是一种区分导线直径的标准,按0、1、2、3……数码顺序表示,数据越大,线芯越细。36AWG等于0.127mm,此时线芯的横截面积为0.0127mm2,34AWG等于0.16mm,此时线芯的横截面积为0.0201。在数据传输线缆30应用于一些电子设备例如手机中时,为了提高数据传输线缆30使用的轻便性,因而可以将线芯的直径设置的更细。例如,第一差分对301中差分信号线3011的直径可以设置为36AWG。相对于差分信号线3011的直径设置为34AWG,当差分信号线3011的直径设置为36AWG时,第一差分对301中的每条差分信号线3011在垂直于其长度方向上的截面面积减小(0.0201-0.0127)=0.0074≈0.007mm2,这样一来,在数据传输线缆30包括四条第一差分对301时,数据传输线缆30在垂直于其长度方向上的截面面积减小0.007×2×4=0.056mm2。
实施例二
实施例二与实施例一的主要区别在于,实施例一包括一种差分对,即第一差分对301,实施例二包括两种差分对,即第一差分对301和第二差分对,第一差分对301和第二差分对传输信号的方向不同。
如图6所示,数据传输线缆30在垂直于长度方向的截面的形状为扁平状,数据传输线缆30包括多条信号线和电源线303;多条信号线和电源线303在数据传输线缆30垂直于长度方向的截面上,沿第一方向排列;多条信号线和电源线303沿数据传输线缆30的长度方向延伸。其中,多条信号线包括第一差分对301、第二差分对310、控制信号线302以及时钟信号线304,第一差分对301和第二差分对310传输信号的方向不同。数据传输线缆30还包括填充在多条信号线之间以及填充在多条信号线和电源线303之间的第二介质填充层305,以及由内到外依次包裹多条信号线、电源线303和第二介质填充层305的第二导体屏蔽层306和绝缘保护层307。
在一些示例中,如图7所示,数据传输线缆30还包括第一支架308和第二支架309,相邻两条第一差分对301之间通过第一支架308间隔开,第一差分对301和与其相邻的电源线303或其它信号线之间通过第二支架309间隔开。
此处,在数据传输线缆30应用于上述的电子***100中的情况下,在一些实施例中,第一差分对301用于将第一芯片10上的信号传输给第二芯片20,第二差分对310用于将第二芯片20上的信号传输给第一芯片10,或者,第二差分对310用于进行第一芯片10和第二芯片20之间信号的相互传输。在另一些实施例中,第一差分对301用于进行第一芯片10和第二芯片20之间信号的相互传输,第二差分对310用于将第二芯片20上的信号传输给第一芯片10。
需要说明的是,第一差分对301、控制信号线302、电源线303、时钟信号线304、第二介质填充层305、第二导体屏蔽层306、绝缘保护层307、第一支架308以及第二支架309可以参考实施例一中对应的描述,此处不再赘述。
此外,第二差分对310的结构和第一差分对301的结构可以相同,可以参考实施例一中对第一差分对301的结构的解释说明,此处不再赘述。
此处,数据传输线缆30中的多条信号线包括的第二差分对310的数量可以根据需要进行设置。多条信号线可以包括一条或多条第二差分对310。在此基础上,多条信号线包括的第一差分对301和第二差分对310的数量可以相同,也可以不相同。
需要说明的是,数据传输线缆30中第一差分对301、控制信号线302、电源线303和时钟信号线304的排布方式可以参考上述实施例一,此处不再赘述。一条或多条第二差分对310可以设置在任意两条信号线之间,或者,设置在任意一条信号线和电源线303之间。当然,一条或多条第二差分对310还可以设置在边缘位置,即该一条或多条第二差分对310的一侧设置有其它信号线或电源线303,另一侧不设置信号线和电源线303。
在此基础上,为了改善数据传输线缆30中的第一差分对301和第二差分对310上传输的信号相互干扰的问题,因而在该实施例二中,多条信号线和电源线303的排布方式在一些示例中可以是,如图6所示,第一差分对301和第二差分对310分别位于数据传输线缆30沿第一方向的两端,多条信号线中的其它信号线和电源线303位于第一差分对301和第二差分对310之间。这样一来,沿第一方向,第一差分对301和第二差分对310的距离较远,因而可以改善数据传输线缆30中的第一差分对301和第二差分对310上传输的信号相互干扰的问题,提高第一差分对301和第二差分对310传输的信号的质量。此外,第一差分对301和第二差分对310传输的高速信号与时钟信号线304传输的时钟信号、电源线303传输的电源信号、控制信号线302传输的控制信号之间的串扰达到最优值,保证了高速传输的信号质量。
在数据传输线缆30中的多条信号线包括多条第二差分对310的情况下,为了将相邻两条第二差分对310间隔开,因而在一些示例中,如图7所示,上述数据传输线缆30还包括第三支架311,相邻两条第二差分对310之间通过第三支架311间隔开。
在此基础上,为了将第二差分对310和与其相邻的电源线303或其它信号线例如第一差分对301、控制信号线302、时钟信号线304等间隔开,在一些示例中,如图7所示,上述数据传输线缆30还包括第四支架312,第二差分对310和与其相邻的电源线303或其它信号线例如第一差分对301、控制信号线302、时钟信号线304等之间通过第四支架312间隔开。
此处,第三支架311的材料、作用和尺寸等可以参考上述对第一支架308的解释说明,此处不再赘述。第四支架312的材料、作用和尺寸等可以参考上述对第四支架312的解释说明,此处不再赘述。
在该实施例中,数据传输线缆30的第一差分对301、第二差分对310中的差分信号线3011、接地线3012的线芯的直径以及其它信号线、电源线303的线芯的直径例如可以设置为34AWG。
由于本实施例提供的数据传输线缆30包括第一差分对301和第二差分对310,第一差分对301和第二差分对310传输信号的方向不同,因而在数据传输线缆30应用于上述的电子***100中的情况下,可以利用第一差分对301将第一芯片10上的信号传输给第二芯片20,利用第二差分对310将第二芯片20上的信号传输给第一芯片10;也可以利用第二差分对310将第一芯片10上的信号传输给第二芯片20,利用第一差分对301将第二芯片20上的信号传输给第一芯片10。基于此,本实施例二提供的数据传输线缆30可以实现第一芯片10和第二芯片20之间信号的相互传输。
另外,本申请实施例还可以解决现有技术中第一芯片上的第一接口和第二芯片上的第二接口采用MIPI接口导致的一些问题。具体的,现有技术中,第一芯片上的第一接口和第二芯片上的第二接口均采用MIPI(mobile industry processor interface,移动产业处理器接口)协议的MIPI接口,也可以称为MIPI PHY(physical layer interface,物理层端口)。MIPI PHY包括MIPI DPHY、MIPI CPHY、MIPI MPHY。
其中,MIPI DPHY是高速源同步物理层,需要传输一对专用的差分信号做时钟信号,单道(lane)传输最高速率为2.5Gbps(gigabit per second,吉比特每秒),该单lane包括一个差分对。如图8所示,MIPI DPHY最多支持5个lane,包含一个差分时钟lane(CLK_DN/CLK_DP)和一个或多个差分数据lane(DATA0_DN/DATA0_DP、DATA1_DN/DATA1_DP、…、DATA3_DN/DATA3_DP),MIPI DPHY最多包括四个差分数据lane。
MIPI CPHY是一种基于三线(A/B/C线)三电平编码方式和嵌入式时钟机制的串行接口技术,单lane传输最高速率为6Gsps(gigasymbol per second,吉字符每秒),该单lane包括A、B、C三条信号线。如图8所示,MIPI CPHY有一个或三个数据lane(A_0/B_0/C_0、A_1/B_1/C_1、A_2/B_2/C_2),MIPI CPHY最多包括三个数据lane。
MIPI MPHY是以8b/10b编码的高速串行物理接口,采用嵌入式时钟,单lane传输最高速率为11.6Gbps。如图8所示,MIPI MPHY共包括四对差分数据lane,其中,两对TX(transmit,发送)信号(TX0_DN/TX0_DP、TX1_DN/TX1_DP)、两对RX(接收)信号(RX0_DN/RX0_DP、RX1_DN/RX1_DP)。
由于现有的MIPI接口中的MIPI DPHY和MIPI CPHY仅适用于单向传输,即只能接收传输的信号或发送传输的信号,MIPI MPHY适用于双向传输,即可以用于接收传输的信号和发送传输的信号,因而MIPI接口在不同的应用场景需要采用不同的接口。例如,如图9a和图9b所示,在第一芯片为***级芯片,第二芯片为摄像模组的芯片或显示模组的芯片的情况下,由于摄像模组和显示模组都属于单向传输,具体的,摄像模组属于接收传输,即将第二芯片上的信号传输给第一芯片,显示模组属于发送传输,即将第一芯片上的信号传输给第二芯片,因而第一芯片的第一接口和第二芯片的第二接口可以选用MIPI DPHY或MIPICPHY。图9a和图9b以第二芯片为摄像模组的芯片为例进行示意,图9a中的第一接口和第二接口选用MIPI DPHY,图9b中的第一接口和第二接口选用MIPI CPHY。
又例如,在第一芯片为SoC,第二芯片为存储器的芯片的情况下,由于存储器属于双向传输,即,既有发送传输,又有接收传输,因而如图9c所示,第一芯片的第一接口和第二芯片的第二接口只能选用MIPI MPHY。
基于上述可知,现有的MIPI接口存在在不同的应用场景需要采用不同的接口,总线类型不统一(有差分和三根线两种场景)的问题。
此外,MIPI DPHY的单lane传输最高速率为2.5Gbps,MIPI CPHY的单lane传输最高速率为6Gsps,MIPI MPHY的单lane传输最高速率为11.6Gbps,因而现有的MIPI接口还存在数据传输速率有限的问题,而且MIPI接口的传输距离也有限。
另外,对于MIPI接口中的MIPI DPHY,由于需要多加一组时钟差分对,因而影响布线空间。对于MIPI接口中的MIPI CPHY,由于需要三根线一组更容易引起板级不对称走线的问题。对于MIPI接口中的MIPI MPHY,由于利用MIPI MPHY协议进行数据传输时都需要经过UniPro协议,这样会增加一些冗余的过程,例如编码、解码的过程,从而影响应用的便捷性。
再者,MIPI接口传输的信号对电磁干扰(electromagnetic interference,EMI)有严格要求,而大功率天线通过空间辐射,射频走线通过传导辐射会严重干扰MIPI DPHY、MIPI CPHY和MIPI MPHY,从而会引起花屏、卡死以及重启等问题。
在本申请的一些实施例中,上述电子***100中第一芯片10的第一接口101和第二芯片20的第二接口201可以为MIPI接口。根据应用场景的不同,第一接口101和第二接口201具体可以选用MIPI DPHY、MIPI CPHY和MIPI MPHY中的任意一个。
为了解决上述提到的MIPI接口存在的问题,在本申请的另一些实施例中,上述电子***100中第一芯片10的第一接口101和/或第二芯片20的第二接口201可以为SEREDS(serializer或deserializer,串行器或解串器)接口。
此处,可以是第一接口101和第二接口201均为SEREDS接口;也可以是第一接口101为SEREDS接口,第二接口201为MIPI接口,或者,第一接口101为MIPI接口,第二接口201为SEREDS接口。在第一接口101和第二接口201不相同的情况下,数据传输线缆30与第一接口101、第二接口201连接时,需要增加接口转换器。
需要说明的是,SEREDS接口包括CEDI(consumer electricity deviceinterface,消费者电子设备接口)接口或PCIE(peripheral component interconnectexpress,高速串行计算机扩展总线标准)接口。
此外,SEREDS接口的高速信号为差分信号。在本申请实施例中,SEREDS接口所有应用场景为高速差分串行接口,走线形式统一,高速信号均为高速差分对。由于SEREDS接口支持双向、单向传输,同时定义了一些协议层规范例如相机、显示、存储、射频通信等,因而SEREDS接口可以支持所有的应用场景,例如,只接收传输信号、只发送传输信号、既接收传输信号,又发送传输信号。图10为SEREDS接口支持的三种应用场景,从左到右依次为只发送传输信号(TX)场景、只接收传输信号(RX)场景、既接收传输信号,又发送传输信号(TX+RX)场景。
此外,SEREDS接口可以根据实际应用场景对带宽的要求,选择所需的信号lane数(支持1~8数量配置),即信号lane数支持实际应用拓展。单lane传输最高速率为32Gbps,极大地提高了数据传输速率。SEREDS接口支持不同距离通信传输,按照传输距离可以分为短距(1~300mm)、中距(300~600mm)、长距(600mm以上)。SEREDS接口传输媒介支持电、光以及无线。
另外,由于SEREDS接口包括CDR(clock data recovery,时钟恢复)电路,因而SEREDS接口不需要传输与高速差分信号有关的时钟信号,与高速差分信号有关的时钟信号可以通过CDR电路从数据的边沿信息中抽取出来,相对于MIPI DPHY必须要有一对差分时钟信号,因此本申请实施例使用SEREDS接口可以提升布线空间。
再者,SEREDS接口传输的信号具有较强的抗干扰能力,因而SEREDS接口受大功率天线通过空间辐射,射频走线通过传导辐射的影响较小。此外,SEREDS接口采用差分方法传输高速数据信号,相对于MIPI CPHY使用三线传输数据信号,差分信号有更强的抗干扰能力、更好的走线对称性、更低的差共模转换。
应当理解到,通常情况下,上述电子***100中的数据传输线缆30和芯片的接口之间可以通过PCB实现电连接。基于此,本申请实施例提供的电子***100还包括第一印刷电路板和第二印刷电路板;数据传输线缆30的第一端通过第一印刷电路板与第一芯片10的第一接口101电连接;数据传输线缆30的第二端通过第二印刷电路板与第二芯片20的第二接口201电连接,从而实现第一芯片10和第二芯片20之间信号的传输。
需要说明的是,本申请实施例中设置在数据传输线缆30的第一端和第一芯片10之间的第一印刷电路板,以及设置在数据传输线缆30的第二端和第二芯片20之间的第二印刷电路板与现有技术中设置在第一芯片10和第二芯片20之间的印刷电路板不同。主要有两方面,一方面是现有技术中第一芯片10和第二芯片20之间可能会设置多个级联的印刷电路板,但是本申请实施例中数据传输线缆30的第一端和第一芯片10之间可以设置一个第一印刷电路板,数据传输线缆30的第二端和第二芯片20之间可以设置一个第二印刷电路板;另一方面,本申请实施例中设置的第一印刷电路板主要是用于将数据传输线缆30的第一端和第一芯片10电连接在一起,第二印刷电路板主要是用于将数据传输线缆30的第二端和第二芯片20电连接在一起,第一芯片10和第二芯片20之间传输信号主要是通过数据传输线缆30,因此第一印刷电路板和第二印刷电路板的布线可以比较简单,第一芯片10的信号线从第一接口101出来后通过极短的PCB走线到达数据传输线缆30的第一端,并与数据传输线缆30的第一端电连接,第二芯片20的信号线从第二接口201出来后通过极短的PCB走线到达数据传输线缆30的第二端,并与数据传输线缆30的第二端电连接。而现有技术中设置在第一芯片10和第二芯片20之间的印刷电路板主要用于传输信号,因而印刷电路板上的布线比较复杂。基于此,现有技术中设置在第一芯片10和第二芯片20之间的印刷电路板相对于本申请实施例中的第一印刷电路板和第二印刷电路板损耗大,信号更容易受到干扰。
以下提供四种具体的实施例对数据传输线缆30的第一端通过第一印刷电路板与第一接口101电连接的具体实现方式以及数据传输线缆30的第二端通过第二印刷电路板与第二接口201电连接的具体实现方式进行示例性介绍。
实施例三
如图11所示,本申请实施例提供的电子***100包括第一芯片10、第二芯片20、数据传输线缆30、第一印刷电路板40和第二印刷电路板50。数据传输线缆30的第一端通过焊接方式与第一印刷电路板40电连接;第一芯片10的第一接口101通过焊接方式与第一印刷电路板40电连接,从而实现数据传输线缆30的第一端与第一接口101的电连接。数据传输线缆30的第二端通过焊接方式与第二印刷电路板50电连接;第二芯片20的第二接口201通过焊接方式与第二印刷电路板50电连接,从而实现数据传输线缆30的第二端与第二接口201的电连接。
需要说明的是,附图11是以第一芯片10的第一接口101发送传输信号,第二芯片20的第二接口201接收传输信号为例进行的示意。在一些实施例中,还可以是第一芯片10的第一接口101接收传输信号,第二芯片20的第二接口201发送传输信号。在另一些实施例中,当然还可以是第一芯片10的第一接口101既接收传输信号,又发送传输信号,第二芯片20的第二接口201既接收传输信号,又发送传输信号。
在本实施例中,由于数据传输线缆30的第一端和第一接口101均采用焊接的方式与第一印刷电路板40直接电连接,这样一来,无需其它额外的器件,因而可以简化电子***100的结构。此外,由于数据传输线缆30的第一端和第一接口101均采用焊接的方式与第一印刷电路板40直接电连接,因改善了数据传输线缆30的第一端与第一印刷电路板40通过其它器件电连接在一起引起的阻抗不连续、损耗等问题。相对于数据传输线缆30的第一端与第一印刷电路板40通过其它器件电连接在一起,本实施例中数据传输线缆30的第一端与第一印刷电路板40采用焊接的方式直接电连接在一起时,在数据传输线缆30的第一端与第一印刷电路板40互连处的阻抗可减小5ohm左右(欧姆),在频率为16GHz的前提下,损耗可以减小2dB。同样的,数据传输线缆30的第二端和第二接口201均采用焊接的方式与第二印刷电路板50直接电连接,具有与数据传输线缆30的第一端和第一接口101均采用焊接的方式与第一印刷电路板40直接电连接相同的技术效果,可以参考上述描述,此处不再赘述。
实施例四
实施例四与实施例三的主要区别在于,在实施例四中,在数据传输线缆30的第一端和第一印刷电路板40之间增加了第一有源器件。
如图12a所示,本申请实施例提供的电子***100包括第一芯片10、第二芯片20、数据传输线缆30、第一印刷电路板40、第二印刷电路板50、第一有源器件(也可以称为驱动器件,redriver)60。第一有源器件60可以起到增强信号的作用。
数据传输线缆30的第一端通过第一有源器件60与第一印刷电路板40电连接,其中,第一有源器件60通过焊接方式与第一印刷电路板40电连接,数据传输线缆30的第一端通过焊接方式与第一有源器件60电连接,第一芯片10的第一接口101通过焊接方式与第一印刷电路板40电连接,从而实现数据传输线缆30的第一端与第一接口101的电连接。数据传输线缆30的第二端通过焊接方式与第二印刷电路板50电连接;第二芯片20的第二接口201通过焊接方式与第二印刷电路板50电连接,从而实现数据传输线缆30的第二端与第二接口201的电连接。
此处,第一有源器件60例如可以为信号放大器、转换器等。
本实施例中,由于在数据传输线缆30的第一端和第一印刷电路板40之间增加了第一有源器件60,第一有源器件60可以起到增强原有信号,在物理层增强信号质量,提高***多场景高性能使用的作用,因而可以提高信号传输距离,例如在高分辨率显示场景下,其传输距离可以大于5米,满足信号完整性的要求。
在此基础上,在一些实施例中,如图12b所示,本申请实施例提供的电子***100还包括第二有源器件70。数据传输线缆30的第二端通过第二有源器件70与第二印刷电路板50电连接,其中,第二有源器件70通过焊接方式与第二印刷电路板50电连接,数据传输线缆30的第二端通过焊接方式与第二有源器件70电连接,第二芯片20的第二接口201通过焊接方式与第二印刷电路板50电连接,从而实现数据传输线缆30的第二端与第二接口201的电连接。
此处,第二有源器件70例如可以为信号放大器、转换器等。
此外,第一有源器件60和第二有源器件70可以相同,也可以不相同。
应当理解到,第二有源器件70具有与第一有源器件60相同的技术效果,可以参考上述,此处不再赘述。
在数据传输线缆30的第二端和第二印刷电路板50之间设置有第二有源器件70的情况下,可以进一步提高信号传输距离和传输信号的质量。
需要说明的是,附图12a和图12b是以第一芯片10和第二芯片20之间进行单向传输,第一芯片10的第一接口101发送传输信号,第二芯片20的第二接口201接收传输信号为例进行的示意。在一些实施例中,还可以是第一芯片10的第一接口101接收传输信号,第二芯片20的第二接口201发送传输信号。在另一些实施例中,当然还可以是第一芯片10的第一接口101既接收传输信号,又发送传输信号,第二芯片20的第二接口201既接收传输信号,又发送传输信号。
应当理解到,在第一芯片10和第二芯片20之间进行单向传输,例如第一芯片10的第一接口101接收传输信号,第二芯片20的第二接口201发送传输信号的情况下,在数据传输线缆30的第一端和第一印刷电路板40之间增加了第一有源器件60时,应确保第二芯片20的第二接口201发送的传输信号可以通过数据传输线缆30传输到数据传输线缆30的第一端。
实施例五
实施例五与实施例三的主要区别在于,在实施例三中,数据传输线缆30的第一端通过焊接方式与第一印刷电路板40电连接,数据传输线缆30的第二端通过焊接方式与第二印刷电路板50电连接。在实施例五中,数据传输线缆30的第一端通过第一连接器与第一印刷电路板40电连接,数据传输线缆30的第二端通过第二连接器与第二印刷电路板50电连接。
如图13所示,本申请实施例提供的电子***100包括第一芯片10、第二芯片20、数据传输线缆30、第一印刷电路板40、第二印刷电路板50、第一连接器80和第二连接器90。
数据传输线缆30的第一端通过第一连接器80与第一印刷电路板40电连接,第一芯片10的第一接口101通过焊接方式与第一印刷电路板40电连接,从而实现数据传输线缆30的第一端与第一接口101的电连接。数据传输线缆30的第二端通过第二连接器90与第二印刷电路板50电连接,第二芯片20的第二接口201通过焊接方式与第二印刷电路板50电连接,从而实现数据传输线缆30的第二端与第二接口201的电连接。
需要说明的是,在数据传输线缆30应用于上述的电子***100中,数据传输线缆30的第一端与第一印刷电路板40、数据传输线缆30的第二端与第二印刷电路板50采用该实施例五提供的方式电连接时,可以对第一连接器80和/或第二连接器90的端口进行调整,以使其适用于本申请实施例上述提供的数据传输线缆30,能够与本申请实施例提供的数据传输线缆30电连接;也可以对数据传输线缆30第一端的端口处的多条信号线和电源线的排布方式进行调整,以使其适用于第一连接器80,能够与第一连接器80电连接,和/或,对数据传输线缆30第二端的端口处的多条信号线和电源线的排布方式进行调整,以使其适用于第二连接器90,能够与第二连接器90电连接。
应当理解到,在本申请实施例提供的数据传输线缆30中的第一差分对301和/或第二差分对310包括两条接地线3012的情况下,第一连接器80和第二连接器90应包括两个能够分别与两条接地线3012电连接的端子。
此处,第一连接器80和第二连接器90为BTB连接器或ZIF(zero insert force,零***力)连接器。
此外,第一连接器80和第二连接器90可以相同,也可以不相同。
需要说明的是,附图13是以第一芯片10和第二芯片20之间进行双向传输为例进行的示意,第一芯片10的第一接口101既可以接收传输信号,又可以发送传输信号,第二芯片20的第二接口201既可以接收传输信号,又可以发送传输信号。在一些实施例中,第一芯片10和第二芯片20之间进行单向传输,例如,第一芯片10的第一接口101发送传输信号,第二芯片20的第二接口201接收传输信号,或者,第一芯片10的第一接口101接收传输信号,第二芯片20的第二接口201发送传输信号。
本实施例中,由于数据传输线缆30的第一端与第一印刷电路板40通过第一连接器80电连接,因而可以实现数据传输线缆30的第一端与第一连接器80快速、便捷地电连接。由于数据传输线缆30的第二端与第二印刷电路板50通过第二连接器90电连接,因而可以实现数据传输线缆30的第二端与第二连接器90快速、便捷地电连接。
实施例六
实施例六与实施例五的主要区别在于,在实施例六中,在数据传输线缆30的第一端和第一连接器80之间增加了第一有源器件。第一有源器件60可以起到增强信号的作用。
如图14a所示,本申请实施例提供的电子***100包括第一芯片10、第二芯片20、数据传输线缆30、第一印刷电路板40、第二印刷电路板50、第一连接器80、第二连接器90和第一有源器件60。
数据传输线缆30的第一端通过第一有源器件60与第一连接器80电连接,第一连接器80与第一印刷电路板40电连接,第一芯片10的第一接口101通过焊接方式与第一印刷电路板40电连接,从而实现数据传输线缆30的第一端与第一接口101的电连接。数据传输线缆30的第二端通过第二连接器90与第二印刷电路板50电连接,第二芯片20的第二接口201通过焊接方式与第二印刷电路板50电连接,从而实现数据传输线缆30的第二端与第二接口201的电连接。
此处,第一有源器件60的类型和作用可以参考实施例四,此处不再赘述。
本实施例中,由于在数据传输线缆30的第一端和第一连接器80之间增加了第一有源器件60,因而可以提高信号传输距离,满足信号完整性的要求。
在此基础上,在一些实施例中,如图14b所示,本申请实施例提供的电子***100还包括第二有源器件70。数据传输线缆30的第二端通过第二有源器件70与第二连接器90电连接,第二连接器90与第二印刷电路板50电连接,第二芯片20的第二接口201通过焊接方式与第二印刷电路板50电连接,从而实现数据传输线缆30的第二端与第二接口201的电连接。
在数据传输线缆30的第二端和第二连接器90之间设置第二有源器件70的情况下,可以进一步提高信号传输距离和传输信号的质量。
需要说明的是,附图14a和图14b是以第一芯片10和第二芯片20之间进行双向传输为例进行的示意,第一芯片10的第一接口101既可以接收传输信号,又可以发送传输信号,第二芯片20的第二接口201既可以接收传输信号,又可以发送传输信号。在一些实施例中,第一芯片10和第二芯片20之间进行单向传输,例如,第一芯片10的第一接口101发送传输信号,第二芯片20的第二接口201接收传输信号,或者,第一芯片10的第一接口101接收传输信号,第二芯片20的第二接口201发送传输信号。
应当理解到,在第一芯片10和第二芯片20之间进行单向传输,例如第一芯片10的第一接口101接收传输信号,第二芯片20的第二接口201发送传输信号的情况下,在数据传输线缆30的第一端和第一连接器80之间增加了第一有源器件60时,应确保第二芯片20的第二接口201发送的传输信号可以通过数据传输线缆30传输到数据传输线缆30的第一端。
需要说明的是,实施例三、实施例四、实施例五和实施例六中,第一芯片10的第一接口101与第一印刷电路板40都是通过焊接方式实现电连接,第二芯片20的第二接口201与第二印刷电路板50都是通过焊接方式实现电连接。
需要说明的是,上述实施例三和实施例五均是以数据传输线缆30的第一端与第一接口101、数据传输线缆30的第二端与第二接口201以相同的方式实现电连接为例进行的说明。在一些实施例中,数据传输线缆30的第一端与第一接口101和数据传输线缆30的第二端与第二接口201也可以采用不同的方式实现电连接。例如,数据传输线缆30的第一端与第一接口10可以采用实施例三提供的方式实现电连接,数据传输线缆30的第二端与第二接口201可以采用实施例五提供的方式实现电连接。
另外,上述实施例三、实施例四、实施例五和实施例六提供的电子***100中的数据传输线缆30可以是实施例一提供的数据传输线缆30,也可以是实施例二提供的数据传输线缆30。第一接口101和第二接口201可以是上述的MIPI接口,也可以是上述的SEREDS接口。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (20)
1.一种数据传输线缆,其特征在于,所述数据传输线缆在垂直于长度方向的截面的形状为扁平状;
所述数据传输线缆包括多条信号线和电源线;所述多条信号线和所述电源线在所述数据传输线缆垂直于长度方向的截面上,沿第一方向排列;所述多条信号线和所述电源线沿所述数据传输线缆的长度方向延伸;
所述多条信号线包括第一差分对。
2.根据权利要求1所述的数据传输线缆,其特征在于,所述数据传输线缆垂直于长度方向的截面,沿所述第一方向的长度范围为4.8mm~5.2mm,沿第二方向的长度范围为0.8mm~1.2mm;其中,所述第一方向和所述第二方向垂直。
3.根据权利要求1或2所述的数据传输线缆,其特征在于,所述第一差分对位于中间,所述电源线和所述多条信号线中的其它信号线位于所述第一差分对的两侧。
4.根据权利要求1或2所述的数据传输线缆,其特征在于,所述多条信号线还包括第二差分对;
其中,所述第一差分对和所述第二差分对传输信号的方向不同。
5.根据权利要求4所述的数据传输线缆,其特征在于,所述第一差分对和所述第二差分对分别位于所述数据传输线缆沿第一方向的两端,所述电源线和所述多条信号线中的其它信号线位于所述第一差分对和所述第二差分对之间。
6.根据权利要求1所述的数据传输线缆,其特征在于,所述数据传输线缆还包括第一支架;
所述多条信号线包括多条所述第一差分对,相邻两条所述第一差分对之间通过所述第一支架间隔开。
7.根据权利要求6所述的数据传输线缆,其特征在于,所述数据传输线缆还包括第二支架;
所述第一差分对和与其相邻的其它信号线或所述电源线之间通过所述第二支架间隔开。
8.根据权利要求7所述的数据传输线缆,其特征在于,所述第一支架的材料为导电材料;和/或,所述第二支架的材料为导电材料。
9.根据权利要求1所述的数据传输线缆,其特征在于,所述第一差分对包括两条差分信号线、两条接地线、第一介质填充层和第一导电屏蔽层;
所述第一介质填充层填充在两条所述差分信号线之间、两条所述接地线之间以及所述差分信号线和所述接地线之间;
所述第一导电屏蔽层包裹所述第一介质填充层、所述差分信号线和所述接地线。
10.根据权利要求9所述的数据传输线缆,其特征在于,在所述数据传输线缆垂直于长度方向的截面上,两条所述接地线分别位于两条所述差分信号线中心连线的两侧。
11.根据权利要求1所述的数据传输线缆,其特征在于,所述数据传输线缆还包括填充在所述多条信号线之间的第二介质填充层,以及由内到外依次包裹所述多条信号线和所述第二介质填充层的第二导体屏蔽层和绝缘保护层。
12.一种电子***,其特征在于,包括第一芯片、第二芯片和如权利要求1-11任一项所述的数据传输线缆;
所述第一芯片包括第一接口,所述第二芯片包括第二接口;
所述数据传输线缆的第一端与所述第一接口电连接,所述数据传输线缆的第二端与所述第二接口电连接。
13.根据权利要求12所述的电子***,其特征在于,所述第一接口和/或所述第二接口为SEREDS接口。
14.根据权利要求12所述的电子***,其特征在于,所述电子***还包括第一印刷电路板和第二印刷电路板;
所述数据传输线缆的第一端通过所述第一印刷电路板与所述第一接口电连接;
所述数据传输线缆的第二端通过所述第二印刷电路板与所述第二接口电连接。
15.根据权利要求14所述的电子***,其特征在于,所述电子***还包括第一有源器件;所述数据传输线缆的第一端通过所述第一有源器件与所述第一印刷电路板电连接;
和/或,
所述电子***还包括第二有源器件;所述数据传输线缆的第二端通过所述第二有源器件与所述第二印刷电路板电连接。
16.根据权利要求14或15所述的电子***,其特征在于,所述电子***还包括第一连接器;所述数据传输线缆的第一端通过所述第一连接器与所述第一印刷电路板电连接;
和/或,
所述电子***还包括第二连接器;所述数据传输线缆的第二端通过所述第二连接器与所述第二印刷电路板电连接。
17.根据权利要求14所述的电子***,其特征在于,所述数据传输线缆的第一端通过焊接方式与所述第一印刷电路板电连接;
和/或,所述数据传输线缆的第二端通过焊接方式与所述第二印刷电路板电连接。
18.根据权利要求15所述的电子***,其特征在于,所述第一有源器件通过焊接方式与所述第一印刷电路板电连接;
和/或,所述第二有源器件通过焊接方式与所述第二印刷电路板电连接。
19.根据权利要求12-18任一所述的电子***,其特征在于,所述电子***为第一电子设备;
所述第一芯片、所述第二芯片和所述数据传输线缆设置于所述第一电子设备中。
20.根据权利要求12-18任一所述的电子***,其特征在于,所述电子***包括第二电子设备和第三电子设备;
所述第一芯片设置于所述第二电子设备中,所述第二芯片设置于所述第三电子设备中。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110130754.9A CN114822931A (zh) | 2021-01-29 | 2021-01-29 | 一种数据传输线缆及电子*** |
PCT/CN2021/136546 WO2022160960A1 (zh) | 2021-01-29 | 2021-12-08 | 一种数据传输线缆及电子*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110130754.9A CN114822931A (zh) | 2021-01-29 | 2021-01-29 | 一种数据传输线缆及电子*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114822931A true CN114822931A (zh) | 2022-07-29 |
Family
ID=82526420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110130754.9A Pending CN114822931A (zh) | 2021-01-29 | 2021-01-29 | 一种数据传输线缆及电子*** |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114822931A (zh) |
WO (1) | WO2022160960A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116955105A (zh) * | 2023-06-30 | 2023-10-27 | 摩尔线程智能科技(北京)有限责任公司 | 一种跨芯片传输性能分析方法及装置、电子设备 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN204463934U (zh) * | 2015-04-08 | 2015-07-08 | 东莞市铭基电子有限公司 | 高速信号传输线缆 |
CN107799211A (zh) * | 2016-09-06 | 2018-03-13 | 品威电子国际股份有限公司 | 软性扁平电缆结构和软性扁平电缆电连接器固定结构 |
CN207319718U (zh) * | 2017-08-25 | 2018-05-04 | 富士康(昆山)电脑接插件有限公司 | 扁平线缆 |
CN107993754A (zh) * | 2017-10-26 | 2018-05-04 | 联基实业(江西)有限公司 | 一种高解析多媒体数字信号传输防emc扁平线缆 |
US20190172611A1 (en) * | 2017-12-01 | 2019-06-06 | Hitachi Metals, Ltd. | Differential signal cable assembly |
US20190190216A1 (en) * | 2017-12-15 | 2019-06-20 | Foxconn (Kunshan) Computer Connector Co., Ltd. | Cable connector assembly |
CN209657844U (zh) * | 2019-06-03 | 2019-11-19 | 深圳Tcl新技术有限公司 | 扁平线缆及wifi连接线 |
US20200036124A1 (en) * | 2018-07-27 | 2020-01-30 | Foxconn (Kunshan) Computer Connector Co., Ltd. | Electrical connector assembly and electrical connector system using the same |
CN212061936U (zh) * | 2020-06-10 | 2020-12-01 | 浙江三科线缆股份有限公司 | 一种高保真超速传输的教育机器人线缆 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201449575U (zh) * | 2009-06-09 | 2010-05-05 | 番禺得意精密电子工业有限公司 | 一种信号传输*** |
CN201965966U (zh) * | 2011-03-29 | 2011-09-07 | 广东南洋电缆集团股份有限公司 | 一种电动汽车交流充电电缆 |
CN202749109U (zh) * | 2012-09-12 | 2013-02-20 | 东莞市铭基电子有限公司 | 线缆 |
CN206271471U (zh) * | 2016-12-26 | 2017-06-20 | 东莞市良辉电子科技有限公司 | 一种新型信号传输线缆 |
-
2021
- 2021-01-29 CN CN202110130754.9A patent/CN114822931A/zh active Pending
- 2021-12-08 WO PCT/CN2021/136546 patent/WO2022160960A1/zh active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN204463934U (zh) * | 2015-04-08 | 2015-07-08 | 东莞市铭基电子有限公司 | 高速信号传输线缆 |
CN107799211A (zh) * | 2016-09-06 | 2018-03-13 | 品威电子国际股份有限公司 | 软性扁平电缆结构和软性扁平电缆电连接器固定结构 |
CN207319718U (zh) * | 2017-08-25 | 2018-05-04 | 富士康(昆山)电脑接插件有限公司 | 扁平线缆 |
CN107993754A (zh) * | 2017-10-26 | 2018-05-04 | 联基实业(江西)有限公司 | 一种高解析多媒体数字信号传输防emc扁平线缆 |
US20190172611A1 (en) * | 2017-12-01 | 2019-06-06 | Hitachi Metals, Ltd. | Differential signal cable assembly |
US20190190216A1 (en) * | 2017-12-15 | 2019-06-20 | Foxconn (Kunshan) Computer Connector Co., Ltd. | Cable connector assembly |
US20200036124A1 (en) * | 2018-07-27 | 2020-01-30 | Foxconn (Kunshan) Computer Connector Co., Ltd. | Electrical connector assembly and electrical connector system using the same |
CN209657844U (zh) * | 2019-06-03 | 2019-11-19 | 深圳Tcl新技术有限公司 | 扁平线缆及wifi连接线 |
CN212061936U (zh) * | 2020-06-10 | 2020-12-01 | 浙江三科线缆股份有限公司 | 一种高保真超速传输的教育机器人线缆 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116955105A (zh) * | 2023-06-30 | 2023-10-27 | 摩尔线程智能科技(北京)有限责任公司 | 一种跨芯片传输性能分析方法及装置、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2022160960A1 (zh) | 2022-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7371966B2 (en) | High speed active flex cable link | |
US9640880B2 (en) | Cable connector | |
CN109691244B (zh) | 用于长主机路由的替代电路装置和方法 | |
US20140216781A1 (en) | Signal transmission line and cable | |
CN214706521U (zh) | 一种网络通信设备和网络电缆 | |
CN201918609U (zh) | 连接器 | |
CN104283023A (zh) | 高频连接器、光模块及其双向传输方法 | |
WO2022160960A1 (zh) | 一种数据传输线缆及电子*** | |
CN106654728B (zh) | 一种连接器及通信设备 | |
US11495898B2 (en) | Connector paddle card with improved wiring connection geometry | |
US7473137B2 (en) | Right-angle coaxial connector | |
CN102751639B (zh) | PCIe电气信号传输线缆 | |
CN218006601U (zh) | 高速信号电路板、高速信号主板结构及电子设备 | |
US20210083489A1 (en) | Charging circuit and charging method | |
WO2014104536A1 (en) | Low power, high speed multi-channel chip-to-chip interface using dielectric waveguide | |
US9400763B2 (en) | PCI express expansion system | |
CN210327570U (zh) | 中继模块及有源电缆 | |
CN201508548U (zh) | 一种PCI Express信号扩展互连装置 | |
CN103972670A (zh) | 线缆连接器组件 | |
US20050068987A1 (en) | Highly configurable radar module link | |
WO2021228188A1 (zh) | 数据传输电缆及相关设备 | |
CN212810534U (zh) | 无线数字多接口高频发射器 | |
CN219833001U (zh) | 无线电子设备 | |
Secretariat | SpaceWire–Links, nodes, routers and networks | |
CN220983573U (zh) | 一种光模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |