CN114779547B - 一种显示基板及其制备方法、显示装置 - Google Patents
一种显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN114779547B CN114779547B CN202210594615.6A CN202210594615A CN114779547B CN 114779547 B CN114779547 B CN 114779547B CN 202210594615 A CN202210594615 A CN 202210594615A CN 114779547 B CN114779547 B CN 114779547B
- Authority
- CN
- China
- Prior art keywords
- substrate
- insulating layer
- electrode
- orthographic projection
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 291
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 239000010409 thin film Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 63
- 238000000059 patterning Methods 0.000 claims description 50
- 239000010408 film Substances 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 265
- 230000000875 corresponding effect Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000001795 light effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开实施例提供一种显示基板及其制备方法、显示装置。显示基板包括：依次设置在基底一侧的第一金属层、第一绝缘层、第一导电层、第二绝缘层和第二导电层；第一金属层包括多条沿第二方向延伸并沿第一方向排布的数据线，数据线位于相邻的两个子像素区域之间，第二方向与第一方向不平行；第一导电层与显示基板中的公共电极信号连接；第二导电层包括多个像素电极，每个所述子像素区域内设置一个所述像素电极，所述像素电极通过第一过孔与所述薄膜晶体管的第二极连接，所述第一过孔贯穿所述第二绝缘层和所述第一绝缘层，所述第一过孔在所述基底上的正投影与所述承载电极块在所述基底上的正投影至少部分交叠。本公开的技术方案，提升了显示基板的光效和透过率。
Description
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，简称为LCD)由于具有体积小、功耗低、无辐射、显示分辨率高等特点，已开始大量普及并逐渐成为主流产品。现有技术中的LCD存在光效低的问题。
发明内容
本公开实施例提供一种显示基板及其制备方法、显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种显示基板，显示基板包括阵列排布的多个子像素区域，显示基板包括：
基底；
第一金属层，位于基底的一侧，第一金属层包括多条沿第一方向排布的数据线、薄膜晶体管的第一极和第二极以及承载电极块，各条数据线均沿第二方向延伸，数据线位于相邻的两个子像素区域之间，数据线与薄膜晶体管的第一极连接，承载电极块与薄膜晶体管的第二极连接，第二方向与第一方向相交；
第一绝缘层，位于第一金属层背离基底的一侧；
第一导电层，位于第一绝缘层的背离基底的一侧，第一导电层与显示基板中的公共电极信号连接；
第二绝缘层，位于第一导电层的背离基底的一侧；
第二导电层，位于第二绝缘层的背离基底的一侧，第二导电层包括多个像素电极，每个子像素区域内设置一个像素电极，像素电极通过第一过孔与薄膜晶体管的第二极连接，第一过孔贯穿第二绝缘层和第一绝缘层，第一过孔在基底上的正投影与承载电极块在基底上的正投影至少部分交叠。
进一步，第一过孔的底壁包括第一部分和第二部分，第一部分在基底上的正投影位于承载电极块在基底上的正投影的范围内，第二部分在基底上的正投影位于承载电极块在基底上的正投影的范围之外，像素电极通过第一过孔与承载电极块搭接连接，像素电极与承载电极块的搭接部位于第一部分所在的范围内。
进一步，搭接部在基底上的正投影边界与承载电极块在基底上的正投影边界之间设置有预设距离。
进一步，搭接部在基底上的正投影的尺寸大于预设距离，且搭接部在基底上的正投影的尺寸小于预设距离的3倍。
进一步，显示基板还包括第二金属层和第三绝缘层，第三绝缘层位于基底与第一金属层之间，第二金属层位于基底与第三绝缘层之间，第二金属层包括薄膜晶体管的栅电极以及与栅电极连接的栅线，第二部分在基底上的正投影与栅线或栅电极在基底上的正投影存在交叠区域。
进一步，第一过孔的底壁在基底上的正投影位于承载电极块在基底上的正投影的范围内，像素电极通过第一过孔与承载电极块搭接连接，第一过孔的底壁在基底上的正投影位于像素电极在基底上的正投影的范围内。
进一步，像素电极开设有多个间隔排布的狭缝，至少一个狭缝在基底上的正投影与承载电极块在基底上的正投影存在交叠区域，狭缝在基底上的正投影与第一过孔在基底上的正投影不存在交叠区域。
进一步，显示基板还包括多条栅线，栅线沿第一方向延伸，栅线位于相邻两行子像素区域之间，像素电极包括位于子像素区域且间隔排布的多个像素电极条，像素电极还包括第一连接部和第二连接部，第一连接部位于多个像素电极条的一端并与多个像素电极条均连接，第二连接部位于多个像素电极条的另一端并与多个像素电极条均连接，第一连接部通过第一过孔与对应的薄膜晶体管的第二极连接，第二连接部在基底上的正投影与对应侧的栅线在基底上的正投影至少部分交叠。
进一步，显示基板还包括多条栅线，栅线沿第一方向延伸，栅线位于相邻两行子像素区域之间，每相邻两行子像素区域之间设置有两条栅线，在第一方向上，每间隔两个子像素区域设置有一条数据线，第一金属层还包括多条辅助电极线，各条辅助电极线均沿第二方向延伸，各辅助电极线位于相邻两条数据线之间且位于相邻两个子像素区域之间。
进一步，显示基板包括公共电极信号，辅助电极线与公共电极信号连接。
进一步，第一金属层还包括第一支撑块，第一支撑块位于每相邻两行子像素区域之间的两条栅线之间，第一支撑块在第一方向上的尺寸大于辅助电极线在第一方向上的尺寸，第一支撑块所在的位置用于设置显示面板的支撑柱。
进一步，显示基板包括显示区以及位于显示区周边的边框区，多个子像素区域位于显示区，显示基板还包括第二金属层和第三绝缘层，第三绝缘层位于基底与第一金属层之间，第一金属层包括位于边框区的第一引脚，第二金属层包括位于边框区的第二引脚，显示基板还包括位于边框区的第二过孔和第三过孔，第二过孔贯穿第二绝缘层和第一绝缘层而暴露出第一引脚，第三过孔贯穿第二绝缘层、第一绝缘层和第三绝缘层而暴露出第二引脚。
作为本公开实施例的第二个方面，本公开实施例提供一种显示基板的制备方法，显示基板包括阵列排布的多个子像素区域，显示基板的制备方法包括：
在基底上通过图案化工艺形成第一金属层，第一金属层包括多条沿第一方向排布的数据线、薄膜晶体管的第一极和第二极以及承载电极块，各条数据线均沿第二方向延伸，数据线位于相邻的两个子像素区域之间，数据线与薄膜晶体管的第一极连接，承载电极块与薄膜晶体管的第二极连接，第二方向与第一方向相交；
在第一金属层的背离基底的一侧沉积第一绝缘层；
在第一绝缘层的背离基底的一侧通过图案化工艺形成第一导电层，第一导电层与显示基板中的公共电极信号连接；
在第一导电层的背离基底的一侧通过图案化工艺形成第二绝缘层，第二绝缘层开设有贯穿第二绝缘层和第一绝缘层的第一过孔，第一过孔在基底上的正投影与承载电极块在基底上的正投影至少部分交叠；
在第二绝缘层的背离基底的一侧通过图案化工艺形成第二导电层，第二导电层包括多个像素电极，每个子像素区域内设置一个像素电极，像素电极通过第一过孔与薄膜晶体管的第二极连接。
进一步，在基底上通过图案化工艺形成第一金属层，包括：
在基底的朝向第一金属层的一侧通过图案化工艺形成第二金属层，第二金属层包括薄膜晶体管的栅电极以及与栅电极连接的栅线；
在第二金属层的背离基底的一侧沉积第三绝缘层；
在第三绝缘层的背离基底的一侧通过图案化工艺形成第一金属层；
在第一导电层的背离基底的一侧通过图案化工艺形成第二绝缘层，包括：
在第一导电层的背离基底的一侧沉积第二绝缘薄膜；
采用图案化工艺对第二绝缘薄膜进行处理，形成第二绝缘层，第二绝缘层开设有第一过孔，第一过孔的底壁包括第一部分和第二部分，第一部分贯穿第二绝缘层和第一绝缘层并位于承载电极块的背离基底的一侧表面上，第二部分贯穿第二绝缘层、第一绝缘层和第三绝缘层，第二部分在基底上的正投影位于承载电极块在基底上的正投影的范围之外，第二部分在基底上的正投影与栅线或栅电极在基底上的正投影存在交叠区域。
作为本公开实施例的第三个方面，本公开实施例提供一种显示装置，包括本公开任一实施例中的显示基板。
本公开实施例的技术方案，第一导电层可以起到屏蔽的作用，将数据线上的信号屏蔽掉，避免数据线上的信号对像素电极产生串扰。从而，像素电极和数据线在第一方向上不再需要保持的间隔，像素电极在第一方向上的尺寸可以在子像素区域内达到最大值，使得子像素区域的电场范围增大，提升了显示基板的光效和透过率。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1为一种显示基板的平面结构示意图；
图2为图1中的A-A截面示意图；
图3为图1中的B-B截面示意图；
图4a为本公开一实施例中显示基板的平面结构示意图；
图4b为图4a中的M部分的放大示意图；
图5为图4中的A-A截面示意图；
图6为图4中的B-B截面示意图；
图7a为本公开另一实施例中显示基板的平面示意图；
图7b为图7a中的M部分的放大示意图
图8为图7b中的C-C截面示意图；
图9为图4b中的C-C截面示意图；
图10为图4所示显示基板与彩膜基板对盒后的D-D截面示意图；
图11为本公开一实施例显示基板中的边框区的截面示意图。
附图标记说明：
11、基底；121、栅电极；122、栅线；123、第二引脚；13、第三绝缘层；14、有源层；150、像素电极；151、像素电极条；152、第一连接部；153、第二连接部；161、第一极；162、第二极；163、数据线；164、辅助电极线；165、承载电极块；第一支撑块；167、第一引脚；17、第一绝缘层；18、第一导电层；181、公共电极条；19、第二绝缘层；191、第一过孔；192、第二过孔；193、第三过孔；30、彩膜基板；31、黑矩阵；40、支撑柱。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例，不同的实施例在不冲突的情况下可以任意结合。因此，附图和描述被认为本质上是示例性的而非限制性的。
需要说明的是，本文中，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺。
图1为一种显示基板的平面结构示意图，图2为图1中的A-A截面示意图，图3为图1中的B-B截面示意图。如图1和图2所示，显示基板包括显示区域，显示区域设置有阵列排布的多个子像素区域。显示基板包括依次叠层设置在基底11一侧的栅金属层、栅绝缘层13、有源层14、第二导电层、源漏金属层、钝化层17和第一导电层18。第二导电层可以为像素电极层，第一导电层18可以为公共电极层。其中，有源层14和像素电极层均位于栅绝缘层的背离基底11的一侧，源漏金属层位于有源层14和像素电极层的背离基底11的一侧。
图2所示显示基板的制备过程可以包括如下步骤：采用图案化工艺在基底11的一侧形成栅金属层，栅金属层包括薄膜晶体管的栅电极11以及栅线122；在栅金属层的背离基底11的一侧沉积栅绝缘层；在栅绝缘层的背离基底11的一侧采用图案化工艺形成薄膜晶体管的有源层14；在栅绝缘层的背离基底11的一侧采用图案化工艺形成像素电极150，像素电极150位于有源层14之外的位置；在有源层14和像素电极150的背离基底11的一侧采用图案化工艺形成源漏金属层，源漏金属层包括薄膜晶体管的源电极、漏电极和数据线163；在源漏金属层的背离基底11的一侧采用图案化工艺形成钝化层17；在钝化层17的背离基底11的一侧采用图案化工艺形成公共电极层18。通过以上步骤可以看出，图2所示显示基板采用6次掩膜。
图1所示显示基板采用双栅结构，并采用高开口率且高级超维场转换技术(HighAdvance super Dimension Switch，简称HADS)模式。双栅结构中，数据线163连接薄膜晶体管，通过匹配上下的栅线122的不同栅压，打开或关闭上下像素内的薄膜晶体管，实现画面显示。如图1所示，栅金属层还设置有辅助电极线164，辅助电极线164可以与公共电极信号Vcom连接。
如图3所示，数据线163位于相邻的像素电极150之间，由于在显示画面时数据线163上的电压一直在变化，为了防止数据线163上的电压对像素电极150产生串扰拉动，需要将像素电极150与数据线163间隔一定距离。通常，数据线163与像素电极150之间间隔的距离d1大于或等于5μm，这样就会限制子像素区域内像素电极150的横向尺寸，亦即，限制子像素区域内像素电极150在水平方向上的尺寸，如图3所示。
另外，在ADS模式中，在子像素区域内，公共电极包括至少一个公共电极条181。为了产生有效的边缘电场控制液晶分子，公共电极的公共电极条181在基底11上的正投影需要位于对应的像素电极150在基底11上的正投影范围内。像素电极150在水平方向上的尺寸受到限制，这就限制了像素电极150范围内的公共电极的公共电极条181的数量，而公共电极条181的数量与光效正相关，进而造成光效无法提高。
图4a为本公开一实施例中显示基板的平面结构示意图，图4b为图4a中的M部分的放大示意图，图5为图4a中的A-A截面示意图，图6为图4a中的B-B截面示意图。在一种实施方式中，如图4a、图5和图6所示，显示基板可以包括显示区和位于显示区周边的边框区，显示区设置有阵列排布的多个子像素区域，图4a中示出了其中的三个子像素区域。显示基板可以包括基底11、第一金属层、第一绝缘层17、第一导电层18、第二绝缘层19和第二导电层。其中，第一金属层位于基底11的一侧，第一金属层包括多条沿第一方向X排布的数据线163，各条数据线163均沿第二方向Y延伸，数据线163位于相邻的两个子像素区域之间，第二方向与第一方向相交。示例性地，第二方向Y大体与第一方向X相垂直，例如，第二方向Y与第一方向X之间的角度为80°～110°。示例性地，可以将沿第一方向排布的子像素区域叫做行子像素区域，沿第二方向排布的子像素区域叫做列子像素区域。
第一金属层还包括薄膜晶体管的第一极和161第二极162以及承载电极块165。所述数据线163与所述薄膜晶体管的第一极161连接，所述承载电极块165与所述薄膜晶体管的第二极162连接。
如图5所示，第一绝缘层17位于第一金属层的背离基底11的一侧。第一导电层18位于第一绝缘层17的背离基底11的一侧，第一导电层18与显示基板中的公共电极信号连接。第二绝缘层19位于第一导电层18的背离基底11的一侧；第二导电层位于第二绝缘层19的背离基底11的一侧，第二导电层包括多个像素电极150，每个所述子像素区域内设置一个所述像素电极150。所述像素电极150通过第一过孔191与所述薄膜晶体管的第二极162连接，所述第一过孔191贯穿所述第二绝缘层19和所述第一绝缘层17，所述第一过孔191在所述基底11上的正投影与所述承载电极块165在所述基底11上的正投影至少部分交叠。
相关技术中，如图3所示，像素电极150与数据线163位于同一层，为了避免数据线163上的信号对像素电极150产生串扰拉动，像素电极150与数据线163之间间隔的距离需要设置为d1，从而显示了子像素区域内像素电极150的尺寸，进而降低了光效。
本公开实施例的显示基板，数据线163位于第一金属层，像素电极150与数据线163之间设置有第一导电层18，第一导电层18与公共电极信号连接，通过设置这样的结构，第一导电层18可以起到屏蔽的作用，将数据线163上的信号屏蔽掉，避免数据线163上的信号对像素电极150产生串扰。从而，像素电极150在第一方向X上的尺寸不再受到数据线163的限制，也就是说，像素电极150和数据线163在第一方向X上不再需要保持d1的间隔，像素电极150在第一方向X上的尺寸可以在子像素区域内达到最大值，使得子像素区域的电场范围增大，提升了显示基板的光效。
通过将所述第一过孔191在所述基底11上的正投影与所述承载电极块165在所述基底11上的正投影至少部分交叠，可以减小承载电极块165的尺寸，并可以将承载电极块165朝向靠近栅线122的方向设置。承载电极块165的尺寸减小，可以提高透光率，提高光效。
示例性地，基底11的材质可以为玻璃，基底11的材质还可以为柔性材质。在此不对基底11的材质进行限制。
第一导电层18和第二导电层的材质可以为透明导电材料，例如，第一导电层18和第二导电层的材质可以包括氧化铟锡(ITO)、氧化铟锌(IZO)等中的一种。
在一种实施方式中，如图4a所示，所述像素电极150开设有多个间隔排布的狭缝154，至少一个所述狭缝154在所述基底11上的正投影与所述承载电极块165在所述基底11上的正投影存在交叠区域，所述狭缝154在所述基底11上的正投影与所述第一过孔191在所述基底11上的正投影不存在交叠区域。这样可以增大狭缝面积，提升显示基板的透过率。
在一种实施方式中，如图4a～图6所示，第一金属层包括薄膜晶体管的第一极161和第二极162，数据线163与对应的薄膜晶体管的第一极161连接，像素电极150通过第一过孔191与对应的薄膜晶体管的第二极162连接。第一过孔191贯穿第二绝缘层19和第一绝缘层17。像素电极150包括位于子像素区域且间隔排布的多个像素电极条151。示例性地，各像素电极条151均沿第二方向延伸。需要说明的是，像素电极条151的延伸方向并不限于第二方向，像素电极条的延伸方向可以根据需要设置。
示例性地，第一极161可以为薄膜晶体管的源电极和漏电极中的一个，第二极162可以为源电极和漏电极中的另一个。
在HADS模式中，通过光效模拟，申请人发现子像素区域内电极条的数量与光效正相关，电极条数量越多，边缘场分布越均匀，光效表现越好。本公开实施例中，将像素电极150设置为狭缝电极，使得像素电极150的第一方向尺寸在子像素区域内可以实现最大，从而，像素电极150中的像素电极条151的数量可以增多，这样就可以提升显示基板的透光率，提升光效。
示例性地，以2.6吋像素为例，本公开实施例显示基板中，子像素区域内像素电极150中的像素电极条151数量可以增加至3条，相比于图1～图3实施例的显示基板，通过光效模拟，光效提升约8％。
图7a为本公开另一实施例中显示基板的平面示意图，图7b为图7a中的M部分放大示意图，图8为图7b中的C-C截面示意图。在一种实施方式中，如图7a和图8所示，第一金属层还可以包括承载电极块165，承载电极块165与薄膜晶体管的第二极162连接。第一过孔191的底壁在基底11上的正投影位于承载电极块165在基底11上的正投影的范围内。像素电极150通过第一过孔191与承载电极块165搭接连接，第一过孔191的底壁在基底11上的正投影位于像素电极150在基底11上的正投影的范围内。本公开实施例中，采用承载电极块165包裹第一过孔191的底壁，可以避免像素电极150与承载电极块165搭接不良，可以保证像素电极150与承载电极块165的连接性良好。
示例性地，第一过孔的底壁尺寸可以为b，第一过孔的底壁边缘与承载电极块165的边缘之间设置有预设距离a。
膜层间对位波动遵从如下计算公式：
其中，E、F分别代表不同的膜层，E～F表示两个膜层之间的对位波动，E_tol为E膜层工艺参数波动值，F_tol为F膜层工艺参数波动值，E_ol为E膜层相对基准膜层对位波动，F_ol为F膜层相对基准膜层对位波动。当E膜层作为对位基准膜层时，E_ol数值为0。
如图8所示，第一过孔的底壁尺寸b是由工艺参数决定的。预设距离a为第二导电层相对基准膜层的对位波动，设置预设距离a可以保证第一过孔的底壁位于承载电极块165的上表面。
图9为图4b中的C-C截面示意图。在一种实施方式中，如图9所示，第一金属层还可以包括承载电极块165，承载电极块165与薄膜晶体管的第二极162连接。第一过孔在基底11上的正投影与承载电极块165在基底11上的正投影部分交叠，也就是说，第一过孔191的交叠区域之外的部分在基底11上的正投影位于承载电极块165在基底11上的正投影之外，承载电极块165的交叠区域之外的部分在基底11上的正投影有一部分位于第一过孔在基底11上的正投影之外。从而，如图9所示，第一过孔191的底壁可以包括第一部分191a和第二部分191b。第一部分191a在基底11上的正投影位于承载电极块165在基底11上的正投影的范围内，第二部分191b在基底11上的正投影位于承载电极块165在基底11上的正投影的范围之外。像素电极150通过第一过孔191与承载电极块165搭接连接，像素电极150与承载电极块165的搭接部位于第一部分191a所在的范围内。
在图4b和图9所示实施例中，第一部分191a在基底11上的正投影位于承载电极块165在基底11上的正投影的范围内，第二部分191b在基底11上的正投影位于承载电极块165在基底11上的正投影的范围之外。从而，相对于图8所示实施例，图9所示实施例中，在制作第一过孔时，在满足工艺参数的情况下，可以保持第一过孔的底壁尺寸b。由于第二部分191b的尺寸为尺寸b的一部分，从而，第二部分191b的尺寸小于b，这样就可以减小承载电极块165的尺寸，并可以将承载电极块165朝向靠近栅线122的方向设置。承载电极块165的尺寸减小，可以提高透光率，提高光效。
如图9所示，第一部分191a在基底11上的正投影位于承载电极块165在基底11上的正投影的范围内，将像素电极150与承载电极块165的搭接部设置在位于第一部分191a所在的范围，这样可以避免像素电极150与承载电极块165之外的金属发生短接。
如图9所示，所述搭接部在所述基底11上的正投影的尺寸可以为c，c小于b。c的大小可以根据需要设置，只要可以使得像素电极150与承载电极块165的搭接连接即可。
在一种实施方式中，如图9所示，搭接部在基底11上的正投影边界与承载电极块165在基底11上的正投影边界之间设置有预设距离a。预设距离a为第二导电层相对基准膜层的对位波动。通过设置预设距离a，使得在制作像素电极150时，像素电极150与基准膜层之间满足对位波动，防止像素电极150超出承载电极块165与其它金属短接。
示例性地，c可以大于预设距离a，c可以小于预设距离a的三倍，即c<3a。这样设置，既可以满足工艺偏差，并且搭接部面积更大，可以保证像素电极150与承载电极块165的良好电连接。
在一种实施方式中，在第一过孔191在所述基底11上的正投影与所述承载电极块165在所述基底11上的正投影部分交叠的情况下，第一过孔191在所述基底11上的正投影的边界与所述承载电极块165在所述基底11上的正投影边界之间的距离可以根据需要设置。例如，第一过孔191在所述基底11上的正投影的边界与所述承载电极块165在所述基底11上的正投影边界之间的距离可以为a，或者大于a。第一过孔191在所述基底11上的正投影的边界与所述承载电极块165在所述基底11上的正投影边界之间的距离可以是均匀的，也可以是不均匀的。
在一种实施方式中，如图5和图9所示，显示基板还包括第二金属层和第三绝缘层13，第三绝缘层13位于基底11与第一金属层之间，第二金属层位于基底11与第三绝缘层13之间。第二金属层包括薄膜晶体管的栅电极11以及与栅电极11连接的栅线122，第二部分191b在基底11上的正投影与栅线122或栅电极11在基底11上的正投影存在交叠区域。
示例性地，以2.6吋像素为例，如图9所示，当选择第二金属层作为基准膜层时，预设距离a约为2.5μm，搭接部的尺寸c约为3μm，第一过孔的底壁尺寸b不变，图9所示显示基板的开口率约45％，大于图1～图3所示显示基板的42％开口率。
参考膜层间对位波动的计算公式，在制备第二导电层时，如图以第二金属层作为基准膜层，那么第二导电层与基准膜层之间对位波动较大。
在本公开实施例中，可以采用第一金属层作为基准膜层，此时，膜层间对位波动的计算公式中的E_ol数值为0，预设距离a将至最小，对开口率影响最小。以2.6吋像素为例，采用第一金属层(也叫源漏金属层)作为基准膜层，预设距离a(即第二导电层相对第一金属层的对位波动)约为1.8μm，图9所示显示基板的开口率可以提升至约46％，进一步提升了开口率，开口率提升使得光效提升约7％。
在一种实施方式中，如图4a和图5所示，显示基板还包括多条栅线122，栅线122沿第一方向X延伸，栅线122位于相邻两行子像素区域之间。
示例性地，像素电极150还包括第一连接部152和第二连接部153，第一连接部152位于多个像素电极条151的一端并与多个像素电极条151均连接，第二连接部153位于多个像素电极条151的另一端并与多个像素电极条151均连接。第一连接部152通过第一过孔191与对应的薄膜晶体管的第二极162连接。第二连接部153在基底11上的正投影与对应侧的栅线122在基底11上的正投影至少部分交叠，例如，图4a中，第二连接部153位于像素电极条151的下端，那么，第二连接部153在基底11上的正投影与下侧的栅线122在基底11上的正投影至少部分交叠。这样的结构方式，可以增大像素电极条151在子像素区域内的长度，增加子像素区域内边缘电场的长度(在第二方向Y上的尺寸)，提升显示效果。
示例性地，栅线122可以位于第二金属层。
在一种实施方式中，如图4a所示，每相邻两行子像素区域之间设置有两条栅线122。在第一方向X上，每间隔两个子像素区域设置有一条数据线163。第一金属层还包括多条辅助电极线164，各条辅助电极线164均沿第二方向延伸，各辅助电极线164位于相邻两条数据线163之间且位于相邻两个子像素区域之间。
通过设置辅助电极线164，可以使得每相邻两列子像素区域之间均设置金属走线(数据线163或辅助电极线164)，在制备过程中，可以保证刻蚀均一性，提高刻蚀效果。
在一种实施方式中，显示基板包括公共电极信号，辅助电极线164与公共电极信号连接。这样就可以避免辅助电极线164处于浮动状态，提高产品性能。
图4a和图7a实施例中，每相邻两行子像素区域之间设置有两条栅线122，也就是说，显示基板采用双栅结构。需要说明的是，本公开实施例的技术方案，并不限于双栅结构。只要在显示基板的膜层结构上，数据线163与第二导电层之间设置第一导电层18，均属于本公开的保护范围。
图10为图4a所示显示基板与彩膜基板对盒后的D-D截面示意图。本公开实施例的显示基板可以应用于液晶显示装置中，在液晶显示装置中，显示装置还可以包括彩膜基板30，彩膜基板30可以与本公开实施例的显示基板对盒设置。彩膜基板上设置有黑矩阵31，显示基板上的栅线122、数据线163和辅助电极线164均位于黑矩阵31在显示基板的正投影范围内。
在液晶显示装置中，为了保证盒厚，显示基板与彩膜基板30之间需要设置支撑柱40(PS)。
在一种实施方式中，如图4a、图7a和图10所示，第一金属层还包括第一支撑块166，第一支撑块166位于每相邻两行子像素区域之间的两条栅线122之间，所述第一支撑块166在所述第一方向上的尺寸大于所述辅助电极线164在所述第一方向上的尺寸，第一支撑块166所在的位置用于设置显示面板的支撑柱。示例性地，第一支撑块166与辅助电极线164存在交叠，这样就可以很好地限定了第一支撑块166的位置。
这样的结构中，第一支撑块166位于黑矩阵范围内，可以适当增大第一支撑块166的面积，不会降低开口率。相比于将支撑柱设置在薄膜晶体管位置，将支撑柱设置在第一支撑块166上，可以对支撑柱实现更加充裕的支撑，在对位波动情况下可以保证较好的盒厚的均一性，提升显示均一性。
图11为本公开一实施例显示基板中的边框区的截面示意图。显示基板还包括第二金属层和第三绝缘层13，第三绝缘层13位于基底11与第一金属层之间，第二金属层位于基底11与第三绝缘层13之间。第一金属层包括位于边框区的第一引脚167，第二金属层包括位于边框区的第二引脚123，显示基板还包括位于边框区的第二过孔192和第三过孔193，第二过孔192贯穿第二绝缘层19和第一绝缘层17而暴露出第一引脚167，第三过孔193贯穿第二绝缘层19、第一绝缘层17和第三绝缘层13而暴露出第二引脚123。这样的方式，第二过孔192和第三过孔193均在形成第二绝缘层19的过程中形成，不会增加显示基板的掩膜数量。
本公开实施例还提供一种显示基板的制备方法，显示基板包括阵列排布的多个子像素区域，显示基板的制备方法包括：
在基底上通过图案化工艺形成第一金属层，第一金属层包括多条沿第一方向排布的数据线以及薄膜晶体管的第一极和第二极，各条数据线均沿第二方向延伸，数据线位于相邻的两个子像素区域之间，数据线与对应的薄膜晶体管的第一极连接，第二方向与第一方向不平行；
在第一金属层的背离基底的一侧沉积第一绝缘层；
在第一绝缘层的背离基底的一侧通过图案化工艺形成第一导电层；
在第一导电层的背离基底的一侧通过图案化工艺形成第二绝缘层，第二绝缘层开设有贯穿第二绝缘层和第一绝缘层的第一过孔；
在第二绝缘层的背离基底的一侧通过图案化工艺形成第二导电层，第二导电层包括多个像素电极，各像素电极位于对应的子像素区域，像素电极通过第一过孔与对应的薄膜晶体管的第二极连接。
在一种实施方式中，在基底上通过图案化工艺形成第一金属层，包括：在基底的朝向第一金属层的一侧通过图案化工艺形成第二金属层，第二金属层包括薄膜晶体管的栅电极以及与栅电极连接的栅线；在第二金属层的背离基底的一侧沉积第三绝缘层；在第三绝缘层的背离基底的一侧通过图案化工艺形成第一金属层，第一金属层还包括承载电极块，承载电极块与薄膜晶体管的第二极连接。
在一种实施方式中，在第一导电层的背离基底的一侧通过图案化工艺形成第二绝缘层，包括：在第一导电层的背离基底的一侧沉积第二绝缘薄膜；采用图案化工艺对第二绝缘薄膜进行处理，形成第二绝缘层，第二绝缘层开设有第一过孔，第一过孔的底壁包括第一部分和第二部分，第一部分贯穿第二绝缘层和第一绝缘层并位于承载电极块的背离基底的一侧表面上，第二部分贯穿第二绝缘层、第一绝缘层和第三绝缘层，第二部分在基底上的正投影位于承载电极块在基底上的正投影的范围之外，第二部分在基底上的正投影与栅线或栅电极在基底上的正投影存在交叠区域。
下面以图4a、图5和图9所示实施例详细说明显示基板的制备过程。可以理解的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
第一次图案化工艺：
参考图4a和图5，在基底11的一侧通过图案化工艺形成第二金属层，第二金属层包括薄膜晶体管的栅电极11以及与栅电极11连接的栅线122；在第二金属层的背离基底11的一侧沉积第三绝缘层13。
第二次图案化工艺：
参考图4a和图5，在第三绝缘层13的背离基底11的一侧通过图案化工艺形成有源层14。
第三次图案化工艺：
参考图4a和图5，在有源层14的背离基底11的一侧通过图案化工艺形成第一金属层；在第一金属层的背离基底11的一侧沉积第一绝缘层17。第一金属层包括多条沿第一方向排布的数据线163以及薄膜晶体管的第一极161和第二极162，各条数据线163均沿第二方向延伸，数据线163位于相邻的两个子像素区域之间，数据线163与对应的薄膜晶体管的第一极161连接，第二方向与第一方向不平行。第一金属层还包括承载电极块165，承载电极块165与薄膜晶体管的第二极162连接。
第四次图案化工艺：
参考图4a和图5，在第一绝缘层17的背离基底11的一侧通过图案化工艺形成第一导电层18。
第五次图案化工艺：
参考图4a和图9，在第一导电层18的背离基底11的一侧通过图案化工艺形成第二绝缘层19。该步骤可以包括：在第一导电层18的背离基底11的一侧沉积第二绝缘薄膜；采用图案化工艺对第二绝缘薄膜进行处理，形成第二绝缘层19。第二绝缘层19开设有第一过孔，第一过孔的底壁包括第一部分和第二部分，第一部分贯穿第二绝缘层19和第一绝缘层17并位于承载电极块165的背离基底11的一侧表面上，第二部分贯穿第二绝缘层19、第一绝缘层17和第三绝缘层13，第二部分在基底11上的正投影位于承载电极块165在基底11上的正投影的范围之外，第二部分在基底11上的正投影与栅线122或栅电极11在基底11上的正投影存在交叠区域。
第六次图案化工艺：
参考图4a和图5，在第二绝缘层19的背离基底11的一侧通过图案化工艺形成第二导电层，第二导电层包括多个像素电极150，各像素电极150位于对应的子像素区域，像素电极150通过第一过孔与对应的薄膜晶体管的第二极162连接。
从本公开实施例显示基板的制备过程可以看出，本公开实施例的显示基板相对于图1～图3所示的显示基板，图案化工艺的次数没有增加，亦即掩膜数量没有增加，本公开实施例显示基板和图1～图3所示显示基板均采用6次掩膜。相比于图1～图3所示显示基板，本公开实施例显示基板透过率和光效均提升。
在示例性实施例中，第一绝缘层、第二绝缘层、第三绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层可以称为钝化层(PVX)，第二绝缘层可以称为层间绝缘(ILD)层，第三绝缘层可以称为栅绝缘(GI)层。第一金属层和第二金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (14)
1.一种显示基板，其特征在于，所述显示基板包括阵列排布的多个子像素区域，所述显示基板包括：
基底；
第一金属层，位于所述基底的一侧，所述第一金属层包括多条沿第一方向排布的数据线、薄膜晶体管的第一极和第二极以及承载电极块，各条所述数据线均沿第二方向延伸，所述数据线位于相邻的两个所述子像素区域之间，所述数据线与所述薄膜晶体管的第一极连接，所述承载电极块与所述薄膜晶体管的第二极连接，所述第二方向与所述第一方向相交；
第一绝缘层，位于所述第一金属层背离所述基底的一侧；
第一导电层，位于所述第一绝缘层的背离所述基底的一侧，所述第一导电层与所述显示基板中的公共电极信号连接；
第二绝缘层，位于所述第一导电层的背离所述基底的一侧；
第二导电层，位于所述第二绝缘层的背离所述基底的一侧，所述第二导电层包括多个像素电极，每个所述子像素区域内设置一个所述像素电极，所述像素电极通过第一过孔与所述薄膜晶体管的第二极连接，所述第一过孔贯穿所述第二绝缘层和所述第一绝缘层，所述第一过孔在所述基底上的正投影与所述承载电极块在所述基底上的正投影至少部分交叠；
所述第一过孔的底壁包括第一部分和第二部分，所述第一部分在所述基底上的正投影位于所述承载电极块在所述基底上的正投影的范围内，所述第二部分在所述基底上的正投影位于所述承载电极块在所述基底上的正投影的范围之外，所述像素电极通过所述第一过孔与所述承载电极块搭接连接，所述像素电极与所述承载电极块的搭接部位于所述第一部分所在的范围内。
2.根据权利要求1所述的显示基板，其特征在于，所述搭接部在所述基底上的正投影边界与所述承载电极块在所述基底上的正投影边界之间设置有预设距离。
3.根据权利要求2所述的显示基板，其特征在于，所述搭接部在所述基底上的正投影的尺寸大于所述预设距离，且所述搭接部在所述基底上的正投影的尺寸小于所述预设距离的3倍。
4.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括第二金属层和第三绝缘层，所述第三绝缘层位于所述基底与所述第一金属层之间，所述第二金属层位于所述基底与所述第三绝缘层之间，所述第二金属层包括所述薄膜晶体管的栅电极以及与所述栅电极连接的栅线，所述第二部分在所述基底上的正投影与所述栅线或所述栅电极在所述基底上的正投影存在交叠区域。
5.根据权利要求1所述的显示基板，其特征在于，所述第一过孔的底壁在所述基底上的正投影位于所述承载电极块在所述基底上的正投影的范围内，所述像素电极通过所述第一过孔与所述承载电极块搭接连接，所述第一过孔的底壁在所述基底上的正投影位于所述像素电极在所述基底上的正投影的范围内。
6.根据权利要求1所述的显示基板，其特征在于，所述像素电极开设有多个间隔排布的狭缝，至少一个所述狭缝在所述基底上的正投影与所述承载电极块在所述基底上的正投影存在交叠区域，所述狭缝在所述基底上的正投影与所述第一过孔在所述基底上的正投影不存在交叠区域。
7.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括多条栅线，所述栅线沿所述第一方向延伸，所述栅线位于相邻两行子像素区域之间，所述像素电极包括位于所述子像素区域且间隔排布的多个像素电极条，所述像素电极还包括第一连接部和第二连接部，所述第一连接部位于所述多个像素电极条的一端并与所述多个像素电极条均连接，所述第二连接部位于所述多个像素电极条的另一端并与所述多个像素电极条均连接，所述第一连接部通过第一过孔与对应的薄膜晶体管的第二极连接，所述第二连接部在所述基底上的正投影与对应侧的所述栅线在所述基底上的正投影至少部分交叠。
8.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括多条栅线，所述栅线沿所述第一方向延伸，所述栅线位于相邻两行子像素区域之间，每相邻两行子像素区域之间设置有两条所述栅线，在所述第一方向上，每间隔两个所述子像素区域设置有一条所述数据线，所述第一金属层还包括多条辅助电极线，各条所述辅助电极线均沿第二方向延伸，各所述辅助电极线位于相邻两条所述数据线之间且位于相邻两个所述子像素区域之间。
9.根据权利要求8所述的显示基板，其特征在于，所述显示基板包括公共电极信号，所述辅助电极线与所述公共电极信号连接。
10.根据权利要求8所述的显示基板，其特征在于，所述第一金属层还包括第一支撑块，所述第一支撑块位于每相邻两行子像素区域之间的两条所述栅线之间，所述第一支撑块在所述第一方向上的尺寸大于所述辅助电极线在所述第一方向上的尺寸，所述第一支撑块所在的位置用于设置显示面板的支撑柱。
11.根据权利要求1所述的显示基板，其特征在于，所述显示基板包括显示区以及位于所述显示区周边的边框区，所述多个子像素区域位于所述显示区，所述显示基板还包括第二金属层和第三绝缘层，所述第三绝缘层位于所述基底与所述第一金属层之间，所述第一金属层包括位于所述边框区的第一引脚，所述第二金属层包括位于所述边框区的第二引脚，所述显示基板还包括位于所述边框区的第二过孔和第三过孔，所述第二过孔贯穿所述第二绝缘层和所述第一绝缘层而暴露出所述第一引脚，所述第三过孔贯穿所述第二绝缘层、第一绝缘层和所述第三绝缘层而暴露出所述第二引脚。
12.一种显示基板的制备方法，其特征在于，所述显示基板包括阵列排布的多个子像素区域，所述显示基板的制备方法包括：
在基底上通过图案化工艺形成第一金属层，所述第一金属层包括多条沿第一方向排布的数据线、薄膜晶体管的第一极和第二极以及承载电极块，各条所述数据线均沿第二方向延伸，所述数据线位于相邻的两个所述子像素区域之间，所述数据线与所述薄膜晶体管的第一极连接，所述承载电极块与所述薄膜晶体管的第二极连接，所述第二方向与所述第一方向相交；
在所述第一金属层的背离所述基底的一侧沉积第一绝缘层；
在所述第一绝缘层的背离所述基底的一侧通过图案化工艺形成第一导电层，所述第一导电层与所述显示基板中的公共电极信号连接；
在所述第一导电层的背离所述基底的一侧通过图案化工艺形成第二绝缘层，所述第二绝缘层开设有贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔在所述基底上的正投影与所述承载电极块在所述基底上的正投影至少部分交叠；
在所述第二绝缘层的背离所述基底的一侧通过图案化工艺形成第二导电层，所述第二导电层包括多个像素电极，每个所述子像素区域内设置一个所述像素电极，所述像素电极通过所述第一过孔与所述薄膜晶体管的第二极连接。
13.根据权利要求12所述的方法，其特征在于，在基底上通过图案化工艺形成第一金属层，包括：
在所述基底的朝向所述第一金属层的一侧通过图案化工艺形成第二金属层，所述第二金属层包括所述薄膜晶体管的栅电极以及与所述栅电极连接的栅线；
在所述第二金属层的背离所述基底的一侧沉积第三绝缘层；
在所述第三绝缘层的背离所述基底的一侧通过所述图案化工艺形成所述第一金属层；
在所述第一导电层的背离所述基底的一侧通过图案化工艺形成第二绝缘层，包括：
在所述第一导电层的背离所述基底的一侧沉积第二绝缘薄膜；
采用所述图案化工艺对所述第二绝缘薄膜进行处理，形成所述第二绝缘层，所述第二绝缘层开设有所述第一过孔，所述第一过孔的底壁包括第一部分和第二部分，所述第一部分贯穿所述第二绝缘层和所述第一绝缘层并位于所述承载电极块的背离所述基底的一侧表面上，所述第二部分贯穿所述第二绝缘层、所述第一绝缘层和所述第三绝缘层，所述第二部分在所述基底上的正投影位于所述承载电极块在所述基底上的正投影的范围之外，所述第二部分在所述基底上的正投影与所述栅线或所述栅电极在所述基底上的正投影存在交叠区域。
14.一种显示装置，其特征在于，包括权利要求1-11中任一项所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210594615.6A CN114779547B (zh) | 2022-05-27 | 2022-05-27 | 一种显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210594615.6A CN114779547B (zh) | 2022-05-27 | 2022-05-27 | 一种显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114779547A CN114779547A (zh) | 2022-07-22 |
| CN114779547B true CN114779547B (zh) | 2023-11-03 |
Family
ID=82408716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210594615.6A Active CN114779547B (zh) | 2022-05-27 | 2022-05-27 | 一种显示基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114779547B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112925142A (zh) * | 2021-03-16 | 2021-06-08 | 京东方科技集团股份有限公司 | 一种基板和显示装置 |
| CN114280868A (zh) * | 2022-01-04 | 2022-04-05 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
| CN114488638A (zh) * | 2022-03-01 | 2022-05-13 | 福建华佳彩有限公司 | 一种可避免有源层开孔过刻的阵列基板及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020258242A1 (zh) * | 2019-06-28 | 2020-12-30 | 京东方科技集团股份有限公司 | 显示基板及液晶面板 |
-
2022
- 2022-05-27 CN CN202210594615.6A patent/CN114779547B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112925142A (zh) * | 2021-03-16 | 2021-06-08 | 京东方科技集团股份有限公司 | 一种基板和显示装置 |
| CN114280868A (zh) * | 2022-01-04 | 2022-04-05 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
| CN114488638A (zh) * | 2022-03-01 | 2022-05-13 | 福建华佳彩有限公司 | 一种可避免有源层开孔过刻的阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114779547A (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8218117B2 (en) | Liquid crystal display and method of manufacturing the same | |
| US7436474B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| KR102007833B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| US8592237B2 (en) | Method of manufacturing a thin film transistor including forming bus line patterns in a substrate and filling with metal | |
| KR101321218B1 (ko) | Ｔｆｔ 기판 및 그 제조방법 | |
| EP2518558B1 (en) | Liquid crystal display and array substrate | |
| EP3187929B1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
| KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US9837444B2 (en) | Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| KR20110139829A (ko) | 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US10910411B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| WO2015149464A1 (zh) | 一种阵列基板及其制造方法、液晶显示屏 | |
| US20140078436A1 (en) | Pixel structure for liquid crystal display, array substrate and liquid crystal display | |
| CN114779547B (zh) | 一种显示基板及其制备方法、显示装置 | |
| KR102042530B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US20220334430A1 (en) | Display panel and display device | |
| US8488093B2 (en) | Array substrate for liquid crystal display and manufacturing method thereof | |
| KR20150062741A (ko) | 프린지필드 스위칭모드 어레이기판 및 그 제조방법 | |
| CN113126357B (zh) | 显示面板、显示装置及其制造方法 | |
| KR20110067369A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| CN116224666A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| KR20130034247A (ko) | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR102113603B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |