CN114759647A - 一种飞电容预充电电路 - Google Patents

Abstract

本发明属于集成电路领域与开关电源技术领域，具体的说是一种飞电容预充电电路。本发明解决给DC‑DC混合变换器拓扑的飞电容预充电问题，并能判断飞电容电压是否被充至希望值，并在被充至目标值后输出标志信号，停止对飞电容的充电，节省功耗。判断充电完成的电路也可构成一个迟滞比较器结构，避免飞电容电压的变化导致的信号误翻转，提高抗噪性。公开的电路适用于混合变换器拓扑中。

Description

一种飞电容预充电电路

技术领域

本发明属于集成电路领域与开关电源技术领域，具体的说是一种飞电容预充电电路。

背景技术

随着科技的不断进步与发展，便携式电子设备已广泛普及，典型的可穿戴式设备或便携式设备使用了锂离子电池。电源管理***通过基本电压转换模块转换电池电压为多个稳定电压为便携式设备的显示模块、接口电路、模拟电路以及数字电路供电。作为基本电压转换模块的一种，电感型DC-DC变换器因其转换效率高、支持升降压和支持输出大功率等特性而得以广泛应用。典型的电感型DC-DC变换器包括BUCK变换器和BOOST变换器。受限于拓扑，这两种传统的电感型DC-DC变换器在实际应用时具有如下缺点：变比受限、输出电压纹波大和DCR损耗高，调整变换器控制模式并不能很好的解决上述问题，所以研究新的变换器拓扑成为了解决问题的关键。近年来，学者们研究出同时结合了开关电容变换器和电感型DC-DC变换器特点的混合变换器拓扑，该类拓扑同时采用电感和电容进行能量转换。电容作为“飞电容”存在于拓扑中，改变了占空比与变比之间的关系，可以在同样占空比下实现更高变比；飞电容还能提供除电感通路外的能量传输通路，从而降低电感平均电流、DCR损耗和输出电压纹波。

虽然飞电容的加入能带来诸多改善，但变换器拓扑也因此变得更加复杂：传统BUCK和BOOST变换器的启动仅需要完成对为变换器服务的子模块的启动；而在混合变换器中，因为飞电容电压降的存在，故额外需要对飞电容完成充电，且飞电容上所需电压降通常因混合拓扑的不同而不同，飞电容电压降的不足往往会使得混合变换器的实际工作效果与理论分析有差异。因而设计一个为飞电容进行预充电和判断完成充电的电路，对于应用混合变换器并且获得其带来的巨大性能改善是很必要的。

发明内容

本发明的目的，在于提出一种给混合变换器拓扑的飞电容预充电和判断充电完成的电路，可以为混合变换器在启动前完成对飞电容的充电，并且对充电完成与否进行判断，最后输出标志信号，并且在输出标志信号后停止对飞电容的充电，节省功耗。

本发明的技术方案是：

一种飞电容预充电电路，包括预充电模块和判断充电完成模块；

所述预充电模块包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一电容C_FLY和第二电容C_m1、电阻R和第一电流偏置I_BIAS1；所述判断充电完成模块包括第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二十一PMOS管MP21、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、第二十NMOS管MN20、第二十一NMOS管MN21、第二十二NMOS管MN22、第二十三NMOS管MN23、第一二极管D1、第二二极管D2、稳压二极管D3、第三电容C_m2、误差放大器EA、施密特反相器SMIT、第一反相器INV1和第二反相器INV2、第二电流偏置I_BIAS2；其中MP7～MP8、MP12～MP16为LDMOS管，其余PMOS管为普通MOS管，MN7、MN8为LDMOS管，其余NMOS管为普通NMOS管；

具体的，第一PMOS管MP1的漏极接第二PMOS管MP2的漏极和栅极、第一电流偏置I_BIAS1的一端和第三PMOS管MP3的栅极，第一PMOS管MP1的栅极接施密特触发器SMIT的输出信号SMIT_OUT，第一PMOS管MP1的源极接内部电源INTVCC；

第二PMOS管MP2的源极接内部电源INTVCC；

第三PMOS管MP3的漏极接第一NMOS管MN1的漏极和栅极，以及第二NMOS管MN2的栅极，其源极接内部电源INTVCC；

第四PMOS管MP4的漏极和栅极短接，并接入第二NMOS管MN2的漏极以及第五和第六PMOS管MP5和MP6的栅极，其源极接内部电源INTVCC；

第五PMOS管MP5的漏极接第九和第十PMOS管MP9和MP10的源极，其源极接内部电源INTVCC；

第六PMOS管MP6的漏极接第五和第六NMOS管MN5和MN6的漏极、第二电容C_m1的一端和第七NMOS管MN7的栅极，其源极接内部电源INTVCC；

第七PMOS管MP7的漏极和栅极短接，并接入第七NMOS管MN7的漏极和第八PMOS管MP8的栅极，其源极接混合变换器的输入电压SVIN；

第八PMOS管MP8的漏极接第十一PMOS管MP11的源极，其源极接混合变换器的输入电压SVIN；

第九PMOS管MP9的漏极接第三NMOS管MN3的漏极和栅极，以及第四NMOS管MN4的栅极，其栅极接第七NMOS管MN7的源极和电阻R的一端；

第十PMOS管MP10的漏极接第四NMOS管MN4的漏极、第五NMOS管MN5的栅极和第二电容C_m1的另一端，栅极接参考电压V_REF；

第十一PMOS管MP11的漏极接第一电容C_FLY的上极板V_CFLY，其栅极接第一反相器INV1的输出EN；

第一至第六NMOS管MN1～MN6的源极均接地GND，第六NMOS管MN6的栅极接第一反相器INV1的输出EN；

第一电流偏置I_BIAS1、电阻R和第一电容C_FLY的另一端均接地；

第十二PMOS管MP12的漏极与栅极短接，并接第十一NMOS管MN11的漏极和第十三PMOS管MP13的栅极，其源极接混合变换器的输入电压SVIN；

第十三PMOS管MP13的漏极与第八NMOS管MN8的漏极和栅极相接，并接入到第九NMOS管MN9和第十NMOS管MN10的栅极，其源极接混合变换器的输入电压SVIN；

第十四PMOS管MP14的漏极与栅极短接，并接入第十五PMOS管MP15的栅极、第十二NMOS管的漏极和第三电容C_m2的一端，其源极接第九NMOS管MN9的源极；

第十五PMOS管MP15的漏极接第二十二NMOS管MN22的漏极和栅极以及第二十三NMOS管MN23的栅极，其源极接第十NMOS管MN10的源极；

第十六PMOS管MP16的漏极接第十一NMOS管MN11的源极和第十七NMOS管MN17的漏极，其栅极和源极均接内部电源INTVCC；

第十七PMOS管MP17的漏极接第十八PMOS管MP18的栅极和漏极，以及第十九PMOS管MP19的栅极，其栅极接施密特反相器SMIT的输出信号SMIT_OUT，源极接内部电源INTVCC；

第十八PMOS管MP18的源极接内部电源INTVCC；

第十九PMOS管MP19的漏极接第二十NMOS管MN20的漏极和栅极，以及第二十一NMOS管MN21的栅极，其源极接内部电源INTVCC；

第二十PMOS管MP20的漏极接第二十一NMOS管MN21的漏极，栅极接第二十一PMOS管MP21的栅极和漏极，以及第二十三NMOS管的漏极，其源极接内部电源INTVCC；

第二十一PMOS管MP21的源极接内部电源INTVCC；

具体的，第八NMOS管MN8的源极接第一二极管D1的阳极和误差放大器EA的正相输入端；

第九NMOS管MN9的漏极接第一二极管D1的阴极；

第十NMOS管MN10的漏极接第二二极管D2的阴极；

第十一NMOS管MN11和第十二NMOS管MN12的栅极接内部电源INTVCC，第十二NMOS管MN12的源极接第十三NMOS管MN13的漏极；

第十三NMOS管MN13的栅极接误差放大器EA的输出、第三电容C_m2的另一端和稳压管D3的阴极，源极接地GND；

第十四NMOS管MN14的漏极接第十八PMOS管MP18的漏极和第十八NMOS管MN18的漏极，其栅极接施密特反相器SMIT的输出SMIT_OUT和第一反相器INV1的输入，其源极接第十九NMOS管MN19的漏极；

第十五NMOS管MN15的漏极接偏置电流I_BIAS2的一端，以及第十六NMOS管MN16的漏极和栅极，其栅极接第一反相器INV1的输出EN和第二反相器INV2的输入，其源极接地GND；

第十六NMOS管MN16的源极接地GND；

第十七、十八和十九NMOS管MN17、MN18和MN19的栅极均接第十六NMOS管MN16的栅极，源极均接地GND；

第二十、二十一、二十二和二十三NMOS管MN20、MN21、MN22和MN23的源极均接地GND；

第二二极管D2的阳极接前述第一电容C_FLY的上极板V_CFLY；稳压管D3的阳极接地GND；误差放大器EA的反相输入端接参考电压V_{CFLY_targeted}；施密特反相器SMIT的输入接第二十PMOS管MP20的漏极；第二电流偏置I_BIAS2的另一端接内部电源INTVCC。

本发明的有益效果为，为混合变换器拓扑的飞电容进行预充电，并进行电压比较判断，当飞电容电压被充至目标值时，判断充电完成模块输出标志信号，停止对飞电容的预充电，节省功耗。该标志信号还可作为混合变换器启动的标志信号之一。

附图说明

图1为本发明提出的整体电路的示意图。

图2为本发明提出预充电模块。

图3为本发明提出的判断充电完成模块。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方法。

附图2为本发明提出预充电模块，包括11个PMOS管MP1～MP11、7个NMOS管MN1～MN7、一个电容C_m1、一个电阻R和一个电流偏置I_BIAS1。其中MP7～MP8为LDMOS管，其余PMOS管为普通MOS管，MN7为LDMOS管，其余NMOS管为普通NMOS管。

当需要对第一电容C_FLY进行预充电时，可复用混合变换器拓扑中的功率管以构成第一电容C_FLY到地GND的电流通路，或者为第一电容C_FLY的预充电设计一个专门的到地GND的电流通路。因第一电容并未完成预充电，此时第一电容C_FLY上极板电压小于希望充至的电压值V_{CFLY_targeted}，故判断充电完成模块的输出信号SMIT_OUT和EN的电压值几乎分别为INTVCC和0，则预充电模块中第一PMOS管MP1和第六NMOS管MN6关断，第十一PMOS管MP11导通。此时第二PMOS管MP2流经电流I_BIAS1，并与第三PMOS管MP3构成电流镜，第一NMOS管MN1和第二NMOS管MN2构成电流镜，第四PMOS管MP4与第五PMOS管MP5和第六PMOS管MP6构成电流镜。第五PMOS管MP5流经的电流为第九PMOS管MP9、第十PMOS管MP10、第三NMOS管MN3和第四NMOS管MN4提供电流偏置，第六PMOS管MP6为第五NMOS管MN5提供电流偏置。第九PMOS管MP9、第十PMOS管MP10、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和第七NMOS管MN7构成单位增益负反馈放大器的主体部分，电容C_m1用于补偿频率响应，使该结构稳定。该结构的作用是使电阻R的一端电压V_R等于第十PMOS管MP10的栅极电压V_REF，即

V_R＝V_REF

这样电阻R流经的电流I_R为

接着再通过第七PMOS管MP7与第八PMOS管MP8构成的比例为1：k的电流镜，得到对第一电容C_FLY充电的电流I_CHA

由前述第十一PMOS管MP11导通，所以I_CHA对第一电容充电。

附图3为本发明提出判断充电完成模块，包括10个PMOS管MP12～MP21、16个NMOS管MN8～MN23、2个二极管D1和D2、1个稳压二极管D3、1个电容C_m2、1个误差放大器EA、1个施密特反相器SMIT、2个反相器INV1和INV2，以及一个电流偏置I_BIAS2。其中MP12～MP16为LDMOS，MP17～MP21为普通MOS管；MN9～MN12为LDMOS，MN8、MN13～MN23为普通MOS管。

当第一电容C_FLY上极板电压小于希望充至的电压值V_{CFLY_targeted}时，该模块的输出信号CF_OK电压值几乎为INTVCC，此时施密特反相器SMIT的输出信号SMIT_OUT电压值几乎为INTVCC，第一反相器INV1的输出信号EN电压值几乎为0，故第十五NMOS管MN15和第十七PMOS管MP17关断，第十八NMOS管MN18导通。第十六至第十九NMOS管MN16～MN19以及第十二PMOS管MP12和第十三PMOS管MP13构成电流镜，电流镜像比例为

I_MN16:I_MN17:I_MP13:I_MN18:I_MN19＝1:k₁:k₁:k₂:k₃

其中k1、k2和k3满足

k₁＝k₂+k₃

第十一NMOS管MN11和第十二NMOS管MN12均为LDMOS，利用LDMOS的耐压特性完成从混合变换器输入SVIN电压域到混合变换器芯片内部INTVCC电压域的转换。误差放大器EA、第十三NMOS管MN13、第十二NMOS管MN12、第十四PMOS管MP14、第九NMOS管MN9和第一二极管D1构成了单位增益负反馈放大器的主体部分，其作用为使第一二极管D1的阳极电压等于误差放大器EA的正相输入电压V_{CFLY_targeted}，第三电容C_m2用于补偿频率响应，使该结构稳定。稳压管D3用于避免第十三NMOS管MN13的栅源电容击穿。第十六PMOS管MP16用于防止第十一NMOS管MN11栅源电容击穿。二极管连接的第八NMOS管MN8使得第九NMOS管MN9和第十NMOS管MN10的栅极电压V_G,MN8等于第一二极管D1的阳极电压加第八NMOS管MN8的栅源电压V_GS,MN8，即

V_G,MN9＝V_{CFLY_targeted}+V_GS,MN8

而第九NMOS管MN9的漏极电压等于第一二极管D1的阳极电压减第一二极管D1的导通压降V_D1，即

V_D,MN9＝V_{CFLY_targeted}-V_D1

此时第九NMOS管MN9的漏源极电压V_DS,MN9与其过驱动电压V_ov,MN9可写为

故上述两者的大小关系为

V_DS,MN9<V_ov,MN9

所以第九NMOS管MN9工作在线性区。同理可判断第十NMOS管MN10在第二二极管D2阳极电压V_CFLY升高至V_{CFLY_targeted}之前，均工作在线性区，因而随着第二二极管D2阳极电压V_CFLY的升高，第十五PMOS管MP15的源极电压也会随着升高。使用第九NMOS管MN9和第十NMOS管MN10的原因是，在第一电容C_FLY充电完毕且混合变换器正常工作后，接入第二二极管D2阳极的第一电容C_FLY上极板的电压值可能会超过第一电容C_FLY充电完毕后相对地GND的电压值V_{CFLY_targeted}，若直接将第二二极管D2阴极接第十五PMOS管MP15的源极可能会击穿第十五PMOS管MP15的栅源电容，而第十NMOS管MN10作为LDMOS可以很好的起到耐压作用，保护第十五PMOS管MP15的栅源电容。

由于第一二极管D1的阳极电压等于V_{CFLY_targeted}，且第十三PMOS管MP13流经的电流I_MP13为

I_MP13＝k₁I_MN16

同时第十八和第十九PMOS管MP18和MP19，以及第二十和第二十一NMOS管MN20和MN21构成电流镜比例均为1：1，故第二十一NMOS管MN21流经的饱和电流I_MN21,sat为

I_MN21,sat＝(k₂+k₃)I_MN16

由前述k1、k2和k3满足

k₁＝k₂+k₃

则第二十一NMOS管MN21流经的饱和电流I_MN21,sat又可写为

I_MN21,sat＝I_MP13

再由第九和第十NMOS管MN9和MN10，第十四和第十五PMOS管MP14和MP15构成的对称结构，以及第二十二和第二十三NMOS管MN22和MN23，以及第二十和第二十一PMOS管MP20和MP21构成的比例为1：1的电流镜，可知第二十PMOS管MP20的饱和电流I_MN20,sat为

I_MP20,sat＝I_MN10

最后，结合上述阐述可知：

当第二二极管D2的阳极电压V_CFLY小于第一二极管D1的阳极电压V_{CFLY_targeted}时，即第一电容C_FLY的电压值还未被充至希望值时，流经第十NMOS管MN10的电流I_MN10小于第九NMOS管MN9的电流I_MN9，则第二十PMOS管MP20的饱和电流I_MN20,sat小于第二十一NMOS管MN21流经的饱和电流I_MN21,sat，故施密特反相器SMIT的输入电压值几乎为0，因此其输出信号SMIT_OUT电压值几乎为INTVCC，第一反相器INV1的输出信号EN电压值几乎为0，第二反相器INV2的输出信号CF_OK电压值几乎为INTVCC；

当第二二极管D2的阳极电压V_CFLY大于或等于第一二极管D1的阳极电压V_{CFLY_targeted}时，即第一电容C_FLY的电压值已经被充至希望值时，流经第十NMOS管MN10的电流I_MN10大于或等于第九NMOS管MN9的电流I_MN9，则第二十PMOS管MP20的饱和电流I_MN20,sat大于或等于第二十一NMOS管MN21流经的饱和电流I_MN21,sat，故施密特反相器SMIT的输入电压值几乎为INTVCC，因此其输出信号SMIT_OUT电压值几乎为0，第一反相器INV1的输出信号EN电压值几乎为INTVCC，第二反相器INV2的输出信号CF_OK电压值几乎为0，故第十五NMOS管MN15和第十七PMOS管MP17导通，第十四NMOS管MN14关断，第十八和第十九PMOS管MP18和MP19关断，第二十和第二十一NMOS管MN20和MN21也关断，则此时施密特反相器SMIT的输入电压值保持为INTVCC，其输出信号SMIT_OUT电压值保持为0，第一反相器INV1的输出信号EN电压值保持为INTVCC，第二反相器INV2的输出信号CF_OK电压值保持为0，判断充电完成模块处于关闭状态。

本发明，在第二二极管D2的阳极电压V_CFLY大于或等于第一二极管D1的阳极电压V_{CFLY_targeted}时，也提供另一种不关闭判断充电完成模块的工作方法，即：删去第十五NMOS管MN15和第十七PMOS管MP17，在施密特反相器SMIT的输出信号SMIT_OUT电压值几乎为0和第一反相器INV1的输出信号EN电压值几乎为INTVCC后，第十四NMOS管MN14被关断，此时根据电流镜镜像关系，可得第二十一NMOS管MN21流经的饱和电流I_MN21,sat为

I_MN21,sat＝k₂I_MN16

在该工作方法下，只有当第二二极管D2的阳极电压V_CFLY降低至小于第一二极管D1的阳极电压V_{CFLY_targeted}，使得第二十PMOS管MP20流经的饱和电流小于第二十一NMOS管MN21流经的饱和电流时，施密特反相器SMIT的输出信号SMIT_OUT才会翻转，即构成了迟滞比较器结构，可防止第一电容C_FLY电压变化导致的误翻转，提高抗噪性。

Claims (1)

1.一种飞电容预充电电路，其特征在于，包括预充电模块和判断充电完成模块；

所述预充电模块包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一电容C_FLY和第二电容C_m1、电阻R和第一电流偏置I_BIAS1；所述判断充电完成模块包括第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二十一PMOS管MP21、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、第二十NMOS管MN20、第二十一NMOS管MN21、第二十二NMOS管MN22、第二十三NMOS管MN23、第一二极管D1、第二二极管D2、稳压二极管D3、第三电容C_m2、误差放大器EA、施密特反相器SMIT、第一反相器INV1和第二反相器INV2、第二电流偏置I_BIAS2；其中MP7～MP8、MP12～MP16为LDMOS管，其余PMOS管为普通MOS管，MN7、MN8为LDMOS管，其余NMOS管为普通NMOS管；

具体的，第一PMOS管MP1的漏极接第二PMOS管MP2的漏极和栅极、第一电流偏置I_BIAS1的一端和第三PMOS管MP3的栅极，第一PMOS管MP1的栅极接施密特触发器SMIT的输出信号SMIT_OUT，第一PMOS管MP1的源极接内部电源INTVCC；

第二PMOS管MP2的源极接内部电源INTVCC；

第三PMOS管MP3的漏极接第一NMOS管MN1的漏极和栅极，以及第二NMOS管MN2的栅极，其源极接内部电源INTVCC；

第四PMOS管MP4的漏极和栅极短接，并接入第二NMOS管MN2的漏极以及第五和第六PMOS管MP5和MP6的栅极，其源极接内部电源INTVCC；

第五PMOS管MP5的漏极接第九和第十PMOS管MP9和MP10的源极，其源极接内部电源INTVCC；

第六PMOS管MP6的漏极接第五和第六NMOS管MN5和MN6的漏极、第二电容C_m1的一端和第七NMOS管MN7的栅极，其源极接内部电源INTVCC；

第七PMOS管MP7的漏极和栅极短接，并接入第七NMOS管MN7的漏极和第八PMOS管MP8的栅极，其源极接输入电压SVIN；

第八PMOS管MP8的漏极接第十一PMOS管MP11的源极，其源极接输入电压SVIN；

第九PMOS管MP9的漏极接第三NMOS管MN3的漏极和栅极，以及第四NMOS管MN4的栅极，其栅极接第七NMOS管MN7的源极和电阻R的一端；

第十PMOS管MP10的漏极接第四NMOS管MN4的漏极、第五NMOS管MN5的栅极和第二电容C_m1的另一端，栅极接参考电压V_REF；

第十一PMOS管MP11的漏极接第一电容C_FLY的上极板V_CFLY，其栅极接第一反相器INV1的输出EN；

第一至第六NMOS管MN1～MN6的源极均接地GND，第六NMOS管MN6的栅极接第一反相器INV1的输出EN；

第一电流偏置I_BIAS1、电阻R和第一电容C_FLY的另一端均接地；

第十二PMOS管MP12的漏极与栅极短接，并接第十一NMOS管MN11的漏极和第十三PMOS管MP13的栅极，其源极接输入电压SVIN；

第十三PMOS管MP13的漏极与第八NMOS管MN8的漏极和栅极相接，并接入到第九NMOS管MN9和第十NMOS管MN10的栅极，其源极接输入电压SVIN；

第十四PMOS管MP14的漏极与栅极短接，并接入第十五PMOS管MP15的栅极、第十二NMOS管的漏极和第三电容C_m2的一端，其源极接第九NMOS管MN9的源极；

第十五PMOS管MP15的漏极接第二十二NMOS管MN22的漏极和栅极以及第二十三NMOS管MN23的栅极，其源极接第十NMOS管MN10的源极；

第十六PMOS管MP16的漏极接第十一NMOS管MN11的源极和第十七NMOS管MN17的漏极，其栅极和源极均接内部电源INTVCC；

第十七PMOS管MP17的漏极接第十八PMOS管MP18的栅极和漏极，以及第十九PMOS管MP19的栅极，其栅极接施密特反相器SMIT的输出信号SMIT_OUT，源极接内部电源INTVCC；

第十八PMOS管MP18的源极接内部电源INTVCC；

第十九PMOS管MP19的漏极接第二十NMOS管MN20的漏极和栅极，以及第二十一NMOS管MN21的栅极，其源极接内部电源INTVCC；

第二十PMOS管MP20的漏极接第二十一NMOS管MN21的漏极，栅极接第二十一PMOS管MP21的栅极和漏极，以及第二十三NMOS管的漏极，其源极接内部电源INTVCC；

第二十一PMOS管MP21的源极接内部电源INTVCC；

具体的，第八NMOS管MN8的源极接第一二极管D1的阳极和误差放大器EA的正相输入端；

第九NMOS管MN9的漏极接第一二极管D1的阴极；

第十NMOS管MN10的漏极接第二二极管D2的阴极；

第十一NMOS管MN11和第十二NMOS管MN12的栅极接内部电源INTVCC，第十二NMOS管MN12的源极接第十三NMOS管MN13的漏极；

第十三NMOS管MN13的栅极接误差放大器EA的输出、第三电容C_m2的另一端和稳压管D3的阴极，源极接地GND；

第十四NMOS管MN14的漏极接第十八PMOS管MP18的漏极和第十八NMOS管MN18的漏极，其栅极接施密特反相器SMIT的输出SMIT_OUT和第一反相器INV1的输入，其源极接第十九NMOS管MN19的漏极；

第十五NMOS管MN15的漏极接偏置电流I_BIAS2的一端，以及第十六NMOS管MN16的漏极和栅极，其栅极接第一反相器INV1的输出EN和第二反相器INV2的输入，其源极接地GND；

第十六NMOS管MN16的源极接地GND；

第十七、十八和十九NMOS管MN17、MN18和MN19的栅极均接第十六NMOS管MN16的栅极，源极均接地GND；

第二十、二十一、二十二和二十三NMOS管MN20、MN21、MN22和MN23的源极均接地GND；

第二二极管D2的阳极接前述第一电容C_FLY的上极板V_CFLY；稳压管D3的阳极接地GND；误差放大器EA的反相输入端接参考电压V_{CFLY_targeted}；施密特反相器SMIT的输入接第二十PMOS管MP20的漏极；第二电流偏置I_BIAS2的另一端接内部电源INTVCC。

Images