CN114756880B - 一种基于fpga的信息隐藏方法及*** - Google Patents
一种基于fpga的信息隐藏方法及*** Download PDFInfo
- Publication number
- CN114756880B CN114756880B CN202210390466.1A CN202210390466A CN114756880B CN 114756880 B CN114756880 B CN 114756880B CN 202210390466 A CN202210390466 A CN 202210390466A CN 114756880 B CN114756880 B CN 114756880B
- Authority
- CN
- China
- Prior art keywords
- information
- configuration file
- fpga
- fpga configuration
- hiding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0021—Image watermarking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于FPGA的信息隐藏方法及***,属于信息隐藏技术领域,包括信息嵌入阶段,及信息提取阶段;信息嵌入阶段包括如下步骤:对待保护的隐藏信息进行隐藏处理,得到第一FPGA配置文件;删除第一FPGA配置文件中器件信息对应的头部信息,得到第二FPGA配置文件;利用信息发送端将第二FPGA配置文件发送至信息接收端;信息提取阶段包括如下步骤:利用信息接收端接收第二FPGA配置文件;将第二FPGA配置文件还原,得到第三FPGA配置文件;基于第三FPGA配置文件,并通过热成像分析,得到隐藏信息;本发明利用配置文件和热成像实现了信息的双重隐藏,解决了传统单次信息隐藏破解难度有限的问题。
Description
技术领域
本发明属于信息隐藏技术领域,尤其涉及一种基于FPGA的信息隐藏方法及***。
背景技术
信息隐藏是近年来信息安全和多媒体信号处理领域中提出的一种解决媒体信息安全的新办法。通过确保宿主信息中隐藏的秘密信息不被改变或消除,从而在必要的时候提供有效的证明信息;信息伪装掩盖通信的存在。
信息隐藏技术的原理是在载体中隐藏隐秘信息,传统信息隐藏技术包括在图像中利用信息的低位数据进行数据的隐藏,在文本中利用标点符号进行信息的隐藏,在数字信息上的隐写,其基本原理是利用人在听觉、视觉***分辨率上的限制,以数字媒体信息为载体,将秘密信息隐藏其中,从而掩盖秘密信息的存在,且传统信息隐藏技术多是信息的单次隐藏,破解的难度有限。
发明内容
针对现有技术中的上述不足,本发明提供的基于FPGA的信息隐藏方法及***利用配置文件和热成像实现了信息的双重隐藏,解决了传统单次信息隐藏破解难度有限的问题。
为了达到上述发明目的,本发明采用的技术方案为:
本发明提供一种基于FPGA的信息隐藏方法,包括信息嵌入阶段,及信息提取阶段:
所述信息嵌入阶段包括如下步骤:
S1、对待保护的隐藏信息进行隐藏处理,得到第一FPGA配置文件;
S2、删除第一FPGA配置文件中器件信息对应的头部信息,得到第二FPGA配置文件;
S3、利用信息发送端将第二FPGA配置文件发送至信息接收端;
所述信息提取阶段包括如下步骤:
A1、利用信息接收端接收第二FPGA配置文件;
A2、将第二FPGA配置文件还原,得到第三FPGA配置文件;
A3、基于第三FPGA配置文件,并通过热成像分析,得到隐藏信息。
本发明的有益效果为:本发明提出的基于FPGA的信息隐藏方法,提供了以第二FPGA配置文件作为第一载体,将经过第三FPGA配置文件配置后FPGA芯片的热分布图像作为第二载体的二次隐藏的信息隐藏技术,且本发明利用FPGA配置文件表面数据无法深入分析的特性,将第一FPGA配置文件进行一定的处理后作为信息隐藏的载体,从而有效的将面向FPGA设计的电路信息安全的嵌入其中,同时,配置文件只能成功配置相应型号的FPGA,以此起到器件身份保护的功能,FPGA芯片经过配置文件配置后实现相应的电路,实现特有的热分布成像功能,进而从热分布图中提取真正的隐藏信息,实现信息的隐蔽传输,本发明实现了从配置文件到热成像再到最终信息的双重隐藏,极大的增强了信息隐藏的安全性。
进一步地,所述步骤S1包括如下步骤:
S11、分析待保护的隐藏信息,得到信息分析结果;
S12、根据信息分析结果,设计信息编码方式;
S13、根据信息编码方式,得到空间区域划分数据;
S14、根据空间区域划分数据,对电路设计对应数量的发热单元;
S15、基于待保护的信息,构建发热单元的布局约束;
S16、基于布局约束,得到第一FPGA配置文件。
采用上述进一步方案的有益效果为:通过对隐藏信息进行分析,并根据信息分析结果设计信息编码方式,且对电路设计进行空间上的发热单元布局,从而将隐藏信息对应隐藏至电路发热单元的布局约束中,且将布局约束隐藏至只能成功配置对应型号FPGA芯片的FPGA配置文件,实现待保护隐藏信息的隐藏处理。
进一步地,所述步骤A2具体为:将器件信息对应的头部信息添加至第二FPGA配置文件,得到第三FPGA配置文件。
采用上述进一步方案的有益效果为:将器件信息对应的头部信息删除,仅让信息发送端与信息接收端共享器件信息,实现对隐藏信息的进一步保护,若无器件信息对应的头部信息,即便得到第FPGA二配置文件,若无法对其还原,也不能够对对应型号的FPGA芯片配置,提取隐藏信息。
进一步地,所述步骤A3包括如下步骤:
A31、基于第三FPGA配置文件,获取发热单元的布局约束;
A32、基于发热单元的布局约束,利用第三FPGA配置文件配置对应型号的FPGA芯片,得到经配置的FPGA芯片;
A33、利用热成像仪观察经配置的FPGA芯片,得到FPGA芯片热成像信息;
A34、基于FPGA热成像信息和信息编码方式,得到隐藏信息。
采用上述进一步方案的有益效果为:所述第二FPGA配置文件还原后,则得到具有完整信息且能够成功配置对应型号FPGA芯片的第三FPGA配置文件,利用第三FPGA配置文件配置FPGA芯片,且利用热成像仪观察经配置的FPGA芯片,即可实现提取隐藏信息,完成基于FPGA的信息隐藏。
本发明还提供一种基于FPGA的信息隐藏方法的***,包括:
信息嵌入子***,用于对待保护的隐藏信息进行隐藏处理,并将第二FPGA配置文件发送至信息接收端;
信息提取子***,用于接收第二FPGA配置文件,并得到隐藏信息。
进一步地,所述信息嵌入子***包括:
信息隐藏模块,用于对待保护的隐藏信息进行隐藏处理,得到第一FPGA配置文件;
配置文件加密模块,用于删除第一FPGA配置文件中器件信息对应的头部信息,得到第二FPGA配置文件;
配置文件发送模块,用于将第二FPGA配置文件发送至信息接收端。
进一步地,所述信息提取子***包括:
配置文件接收模块,用于接收端接收第二FPGA配置文件;
配置文件解密模块,用于将第二FPGA配置文件还原,得到第三FPGA配置文件;
隐藏信息获取模块,基于第三FPGA配置文件,并通过热成像分析,得到隐藏信息。
本发明的有益效果为:本发明提供的一种基于FPGA的信息隐藏方法的***为上述基于FPGA的信息隐藏方法对应设置的***,用于实现基于FPGA的信息隐藏方法。
附图说明
图1为本发明实施例中基于FPGA的信息隐藏方法的步骤流程图。
图2为本发明实施例中FPGA芯片空间区域16划分发热单元示意图。
图3为本发明实施例中基于FPGA的信息隐藏方法的***的结构框图。
具体实施方式
下面对本发明的具体实施方式进行描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
实施例1
如图1所示,在本发明的一个实施例中,本发明提供一种基于FPGA的信息隐藏方法,包括信息嵌入阶段,及信息提取阶段:
所述信息嵌入阶段包括如下步骤:
S1、对待保护的隐藏信息进行隐藏处理,得到第一FPGA配置文件;
所述步骤S1包括如下步骤:
S11、分析待保护的隐藏信息,得到信息分析结果;
S12、根据信息分析结果,设计信息编码方式;
如图2所示,单次传输位宽为16bit的数据,可以将空间区域划分为4×4共16块,这16块空间单元由左至右,由上及下依次表示对应的1位数据,在此基础上,对电路设计相应数量的发热单元(如乘法器),根据想要传输的数据对发热单元进行布局约束;
S13、根据信息编码方式,得到空间区域划分数据;
S14、根据空间区域划分数据,对电路设计对应数量的发热单元;
S15、基于待保护的信息,构建发热单元的布局约束;
S16、基于布局约束,得到第一FPGA配置文件;
通过对隐藏信息进行分析,并根据信息分析结果设计信息编码方式,且对电路设计进行空间上的发热单元布局,从而将隐藏信息对应隐藏至电路发热单元的布局约束中,且将布局约束隐藏至只能成功配置对应型号FPGA芯片的FPGA配置文件,实现待保护隐藏信息的隐藏处理;
S2、删除第一FPGA配置文件中器件信息对应的头部信息,得到第二FPGA配置文件;
S3、利用信息发送端将第二FPGA配置文件发送至信息接收端;
所述信息提取阶段包括如下步骤:
A1、利用信息接收端接收第二FPGA配置文件;
A2、将第二FPGA配置文件还原,得到第三FPGA配置文件;
所述步骤A2具体为:将器件信息对应的头部信息添加至第二FPGA配置文件,得到第三FPGA配置文件。
将器件信息对应的头部信息删除,仅让信息发送端与信息接收端共享器件信息,实现对隐藏信息的进一步保护,若无器件信息对应的头部信息,即便得到第二FPGA配置文件,若无法对其还原,也不能够对对应型号的FPGA芯片配置,提取隐藏信息;
A3、基于第三FPGA配置文件,并通过热成像分析,得到隐藏信息,完成基于FPGA的信息隐藏;
所述步骤A3包括如下步骤:
A31、基于第三FPGA配置文件,获取发热单元的布局约束;
A32、基于发热单元的布局约束,利用第三FPGA配置文件配置对应型号的FPGA芯片,得到经配置的FPGA芯片;
A33、利用热成像仪观察经配置的FPGA芯片,得到FPGA芯片热成像信息;
A34、基于FPGA热成像信息和信息编码方式,得到隐藏信息;
所述第二FPGA配置文件还原后,则得到具有完整信息且能够成功配置对应型号FPGA芯片的第三FPGA配置文件,利用第三FPGA配置文件配置FPGA芯片,且利用热成像仪观察经配置的FPGA芯片,即可实现提取隐藏信息,完成基于FPGA的信息隐藏。
本方法实现了从配置文件到热成像再到最终信息的双重隐藏,需要掌握载体、FPGA器件以及热成像分析才能将其破解,且信息传输过程中,将FPGA器件自身的物理属性作为密钥的一部分,隐蔽增设了隐藏信息对于接受者身份的校验,因此,极大的增强了信息隐藏的安全性。
实施例2
如图3所示,在本发明的另一个实施例中,本发明还提供一种基于FPGA的信息隐藏方法的***,包括:
信息嵌入子***,用于对待保护的隐藏信息进行隐藏处理,并将第二FPGA配置文件发送至信息接收端;
所述信息嵌入子***包括:
信息隐藏模块,用于对待保护的隐藏信息进行隐藏处理,得到第一FPGA配置文件;
配置文件加密模块,用于删除第一FPGA配置文件中器件信息对应的头部信息,得到第二FPGA配置文件;
配置文件发送模块,用于将第二FPGA配置文件发送至信息接收端;
信息提取子***,用于接收第二FPGA配置文件,并得到隐藏信息;
配置文件接收模块,用于接收端接收第二FPGA配置文件;
配置文件解密模块,用于将第二FPGA配置文件还原,得到第三FPGA配置文件;
隐藏信息获取模块,基于第三FPGA配置文件,并通过热成像分析,得到隐藏信息。
实施例提供的基于FPGA的信息隐藏方法的***可以执行上述方法实施例基于FPGA的信息隐藏方法所示的技术方案,其实现原理与有益效果类似,此处不再赘述。
本发明实施例中,本申请可以根据基于FPGA的信息隐藏方法进行功能单元的划分,例如可以将各个功能划分为各个功能单元,也可以将两个或两个以上的功能集成在一个处理单元中。上述集成单元即可以采用硬件的形式来实现,也可以采用软件功能单元的形式来实现。需要说明的是,本发明中对单元的划分是示意性的,仅仅为一种逻辑划分,实际实现时可以有另外的划分方式。
本发明实施例中,基于FPGA的信息隐藏方法的***为了实现基于FPGA的信息隐藏方法的原理与有益效果,其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到,结合本发明所公开的实施例描述的各示意单元及算法步骤,本发明能够以硬件和/或硬件和计算机软件结合的形式来实现,某个功能以硬件还是计算机软件驱动的方式来执行,取决于技术方案的特定应用和设计约束条件,可以对每个特定的应用来使用不同的方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
Claims (4)
1.一种基于FPGA的信息隐藏方法,其特征在于,包括信息嵌入阶段,及信息提取阶段:
所述信息嵌入阶段包括如下步骤:
S1、对待保护的隐藏信息进行隐藏处理,得到第一FPGA配置文件;
S2、删除第一FPGA配置文件中器件信息对应的头部信息,得到第二FPGA配置文件;
S3、利用信息发送端将第二FPGA配置文件发送至信息接收端;
所述信息提取阶段包括如下步骤:
A1、利用信息接收端接收第二FPGA配置文件;
A2、将第二FPGA配置文件还原,得到第三FPGA配置文件;
A3、基于第三FPGA配置文件,并通过热成像分析,得到隐藏信息;
所述步骤S1包括如下步骤:
S11、分析待保护的隐藏信息,得到信息分析结果;
S12、根据信息分析结果,设计信息编码方式;
S13、根据信息编码方式,得到空间区域划分数据;
S14、根据空间区域划分数据,对电路设计对应数量的发热单元;
S15、基于待保护的信息,构建发热单元的布局约束;
S16、基于布局约束,得到第一FPGA配置文件;
所述步骤A2具体为:将器件信息对应的头部信息添加至第二FPGA配置文件,得到第三FPGA配置文件;
所述步骤A3包括如下步骤:
A31、基于第三FPGA配置文件,获取发热单元的布局约束;
A32、基于发热单元的布局约束,利用第三FPGA配置文件配置对应型号的FPGA芯片,得到经配置的FPGA芯片;
A33、利用热成像仪观察经配置的FPGA芯片,得到FPGA芯片热成像信息;
A34、基于FPGA热成像信息和信息编码方式,得到隐藏信息。
2.如权利要求1所述的基于FPGA的信息隐藏方法的***,其特征在于,包括:
信息嵌入子***,用于对待保护的隐藏信息进行隐藏处理,并将第二FPGA配置文件发送至信息接收端;
信息提取子***,用于接收第二FPGA配置文件,并得到隐藏信息。
3.根据权利要求2所述的基于FPGA的信息隐藏方法的***,其特征在于,所述信息嵌入子***包括:
信息隐藏模块,用于对待保护的隐藏信息进行隐藏处理,得到第一FPGA配置文件;
配置文件加密模块,用于删除第一FPGA配置文件中器件信息对应的头部信息,得到第二FPGA配置文件;
配置文件发送模块,用于将第二FPGA配置文件发送至信息接收端。
4.根据权利要求3所述的基于FPGA的信息隐藏方法的***,其特征在于,所述信息提取子***包括:
配置文件接收模块,用于接收端接收第二FPGA配置文件;
配置文件解密模块,用于将第二FPGA配置文件还原,得到第三FPGA配置文件;
隐藏信息获取模块,基于第三FPGA配置文件,并通过热成像分析,得到隐藏信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210390466.1A CN114756880B (zh) | 2022-04-14 | 2022-04-14 | 一种基于fpga的信息隐藏方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210390466.1A CN114756880B (zh) | 2022-04-14 | 2022-04-14 | 一种基于fpga的信息隐藏方法及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114756880A CN114756880A (zh) | 2022-07-15 |
CN114756880B true CN114756880B (zh) | 2023-03-14 |
Family
ID=82330876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210390466.1A Active CN114756880B (zh) | 2022-04-14 | 2022-04-14 | 一种基于fpga的信息隐藏方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114756880B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115361174B (zh) * | 2022-07-26 | 2024-02-23 | 电子科技大学 | 一种基于热成像的辅助认证方法 |
CN115379065B (zh) * | 2022-07-26 | 2023-07-28 | 电子科技大学 | 一种实现信息隐藏的自激发热的电路架构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101232594A (zh) * | 2007-01-26 | 2008-07-30 | 松下电器产业株式会社 | 摄像装置及图像处理装置 |
CN104335339A (zh) * | 2012-05-08 | 2015-02-04 | 勒克斯维科技公司 | 顺应性的微型器件转移头部 |
CN104850866A (zh) * | 2015-06-08 | 2015-08-19 | 电子科技大学 | 基于SoC-FPGA的自重构K-means聚类技术实现方法 |
CN106531741A (zh) * | 2015-09-10 | 2017-03-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN110716728A (zh) * | 2019-09-25 | 2020-01-21 | 支付宝(杭州)信息技术有限公司 | Fpga逻辑的可信更新方法及装置 |
CN112054900A (zh) * | 2020-08-31 | 2020-12-08 | 中国人民武装警察部队工程大学 | 一种密文域可逆信息隐藏方法及软硬件应用*** |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10504092B2 (en) * | 2016-06-21 | 2019-12-10 | Square, Inc. | Transaction interface control |
GB2556886B (en) * | 2016-11-23 | 2019-05-15 | Imagination Tech Ltd | Encoding and decoding variable length instructions |
CN108092913B (zh) * | 2017-12-27 | 2022-01-25 | 杭州迪普科技股份有限公司 | 一种报文分流的方法和多核cpu网络设备 |
CN109818739B (zh) * | 2019-01-24 | 2022-02-25 | 中国人民武装警察部队工程大学 | 一种基于对抗网络的生成式图像隐写方法 |
-
2022
- 2022-04-14 CN CN202210390466.1A patent/CN114756880B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101232594A (zh) * | 2007-01-26 | 2008-07-30 | 松下电器产业株式会社 | 摄像装置及图像处理装置 |
CN104335339A (zh) * | 2012-05-08 | 2015-02-04 | 勒克斯维科技公司 | 顺应性的微型器件转移头部 |
CN104850866A (zh) * | 2015-06-08 | 2015-08-19 | 电子科技大学 | 基于SoC-FPGA的自重构K-means聚类技术实现方法 |
CN106531741A (zh) * | 2015-09-10 | 2017-03-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN110716728A (zh) * | 2019-09-25 | 2020-01-21 | 支付宝(杭州)信息技术有限公司 | Fpga逻辑的可信更新方法及装置 |
CN112054900A (zh) * | 2020-08-31 | 2020-12-08 | 中国人民武装警察部队工程大学 | 一种密文域可逆信息隐藏方法及软硬件应用*** |
Non-Patent Citations (7)
Title |
---|
Detection of Glottic Neoplasm Based on Voice Signals Using Deep Neural Networks;Chi-Te Wang等;《IEEE Sensors Letters》;第6卷(第3期);第1-4页 * |
Seamless sequence of software defined radio designs through hardware reconfigurability of FPGAs;Amir Hossein Gholamipour等;《2008 IEEE International Conference on Computer Design》;第260-265页 * |
Signature-Based Intrusion Detection System (IDS) for In-Vehicle CAN Bus Network;Shiyi Jin等;《2021 IEEE International Symposium on Circuits and Systems (ISCAS)》;第1-5页 * |
基于图像块分组的加密域可逆信息隐藏-实现;Pam;《https://www.cnblogs.com/pam-sh/p/15244943.html》;全文 * |
纳米级数字集成电路老化效应分析与老化监测技术综述;赵天津等;《电子与封装》;第20卷(第10期);第3-10页 * |
面向FPGA的16位加法器优化设计研究;唐普英等;《工业和信息化教育》(第8期);第91-94页 * |
面向智能家居的音视频文件隐蔽传输技术研究;王顺业;《中国优秀硕士学位论文全文数据库》;工程科技Ⅱ辑C038-469 * |
Also Published As
Publication number | Publication date |
---|---|
CN114756880A (zh) | 2022-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114756880B (zh) | 一种基于fpga的信息隐藏方法及*** | |
Panah et al. | On the properties of non-media digital watermarking: a review of state of the art techniques | |
CN103778590B (zh) | 利用数字图像存储和传输信息的方法和装置 | |
US20150244778A1 (en) | Assembling of Isolated Remote Data | |
CN107239713A (zh) | 一种敏感内容数据信息防护方法和*** | |
CN105468990A (zh) | 一种敏感信息的管理控制方法和装置 | |
CN102325026A (zh) | 账号密码安全加密*** | |
CN106504179A (zh) | 一种基于边缘检测的灰度图像隐写方法 | |
CN110225014B (zh) | 基于指纹集中下发式的物联网设备身份认证方法 | |
US20090046848A1 (en) | Encryption management system | |
CN106778292B (zh) | 一种Word加密文档的快速还原方法 | |
CN106982208A (zh) | 一种无人机数据传输保护的方法 | |
Osman et al. | Hybrid multistage framework for data manipulation by combining cryptography and steganography | |
CN106790243A (zh) | 一种安全u盘的密码重置方法 | |
Zheng et al. | A novel video copyright protection scheme based on blockchain and double watermarking | |
CN114338217B (zh) | 一种数据加密传输方法 | |
Ye et al. | Noise-free thumbnail-preserving image encryption based on MSB prediction | |
Wang et al. | TPE-ISE: approximate thumbnail preserving encryption based on multilevel DWT information self-embedding | |
CN105516210A (zh) | 终端安全接入认证的***及方法 | |
CN105868640A (zh) | 一种防范硬盘固件攻击的***和方法 | |
CN103457723B (zh) | 一种加密方法及以其为基础的加密设备 | |
CN109829322B (zh) | 基于授权信息的数媒文件实时加解密方法与*** | |
Xue et al. | An image fusion encryption algorithm based on DNA sequence and multi-chaotic maps | |
CN101989324A (zh) | 一种基于计算机与移动存储设备的信息安全*** | |
CN103390121A (zh) | 数字作品权属认证方法和*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |