CN114730793A - 在悬浮的马约拉纳费米子设备中的离子注入限定的纳米棒 - Google Patents

在悬浮的马约拉纳费米子设备中的离子注入限定的纳米棒 Download PDF

Info

Publication number
CN114730793A
CN114730793A CN202080080387.XA CN202080080387A CN114730793A CN 114730793 A CN114730793 A CN 114730793A CN 202080080387 A CN202080080387 A CN 202080080387A CN 114730793 A CN114730793 A CN 114730793A
Authority
CN
China
Prior art keywords
fermi
layer
nanorods
ion implantation
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080080387.XA
Other languages
English (en)
Inventor
S·霍姆斯
D·萨达纳
S·哈特
P·古曼
S·比德尔
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN114730793A publication Critical patent/CN114730793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/84—Switching means for devices switchable between superconducting and normal states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供了可以有利于在半导电设备中的包括离子注入限定的纳米棒(406)的悬浮的马约拉纳费米子设备(2206)的设备、***、方法、计算机实现的方法、装置和/或计算机程序产品。根据实施例，量子计算设备可以包括耦合到离子注入区(404)的马约拉纳费米子设备。量子计算设备可以还包括耦合到离子注入区和衬底层的封装膜(1404)。封装膜使马约拉纳费米子设备悬浮在量子计算设备中。

Description

在悬浮的马约拉纳费米子设备中的离子注入限定的纳米棒
背景技术
本公开涉及马约拉纳费米子(Majorana fermion)设备及其形成方法。更具体地，本公开涉及在悬浮(suspend)的马约拉纳费米子设备中的离子注入限定的纳米棒及其形成方法。
发明内容
以下呈现概述以提供对本发明的一个或多个实施例的基本理解。本概述并不旨在标识关键或重要的元素，或示出特定实施例的任何范围或权利要求的任何范围。其唯一的目的是以简化的形式呈现概念，作为稍后呈现的更详细描述的序言。在本文所述的一个或多个实施例中，描述了有利于在半导电设备中的包括离子注入限定的纳米棒的悬浮的马约拉纳费米子设备的设备、***、方法、计算机实现的方法、设备和/或计算机程序产品。
根据实施例，量子计算设备可以包括耦合到离子注入区的马约拉纳费米子设备。量子计算设备可以还包括耦合到离子注入区和衬底层的封装膜。封装膜使马约拉纳费米子设备悬浮在量子计算设备中。
根据实施例，方法可以包括：在量子计算设备中形成耦合到马约拉纳费米子设备的离子注入区。方法可以还包括：形成耦合到离子注入区和衬底层的封装膜，以使马约拉纳费米子设备悬浮在量子计算设备中。
根据实施例，设备可以包括马约拉纳费米子设备，该马约拉纳费米子设备包括离子注入限定的纳米棒。设备可以还包括超导层，该超导层耦合到离子注入限定的纳米棒。
附图说明
图1示出了根据本文描述的一个或多个实施例的可以包括形成在衬底层上的多个半导体层的示例非限制性设备的截面侧视图。
图2示出了根据本文描述的一个或多个实施例的在形成超导层之后的图1的示例非限制性设备的截面侧视图。
图3A和3B分别示出了根据本文描述的一个或多个实施例的在形成第一抗蚀剂层之后的图2的示例非限制性设备的顶视图和截面图。
图4A和4B分别示出了根据本文描述的一个或多个实施例的在执行离子注入工艺以形成离子注入限定的纳米棒和离子注入限定的感测区之后的图3A和3B的示例非限制性设备的顶视图和截面图。
图5A和5B分别示出了根据本文描述的一个或多个实施例的在执行湿法蚀刻工艺以去除超导层的部分之后的图4A和4B的示例非限制性设备的顶视图和截面图。
图6A和6B分别示出了根据本文描述的一个或多个实施例的在第一抗蚀剂层上和/或周围形成第二抗蚀剂层之后的图5A和5B的示例非限制性设备的顶视图和截面图。
图7A和7B分别示出了根据本文描述的一个或多个实施例的在执行湿法蚀刻工艺以从离子注入限定的纳米棒去除超导层的部分之后和在剥离第一和第二抗蚀剂层之后的图6A和6B的示例非限制性设备的顶视图和截面图。
图8A和8B分别示出了根据本文描述的一个或多个实施例的在形成抗蚀剂层之后的图7A和7B的示例非限制性设备的顶视图和截面图。
图9A和9B分别示出了根据本文描述的一个或多个实施例的在执行湿法蚀刻工艺以从半导电层去除超导层的部分之后的图8A和8B的示例非限制性设备的顶视图和截面图。
图10A和10B分别示出了根据本文描述的一个或多个实施例的在剥离抗蚀剂层之后的图9A和9B的示例非限制性设备的顶视图和截面图。
图11A和11B分别示出了根据本文描述的一个或多个实施例的在形成抗蚀剂层之后的图10A和10B的示例非限制性设备的顶视图和截面图。
图12A和12B分别示出了根据本文描述的一个或多个实施例的在沉积金属层以形成一个或多个布线之后的图11A和11B的示例非限制性设备的顶视图和截面图。
图13A和13B分别示出了根据本文描述的一个或多个实施例的在去除抗蚀剂层和/或金属层之后的图12A和12B的示例非限制性设备的顶视图和截面图。
图14A和14B分别示出了根据本文描述的一个或多个实施例的在形成封装膜之后的图13A和13B的示例非限制性设备的顶视图和截面图。
图15A和15B分别示出了根据本文描述的一个或多个实施例的在将第二衬底层接合至封装膜之后的图14A和14B的示例非限制性设备的顶视图和截面图。
图16A和16B分别示出了根据本文描述的一个或多个实施例的在去除衬底层之后的图15A和15B的示例非限制性设备的顶视图和截面图。
图17A和17B分别示出了根据本文描述的一个或多个实施例的在去除半导电层之后的图16A和16B的示例非限制性设备的顶视图和截面图。
图18A和18B分别示出了根据本文描述的一个或多个实施例的在旋转并形成抗蚀剂层之后的图17A和17B的示例非限制性设备的顶视图和截面图。
图19A和19B分别示出了根据本文描述的一个或多个实施例的在沉积金属层以形成一个或多个布线之后的图18A和18B的示例非限制性设备的顶视图和截面图。
图20A和20B分别示出了根据本文描述的一个或多个实施例的在去除抗蚀剂层和金属层之后的图19A和19B的示例性非限制性设备的顶视图和截面图。
图21A和21B分别示出了根据本文描述的一个或多个实施例的在从封装膜去除离子注入区的一个或多个部分以形成一个或多个开口之后的图20A和20B的示例非限制性设备的顶视图和截面图。
图22A和22B分别示出了根据本文描述的一个或多个实施例的在去除封装膜的一个或多个部分以形成一个或多个中空空间和悬浮的马约拉纳费米子设备之后的图21A和21B的示例非限制性设备的顶视图和截面图。
图23A和23B分别示出了根据本文描述的一个或多个实施例的在去除封装膜的一个或多个部分和沉积一个或多个金属衬垫之后的图21A和21B的示例非限制性设备的顶视图和截面图。
图24示出了根据本文描述的一个或多个实施例的可以有利于在半导电设备中的包括离子注入限定的纳米棒的悬浮的马约拉纳费米子设备的示例非限制性设备的顶视图。
图25示出了根据本文描述的一个或多个实施例的可以有利于在半导电设备中的包括离子注入限定的纳米棒的悬浮的马约拉纳费米子设备的示例非限制性方法的流程图。
图26示出了可以有利于本文描述的一个或多个实施例的示例非限制性操作环境的框图。
具体实施方式
以下的详细说明仅是说明性的并且不旨在限制实施例和/或对实施例的应用或使用。此外，不旨在被在先前的背景技术或发明内容部分或具体实施方式部分中呈现的任何明确或隐含的信息约束。
现在参考附图描述一个或多个实施例，其中相同的附图标记在全文中用于指代相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对一个或多个实施例的更透彻理解。然而，明显的是，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例。要注意的是，提供本申请的附图仅仅用于说明的目的，并且因此，附图未按比例绘制。
一些现有的量子计算技术试图接合马约拉纳费米子量子现象来利用马约拉纳费米子的潜在优点。马约拉纳费米子(也称为马约拉纳粒子(准粒子))是具有作为它自己的反粒子的性质的费米子。马约拉纳费米子设备(例如，基于马约拉纳费米子的设备)可以包括半导电和/或超导材料的结构，其可以模拟马约拉纳费米子和/或有利于能够作为马约拉纳费米子的特征(例如，行为、功能、特性等)的观看的测量。例如，在半导电纳米棒和超导材料的界面处，可以观察到半导电纳米棒的表面中的超导行为，其模拟马约拉纳费米子的特征。
上述马约拉纳费米子设备可以被实现为量子设备和/或量子计算设备中的马约拉纳量子位。这样的量子设备和/或马约拉纳量子位提供了长的相干时间和/或快速的并且可能通用的量子计算的可能性。然而，考虑到马约拉纳费米子的精细性质，使用现有的半导体和/或超导体制造技术来制造可以模拟马约拉纳费米子的有效和/或稳健的马约拉纳费米子设备是非常困难的。这样的挑战的一些示例可包括：
a)制造极高质量的界面和膜。
b)常规的处理损坏膜(例如，反应离子蚀刻(RIE)、冲洗、空气氧化等)。
c)电介质淬灭(quench)相干性，所以挑战是制造没有电介质膜分离结构的布线结构(例如，如果它们已经捕获电荷，并且可以制造准粒子，则可能导致不受控制的电子密度)。
d)集成多个元件，例如，集成与超导体(例如，铝(Al))接触的纳米棒(例如，III-V族半导电纳米棒，例如，砷化铟(InAs)等)以制造表现得像马约拉纳费米子的马约拉纳费米子设备；感测区(例如，邻近纳米棒的量子点结构)；隧道结栅极(例如，以控制量子点结构和纳米棒之间的相互作用)；化学势控制栅极(例如，以通过改变栅极上的电压来改变纳米棒的化学势，以有利于将纳米棒设置到模拟马约拉纳费米子特征所需的零能量点)；接触和电路布线；用于感测区的半导电连接；和/或其他元件。
图1-24示出了可以实现以制造本文所述和/或附图所示的本公开的一个或多个实施例的示例非限制性多步骤制造顺序。例如，可以实现图1-24中所示的非限制性多步骤制造顺序以制造在半导电设备中的包括一个或多个离子注入限定的纳米棒的悬浮的马约拉纳费米子设备。例如，根据本文所述的一个或多个实施例，可以实现图1-24中所示的非限制性多步骤制造顺序以制造设备100至2400，其中设备100至2100和/或2300可以被发展成如下所述的设备2200和/或2400。设备2200和/或2400可包括量子计算设备(例如，量子电路、量子硬件、量子处理器、量子计算机等)，该量子计算设备包括具有一个或多个离子注入限定的纳米棒406的一个或多个马约拉纳费米子设备2206(例如，如图22A、22B、24A和24B所示)，其中马约拉纳费米子设备2206可包括悬浮的马约拉纳费米子设备。在一个示例中，设备2200可以包括马约拉纳费米子设备2206，其可以在设备2400中实现为马约拉纳量子位，其中设备2400可以包括量子处理器。
如下文参照图1-24所述，本文所述的和/或附图中所示的本公开的各种实施例(例如，设备2200、马约拉纳费米子设备2206、离子注入限定的纳米棒406等)的制造可包括例如光刻和/或化学处理步骤的多步骤顺序，其有利于在半导电设备(例如，集成电路)中逐步创建基于电子的***、设备、部件和/或电路。例如，本文所述的和/或图中所示的本公开的各种实施例(例如，设备2200、马约拉纳费米子设备2206、离子注入限定的纳米棒406等)可通过采用技术来制造，这些技术包括但不限于：光刻、微光刻、纳米光刻、纳米压印光刻、光掩模技术、图案化技术、光致抗蚀剂技术(例如，正色调光致抗蚀剂、负色调光致抗蚀剂、混合色调光致抗蚀剂等)、蚀刻技术(例如，反应离子蚀刻(RIE)、干法蚀刻、湿法蚀刻、离子束蚀刻、等离子体蚀刻、激光消融等)、蒸镀技术、溅射技术、等离子体灰化技术、热处理(例如，快速热退火、炉退火、热氧化等)、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、分子束外延(MBE)、电化学沉积(ECD)、化学机械平坦化(CMP)、背研磨技术和/或用于制造集成电路的其他技术。
如下文参照图1-24所述，本文所述和/或图中所示的本公开的各种实施例(例如，设备2200、马约拉纳费米子设备2206、离子注入限定的纳米棒406等)的制造可使用各种材料来制造。例如，本文所述的和/或图中所示的本公开的各种实施例(例如，设备2200、马约拉纳费米子设备2206、离子注入限定的纳米棒406等)可使用一种或多种不同材料类别的材料来制造，所述材料包括但不限于：导电材料、半导电材料、超导材料、电介质材料、聚合物材料、有机材料、无机材料、非导电材料和/或可与上文所述的用于制造集成电路的一种或多种技术一起使用的其他材料。
将理解，当作为层(也称为膜)、区域和/或衬底的元件被称为另一元件“上”或“上方”时，其可直接在另一元件上，或者也可存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接在另一元件上方”时，则不存在中间元件。还应当理解，当元件被称为在另一元件“之下”或“下方”时，其可以直接在另一元件之下或下方，或者可以存在中间元件。相反，当元件被称为“直接在另一元件之下”或“直接在另一元件下方”时，则不存在中间元件。还应理解，当元件被称为“耦合”至另一元件时，其可描述一个或多个不同类型的耦合，包括但不限于化学耦合、通信耦合、电耦合、物理耦合、操作耦合、光耦合、热耦合和/或另一类型的耦合。
图1示出了根据本文描述的一个或多个实施例的示例非限制性设备100的截面侧视图，该设备100可包括形成在衬底层上的多个半导体层。设备100可以包括形成在衬底层上的一个或多个III-V族半导体化合物层，如下所述。
设备100可以包括衬底层102。衬底层102可以包括具有半导体特性的任何材料，包括但不限于硅(Si)、蓝宝石(例如，氧化铝(Al2O3))、硅锗(SiGe)、硅锗碳(SiGeC)、碳化硅(SiC)、锗(Ge)合金、III/V族化合物半导体、II/VI族化合物半导体和/或其他材料。在一些实施例中，衬底层102可以包括分层半导体，包括但不限于硅/硅锗(Si/SiGe)、硅/碳化硅(Si/SiC)、绝缘体上硅(SOI)、绝缘体上硅锗(SGOI)和/或其他分层半导体。衬底层102可以包括范围从约200微米(μm)至约750μm的厚度。
设备100可以还包括形成在衬底层102上的第一III-V族半导体化合物层104(在本文中被称为第一III-V族层104)。第一III-V族层104可以包括III-V族半导体化合物，该III-V族半导体化合物包括但不限于砷化铟铝(InAlAs)和/或其他III-V族半导体化合物。可以使用一种或多种沉积工艺在衬底102上形成第一III-V族层104，该一种或多种沉积工艺包括但不限于PVD、CVD、ALD、PECVD、旋涂、溅射和/或其他沉积工艺。在一个实施例中，第一III-V族层104可以包括缓冲层。在另一实施例中，第一III-V族层104可以包括范围从大约200纳米(nm)到大约2μm的厚度(例如，高度)。
设备100可以还包括一个或多个附加III-V族半导体化合物层，该附加III-V族半导体化合物层可以包括形成(例如，生长)在第一III-V族层104上的一个或多个外延膜。例如，设备100可以包括形成在第一III-V族层104上的第二III-V族半导体化合物层106(在本文中被称为第二III-V族层106)。在该示例中，第二III-V族层106可以包括III-V族半导体化合物，该III-V族半导体化合物包括外延膜，该外延膜包括但不限于砷化铟镓(InGaAs)和/或其他外延膜。在一个实施例中，第二III-V族层106可以包括保护层。
在另一示例中，设备100可以包括形成在第二III-V族层106上的第三III-V族半导体化合物层108(在本文中被称为第三III-V族层108)。在该示例中，第三III-V族层108可以包括III-V族半导体化合物，该III-V族半导体化合物包括外延膜，该外延膜包括但不限于砷化铟(InAs)和/或其他外延膜。
在另一示例中，设备100可以包括形成在第三III-V族层108上的第四III-V族半导体化合物层110(在本文中被称为第四III-V族层110)。在该示例中，第四III-V族层110可以包括III-V族半导体化合物，该III-V族半导体化合物包括外延膜，该外延膜包括但不限于砷化铟镓(InGaAs)和/或其他外延膜。在一个实施例中，第四III-V族层110可以包括保护层。
可以使用在外延生长炉中执行的外延膜生长工艺(例如，外延沉积)来在第一III-V族层104上生长上述限定的可以包括外延膜的第二III-V族层106、第三III-V族层108和/或第四III-V族层110。例如，在相同制造阶段期间，第二III-V族层106、第三III-V族层108和/或第四III-V族层110可以在第一III-V族层104上一起原位生长(例如，在外延生长炉中执行的原位外延膜生长)。利用这样的原位外延膜生长工艺来以这样的方式在第一III-V族层104上生长第二III-V族层106、第三III-V族层108和/或第四III-V族层110，可以有利于每个层(膜)的期望的结晶性，以及防止在这样的层的每一个之间的界面处(例如，在第二III-V族层106、第三III-V族层108和/或第四III-V族层110之间的界面处)和/或在第一III-V族层104和第二III-V族层106之间的界面处的氧化和/或缺陷。
上述限定的第二III-V族层106、第三III-V族层108和/或第四III-V族层110可以形成为一个或多个半导体纳米棒，该半导体纳米棒包括如下所述的马约拉纳费米子设备的一个或多个量子阱，其中第三III-V族层108可以包括有源层。例如，第二III-V族层106、第三III-V族层108和/或第四III-V族层110可以形成为悬浮在半导体设备中的马约拉纳费米子设备的一个或多个离子注入限定的纳米棒，其中第三III-V族层108可以包括有源层。例如，第二III-V族层106、第三III-V族层108和/或第四III-V族层110可以形成为如下所述并且在图22A和22B中示出的马约拉纳费米子设备2206的一个或多个离子注入限定的纳米棒406，其中第三III-V族层108可以包括有源层。
第一III-V族层104(外延半导体)可以外延生长在衬底层102上。可以基于衬底层102和第二III-V族层106的组成来选择用于第一III-V族层104的材料。在一个实施例中，第一III-V族层104由砷化铟铝(InAlAs)形成，以匹配相邻的第二III-V族层106的晶格。在一个实施例中，第一III-V族层104的组成从衬底层102到第二III-V族层106逐渐变化，以避免在第二III-V族层106中产生晶体缺陷(例如，位错)。在一个实施例中，组成的逐渐变化是线性变化。例如，如果衬底层102包括砷化镓(GaAs)并且第二III-V族层106包括砷化铟(InAs)，则难以直接在衬底层102的GaAs上生长足够高质量的InAs层。由此，第一III-V族层104在具有GaAs的衬底层102处开始，并且镓逐渐地被铟替换以最终匹配第二III-V族层106的InAs。材料的这些示例并不旨在是限制性的。根据本公开内容，本领域普通技术人员将能够设想适用于形成第一III-V族层104的许多其他材料，并且在示例性实施例的范围内被设想到这些材料。
第二III-V族层106(外延半导体)可以外延生长在第一III-V族层104上。基于第三III-V族层108的组成来选择用于第二III-V族层106和第四III-V族层110的材料，以提供高于特定质量阈值的晶体质量。在一个实施例中，以一比一的比率将InAs用于第三III-V族层108，使用0.8In比1Ga比0.2As的比率的砷化铟镓(InGaAs)用于第二III-V族层106和第四III-V族层110。在一个实施例中，使用0.7In比1Ga比0.3As的比率的砷化铟镓(InGaAs)用于第三III-V族层108，使用0.53In比1Ga比0.47As的比率或0.52In比1Ga比0.48As的比率的砷化铟镓(InGaAs)用于第二III-V族层106和第四III-V族层110。在一个实施例中，将锑化铟(InSb)用于第三III-V族层108，将In0.80-0.90Al0.1-0.2Sb(使用1In比0.8-0.9Al比0.1-0.2Sb的比率的锑化铟铝(InAlSb))用于第二III-V族层106和第四III-V族层110。在一个实施例中，使用磷化铟(InP)作为衬底，第二III-V族层106与衬底层102的InP是晶格匹配的。然而，第二III-V族层106和第四III-V族层110可以使用相同的材料或不同的材料来形成。此外，在一些实施例中，不形成第四III-V族层110。材料的这些示例并不旨在是限制性的。根据本公开内容，本领域普通技术人员将能够设想适用于形成第二III-V族层106和第四III-V族层110的许多其他材料，并且在说明性实施例的范围内设想这些材料。在一个实施例中，第二III-V族层106为大约4nm厚，但是在示例性实施例的范围内更厚或更薄的层也是可能的并且被设想到。
第三III-V族层108可以外延生长在第二III-V族层106上。在一个实施例中，第三III-V族层108由使用一比一的In：As比率的砷化铟(InAs)、使用0.7In比1Ga比0.3As的比率的砷化铟镓(InGaAs)、或锑化铟(InSb)形成。衬底材料的这些示例并不旨在是限制性的。根据本公开内容，本领域普通技术人员将能够想到适用于形成衬底层102的许多其他材料，并且它们也在说明性实施例的范围内被设想到。在一个实施例中，第三III-V族层108是大约7nm厚，但是在示例性实施例的范围内更厚或更薄的层也是可能的并且被设想到。
第四III-V族层110(外延半导体)可以外延生长在第三III-V族层108上。在一个实施例中，第四III-V族层110为大约5nm厚，但是在示例性实施例的范围内更厚或更薄的层也是可能的并且被设想到。第二III-V族层106和第四III-V族层110保护第三III-V族层108的表面在制造期间免受损坏。第三III-V族层108的受损部分可能使设备特性劣化。由此，如果在制造期间损坏的风险足够低，则可能不在第三III-V族层108上形成第四III-V族层110。此外，第二III-V族层106和第四III-V族层110可以是相同的材料或不同的材料。
图2示出了根据本文所述的一个或多个实施例的在形成超导层以形成马约拉纳费米子设备之后的图1的示例非限制性设备100的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备200可以包括在形成超导层202之后的设备100的示例非限制性替代实施例。超导层202可以包括一种或多种超导材料，包括但不限于铝(AL)和/或其他超导材料。在一个实施例中，超导层202可以包括范围从大约5nm至大约50nm的厚度(例如，高度)。
可以使用在外延生长炉中执行的外延膜生长工艺(例如，外延沉积)在第四III-V族层110上形成(例如，生长)超导层202。在一个实施例中，可以使用在相同的外延生长炉中执行的相同的外延膜生长工艺在第四III-V族层110上生长超导层202，所述相同的外延膜生长工艺可以用于生长第二III-V族层106、第三III-V族层108和/或第四III-V族层110，如上所述。例如，第二III-V族层106、第三III-V族层108、第四III-V族层110和/或超导层202可以在相同的制造阶段期间一起原位生长(例如，在外延生长炉中执行的原位外延膜生长)。利用这样的原位外延膜生长工艺来以这样的方式生长第二III-V族层106、第三III-V族层108、第四III-V族层110和/或超导层202，可以有利于每个层的期望的结晶性，并且防止在这样的层的每一个之间的界面处(例如，在第二III-V族层106、第三III-V族层108和/或第四III-V族层110之间的界面处)和/或在第四III-V族层110和超导层202之间的界面处的氧化和/或缺陷。
如上所述，第二III-V族层106、第三III-V族层108和/或第四III-V族层110可以形成到马约拉纳费米子设备的一个或多个半导体纳米棒中(例如，形成到如下文描述并在图22A和22B中示出的马约拉纳费米子设备2206的一个或多个离子注入限定的纳米棒406中)。如上所述，在第四III-V族层110上的超导层202的形成可以提供在这样的一个或多个半导体纳米棒上的超导材料的形成，这使能在超导层202和第四III-V族层110的界面处观察一个或多个马约拉纳费米子行为和/或特性。
图3A示出了根据本文描述的一个或多个实施例的在形成抗蚀剂层之后的图2的示例非限制性设备200的第一侧的顶视图。在一个示例中，设备200的第一侧可包括图3A中所示的设备300的第一侧，该第一侧可包括设备300的顶侧。图3B示出了如沿着由线302限定的平面观看的设备300的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备300可包括在形成第一抗蚀剂层304之后的设备200的示例非限制性替代实施例。第一抗蚀剂层304可以包括光致抗蚀剂材料，其可以被使用上述限定的一种或多种光刻、图案化和/或光致抗蚀剂技术(例如，光刻图案化工艺)而形成在超导层202上。第一抗蚀剂层304可包括光致抗蚀剂，包括但不限于正色调光致抗蚀剂、负色调光致抗蚀剂、混合色调光致抗蚀剂和/或其他光致抗蚀剂。
第一抗蚀剂层304可以包括图案抗蚀剂，其可以用于限定设备300的区域，该区域可以被显影成马约拉纳费米子设备和/或其的一个或多个部件。例如，第一抗蚀剂层304可以包括图案抗蚀剂，其可以用作离子注入掩模以限定用于马约拉纳纳米线(例如，纳米棒)和/或量子点的超导体区和/或量子阱区，以及用于量子点之间的半导体链路的区域(例如，如下所述)。
在一个示例中，第一抗蚀剂层304可以用作离子注入掩模以限定图3A中示出的区域306，区域306包括设备300的“U”形区域，其可以被显影成包括一个或多个离子注入限定的纳米棒和/或一个或多个离子注入限定的感测区的马约拉纳费米子设备。在该示例中，“U”形区域306可以包括一个或多个子区域308，其可以被形成为使得它们沿着如图3A所示的由线302限定的平面(例如，平行于由线302限定的平面)来延伸，其中这样的子区域308可以被显影成马约拉纳费米子设备的一个或多个离子注入限定的纳米棒(例如，马约拉纳费米子设备2206的一个或多个离子注入限定的纳米棒406)。在这些示例中，“U”形区域306可还包括子区域310，其可以被形成为使得其垂直于由图3A中所示的线302限定的平面来延伸，其中，这样的子区域310可被显影成马约拉纳费米子设备的包括一个或多个量子点的一个或多个离子注入限定的感测区(例如，马约拉纳费米子设备2206的一个或多个离子注入限定的感测区408)。
虽然在图3A中以“U”形配置描述了区域306，但是应理解的是，在本文中描述的本公开的各种实施例不限于此。例如，区域306可以包括各种不同的配置(例如，“E”、“F”、“H”、“K”、“L”、“T”等)，这些配置可被用来限定马约拉纳费米子设备和/或其的一个或多个部件，如以上根据本文描述的一个或多个实施例所描述的。另外地或可替代地，尽管区域306的“U”形配置可以产生数量上为两个(2)的这样的离子注入限定的纳米棒和数量上为一个(1)的这样的离子注入限定的感测区，但是应理解的是，本文描述的本公开的不同实施例不限于此。例如，使用不同配置来形成区域306可分别产生各种数量的上述这样的离子注入限定的纳米棒和/或这样的离子注入限定的感测区。
图4A示出了根据本文描述的一个或多个实施例的在执行离子注入工艺以形成离子注入限定的纳米棒和离子注入限定的感测区之后的图3A和3B的示例非限制性设备300的第一侧的顶视图。在一个示例中，设备300的第一侧可包括图4A中所示的设备400的第一侧，该第一侧可包括设备400的顶侧。图4B示出了如沿着由线402限定的平面观看的设备400的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备400可包括在执行离子注入工艺以形成图4A和4B所示的离子注入区404之后的设备300的示例非限制性替代实施例，由此有利于对设备400的一个或多个电路区的限定。例如，可以执行离子注入工艺以将低剂量离子注入注入到第二III-V族层106、第三III-V族层108和/或第四III-V族层110中，以限定马约拉纳费米子设备(例如，马约拉纳费米子设备2206)的电路区。例如，可以执行离子注入工艺以将包括但不限于氦(He)、氢(H2)、氧(O2)、氩(Ar)、镓(Ga)和/或其他离子注入的低剂量离子注入注入到第二III-V族层106、第三III-V族层108和/或第四III-V族层110中，以限定包括上述一个或多个量子点的一个或多个离子注入限定的纳米棒和/或一个或多个离子注入限定的感测区。
如上所述的离子注入工艺可用于限定马约拉纳费米子设备(例如，马约拉纳费米子设备2206)的这样的电路区，因为离子注入使III-V族半导体化合物材料的导电性去激活(例如，通过破坏III-V族半导体化合物材料的晶体结构)，从而有效地制造这样的材料绝缘体。基于使用“U”形第一抗蚀剂层304来执行如上所述的这样的离子注入工艺以限定区域306，可以在图4A所示的子区域308中限定图4B中示出为虚线的离子注入限定的纳米棒406。另外地或替代地，基于使用“U”形第一抗蚀剂层304来执行这样的离子注入工艺以限定区域306，可以在图4A中所示出的子区域310中限定在图4B中示出为虚线的离子注入限定的感测区408，其中，这样的离子注入限定的感测区408可以包括一个或多个量子点。
例如，离子注入限定的纳米棒406可以包括第二III-V族层106、第三III-V族层108和/或第四III-V族层110的部分，其在图4B中被示出为虚线并且在子区域308内。在该示例中，由于第二III-V族层106、第三III-V族层108和/或第四III-V族层110的这样的区域在设备400的所有其他区域的离子注入之后将保持导电，因此它们可以被限定为马约拉纳费米子设备的电路区。在另一个示例中，离子注入限定的感测区408可以包括第二III-V族层106、第三III-V族层108和/或第四III-V族层110的部分，其在图4B中被示出为虚线并且在子区域310内。在该示例中，由于第二III-V族层106、第三III-V族层108和/或第四III-V族层110的这样的区域在设备400的所有其他区域的离子注入之后将保持导电，因此它们可以被限定为马约拉纳费米子设备的电路区。在以上提供的示例中，离子注入限定的纳米棒406和/或离子注入限定的感测区408可以被限定为马约拉纳费米子设备的电路区，因为执行这样的离子注入工艺可以使在如由图4A和4B中的离子注入区404所示的被离子注入的所有区域中的第二III-V族层106、第三III-V族层108和/或第四III-V族层110导电性去激活(例如，通过破坏其晶体结构)，这是由于这样的离子注入区404在执行离子注入之后具有电介质特性。
执行上述离子注入工艺可以有效地产生耦合到可以包括马约拉纳费米子设备的部件的超导层202、离子注入限定的纳米棒406和/或离子注入限定的感测区408的离子注入区404。耦合到超导层202、离子注入限定的纳米棒406、和/或离子注入限定的感测区408的离子注入区404的这样的形成可以实现马约拉纳费米子设备在量子计算设备中的悬浮。例如，参考图22A和22B，耦合到超导层202、离子注入限定的纳米棒406和/或离子注入限定的感测区408的离子注入区404的形成可以在如下所述去除封装膜1404的一部分之后实现马约拉纳费米子设备2206在设备2200中的悬浮。
利用这样的离子注入工艺可以防止损坏设备400的材料，该损坏可以通过使用其他技术来限定这样的电路区引起，例如反应离子蚀刻(RIE)和/或清洁工艺。例如，这样的离子注入工艺可以防止损坏包括离子注入限定的纳米棒406和/或离子注入限定的感测区408的第二III-V族层106、第三III-V族层108和/或第四III-V族层110的区域。在该示例中，这样的离子注入工艺还可以防止对超导层202的损坏。
在一个实施例中，子区域308和/或离子注入限定的纳米棒406可以各自包括范围从约20nm至约1,000nm的长度和/或范围从约5nm至约200nm的宽度。在另一实施例中，子区域310和/或离子注入限定的感测区408可包括范围从约20nm至约1,000nm的长度和/或范围从约5nm至约200nm的宽度。
图5A示出了根据本文所述的一个或多个实施例的在执行湿法蚀刻工艺以去除超导层的部分之后的图4A和4B的示例非限制性设备400的第一侧的顶视图。在一个示例中，设备400的第一侧可包括图5A中所示的设备500的第一侧，该第一侧可包括设备500的顶侧。图5B示出了如沿着由线502限定的平面观看的设备500的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备500可包括在对超导层202执行湿法蚀刻工艺以去除超导层202的除了残留在第一抗蚀剂层304下方的部分之外的所有部分之后的设备400的示例非限制性替代实施例，如图5A和5B所示。例如，可以执行使用氢氧化四甲铵(TMAH)的湿法蚀刻工艺来去除超导层202的这样的部分，由此有利于超导层202在离子注入限定的纳米棒406和/或离子注入限定的感测区408之上的对准。
图6A示出了根据本文描述的一个或多个实施例的在第一抗蚀剂层上和/或周围形成第二抗蚀剂层之后的图5A和5B的示例非限制性设备500的第一侧的顶视图。在一个示例中，设备500的第一侧可包括图6A中所示的设备600的第一侧，该第一侧可包括设备600的顶侧。图6B示出了如沿着由线602限定的平面观看的设备600的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备600可包括在第一抗蚀剂层304上和/或周围形成第二抗蚀剂层604之后的设备500的示例非限制性替代实施例，如图6A和6B所示。第二抗蚀剂层604可包括上述限定的光致抗蚀剂材料中的一种或多种，该光致抗蚀剂材料可使用如上限定的一种或多种光刻、图案化、和/或光致抗蚀剂技术(例如，光刻图案化工艺)形成在第一抗蚀剂层304上和/或周围，如图6A和6B所示。
第二抗蚀剂层604可以包括图案抗蚀剂，其可以用于图案化图6A中所示的开口606，该开口限定了超导层202的一部分，其将被去除以使得能够竖直地跨离子注入限定的纳米棒406形成一个或多个控制栅极。在一些实施例中(图中未示出)，例如，在采用接合方法的实施例中，不施加第二抗蚀剂层604。
由第二抗蚀剂层604限定的开口606可以实现从每个离子注入限定的纳米棒406的一侧(例如，表面)去除超导层202的部分，由此暴露每个离子注入限定的纳米棒406的这样的一侧，同时使超导层202的所有其他部分不受干扰(例如，保持超导层202的部分耦合到(例如，通信地、电地、可操作地、光学地、物理地等)离子注入限定的纳米棒406)。由第二抗蚀剂层604限定的开口606可以使得能够去除上面描述并在图6A中示出的超导层202的部分，以使得能够竖直地跨离子注入限定的纳米棒406形成一个或多个控制栅极(例如，下面描述并在图22A和22B中示出的布线1206a、1206b)，从而使得可以向不被超导层202阻挡的离子注入限定的纳米棒406施加电压(例如，电场将不会被超导层202屏蔽)。这样的电压可以被施加到离子注入限定的纳米棒406以调节离子注入限定的纳米棒406的电势。
图7A示出了根据本文描述的一个或多个实施例的在执行湿法蚀刻工艺以从离子注入限定的纳米棒去除超导层的部分之后和在剥离第一和第二抗蚀剂层之后的图6A和6B的示例非限制性设备600的第一侧的顶视图。在一个示例中，设备600的第一侧可以包括图7A中所示的设备700的第一侧，其可以包括设备700的顶侧。图7B示出了如沿着由线702限定的平面观看的设备700的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备700可以包括在执行湿法蚀刻工艺以如上所述从离子注入限定的纳米棒406去除超导层202的部分之后和在剥离第一抗蚀剂层304和第二抗蚀剂层604之后的设备600的示例非限制性替代实施例。
在一个示例中，可以执行使用氢氧化四甲铵和(TMAH)的湿法蚀刻工艺，以从离子注入限定的纳米棒406去除超导层202的这样的部分，从而暴露每个离子注入限定的纳米棒406的表面，上述一个或多个控制栅极可以耦合到该表面(例如，以下描述并在图22A和22B中示出的布线1206a、1206b)。例如，可以执行使用TMAH的湿法蚀刻工艺，以从离子注入限定的纳米棒406去除超导层202的这样的部分，从而如图7A所示的暴露每个离子注入限定的纳米棒406中的第四III-V族层110的表面，其中，上述一个或多个控制栅极可以耦合到在离子注入限定的纳米棒406中的一个或两个中的第四III-V族层110的这样的表面。基于执行这样的湿法蚀刻工艺，可使用有机溶剂来剥离(例如，去除和/或冲洗掉)第一抗蚀剂层304和第二抗蚀剂层604。
图8A示出了根据本文描述的一个或多个实施例的在形成抗蚀剂层之后的图7A和图7B的示例非限制性设备700的第一侧的顶视图。在一个示例中，设备700的第一侧可包括图8A中所示的设备800的第一侧，该第一侧可包括设备800的顶侧。图8B示出了沿着由线802限定的平面观看的设备800的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备800可包括在设备700的部分上形成可包括第一抗蚀剂层304的抗蚀剂层之后的设备700的示例非限制性替代实施例，如图8A和8B所示。第一抗蚀剂层304可包括能够使用上述限定的一个或多个光刻、图案化、和/或光致抗蚀剂技术(例如，光刻图案化工艺)形成的上述限定的光致抗蚀剂材料中的一种或多种。第一抗蚀剂层304可以包括图案抗蚀剂，其可用于图案化图8A中所示的开口804，该开口限定了将从第四III-V族层110去除的超导层202的一部分，从而使得能够通过暴露离子注入限定的感测区408的表面(例如，顶表面)来对离子注入限定的感测区408进行进一步的显影。
图9A示出了根据本文描述的一个或多个实施例的在执行湿法蚀刻工艺以半导电层去除超导层的部分之后的图8A和8B的示例非限制性设备800的第一侧的顶视图。在一个示例中，设备800的第一侧可包括图9A中示出的设备900的第一侧，该第一侧可包括设备900的顶侧。图9B示出了如沿着由线902限定的平面观看的设备900的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备900可以包括在执行湿法蚀刻工艺以从第四III-V族层110去除超导层202的部分之后的设备800的示例非限制性的替代实施例，如图8A、8B、9A和9B所示的开口804和904所示。从第四III-V族层110去除超导层202的这样的部分可以实现如下所述的对离子注入限定的感测区408的进一步显影。在一个示例中，可以执行使用TMAH的湿法蚀刻工艺，以从第四III-V族层110去除超导层202的这些部分。
图10A示出了根据本文描述的一个或多个实施例的在剥离抗蚀剂层之后的图9A和9B的示例非限制性设备900的第一侧的顶视图。在一个示例中，设备900的第一侧可包括图10A中所示的设备1000的第一侧，该第一侧可包括设备1000的顶侧。图10B示出了如沿着由线1002限定的平面观看的设备1000的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1000可包括在剥离第一抗蚀剂层304之后的设备900的示例非限制性替代实施例。在一个示例中，可以使用有机溶剂剥离(例如，去除和/或冲洗掉)第一抗蚀剂层304。
图11A示出了根据本文描述的一个或多个实施例的在形成抗蚀剂层之后的图10A和图10B的示例非限制性设备1000的第一侧的顶视图。在一个示例中，设备1000的第一侧可包括图11A中所示的设备1100的第一侧，该第一侧可包括设备1100的顶侧。图11B示出了如沿着由线1102限定的平面观看的设备1100的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1100可包括例如在设备1000的部分上形成可包括第一抗蚀剂层304的抗蚀剂层之后的设备1000的示例非限制性替代实施例，如图11A和11B所示。第一抗蚀剂层304可包括能够使用上述限定的一个或多个光刻、图案化、和/或光致抗蚀剂技术(例如，光刻图案化工艺)形成的上述限定的光致抗蚀剂材料中的一种或多种。第一抗蚀剂层304可包括能够用于图案化一个或多个开口1104的图案抗蚀剂，例如，如图11A和11B所示，开口1104限定设备1100的区域，其中一个或多个接触栅极(例如，电接触)可耦合到(例如，通信地、电地、可操作地、光学地、物理地等)该区域。例如，第一抗蚀剂层304可包括能够用于图案化一个或多个开口1104的图案抗蚀剂，例如，如图11A和11B所示，开口1104限定在离子注入限定的纳米棒406和/或离子注入限定的感测区408的一个或多个表面(例如，顶表面)上的区域，其中一个或多个接触栅极可耦合到该区域。在一个示例中，第一抗蚀剂层304可以包括具有底切轮廓的剥离结构，其中，金属可以被蒸镀到这样的剥离结构上以实现上述一个或多个接触栅极的形成。
图12A示出了根据本文描述的一个或多个实施例的在沉积金属层以形成一个或多个布线之后的图11A和11B的示例非限制性设备1100的第一侧的顶视图。在一个示例中，设备1100的第一侧可包括图12A中所示的设备1200的第一侧，该第一侧可包括设备1200的顶侧。图12B示出了如沿着由线1202限定的平面观看的设备1200的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1200可以包括在以下步骤之后的设备1100的示例非限制性替代实施例：清洁第四III-V族层110和超导层202的表面(例如，顶表面)；在设备1100上沉积金属层1204；和/或用溶剂冲洗设备1100，由此形成耦合到设备1100的一个或多个表面的一个或多个布线1206。例如，设备1200可包括在以下步骤之后的设备1100的示例非限制性替代实施例：清洁第四III-V族层110和超导层202的顶表面；使用金属蒸镀工艺在第四III-V族层110的顶表面(例如，离子注入限定的纳米棒406和/或离子注入限定的感测区408的顶表面)上沉积金属层1204；和/或用有机溶剂冲洗设备1100以形成耦合到第四III-V族层110的顶表面(例如，离子注入限定的纳米棒406和/或离子注入限定的感测区408的顶表面)的一个或多个布线1206。金属层1204可形成为使得布线1206可包括范围从大约5nm到大约100nm的厚度(例如，高度)和/或范围从大约5nm到大约50nm的宽度。如下面参考图22A、22B和24所描述的，布线1206可以包括布线1206a、1206b，其可以耦合到马约拉纳费米子设备2206和设备2400上的支撑区域2402中的一个或多个导电部件，其中设备2400可以包括量子计算设备。
金属层1204和/或一个或多个布线1206可包括导电部件，电流(例如，交流电和/或直流电)、电信号(例如，微波频率信号等)和/或光信号可流过该导电部件。可以使用一种或多种材料(包括但不限于铝(Al)、铜、铜合金(例如，铜镍)、金、铂、钯、金合金(例如，金钯)、黄铜和/或任何其他导电金属或合金)在设备1100的第一抗蚀剂层304、第四III-V族层110和/或超导层202上沉积(例如，经由金属蒸镀工艺)金属层1204和/或一个或多个布线1206。在一个示例中，一个或多个布线1206可以包括一个或多个导电部件，包括但不限于控制布线、隧道结栅极、箍缩(pinch)栅极、化学势控制栅极、感测布线、半导体连接器、电极、电路布线、接触和/或其他导电部件。
图13A示出了根据本文描述的一个或多个实施例的在去除抗蚀剂层和/或金属层之后的图12A和12B的示例非限制性设备1200的第一侧的顶视图。在一个示例中，设备1200的第一侧可包括图13A中所示的设备1300的第一侧，该第一侧可包括设备1300的顶侧。图13B示出了如沿着由线1302限定的平面观看的设备1300的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1300可包括在用溶剂冲洗设备1200以去除第一抗蚀剂层304和/或金属层1204之后的设备1200的示例非限制性替代实施例。例如，设备1300可包括在用有机溶剂冲洗设备1200以去除第一抗蚀剂层304(例如，先前使用第一抗蚀剂层304形成的剥离结构)和/或金属层1204之后的设备1200的示例非限制性替代实施例。对这样的层的去除可以产生包括耦合到第四III-V族层110的顶表面(例如，耦合到离子注入限定的纳米棒406和/或离子注入限定的感测区408的顶表面)的一个或多个布线1206的设备1300，如图13A和13B所示。
图14A示出了根据本文描述的一个或多个实施例的在形成封装膜之后的图13A和13B的示例非限制性设备1300的第一侧的顶视图。在一个示例中，设备1300的第一侧可包括图14A中所示的设备1400的第一侧，该第一侧可包括设备1400的顶侧。图14B示出了如沿着由线1402限定的平面观看的设备1400的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1400可包括在形成封装膜1404之后的设备1300的示例非限制性替代实施例。在一个示例中，可以使用上述限定的一种或多种材料沉积技术(例如，蒸镀技术、溅射技术、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、分子束外延(MBE)、电化学沉积(ECD)等)在设备1300上形成封装膜1404。在另一示例中，可以使用能够封装集成电路(如半导体设备)的组装工艺(例如，封装工艺、密封工艺等)在设备1300上形成封装膜1404。
封装膜1404在设备1300上的形成可以使能封装膜1404到设备1300的一个或多个元件(例如，层、膜、部件等)的耦合。例如，封装膜1404在设备1300上的形成可以使能封装膜1404到离子注入区404的耦合，离子注入区404可以耦合到可包括如上所述的马约拉纳费米子设备的部件的超导层202、离子注入限定的纳米棒406、和/或离子注入限定的感测区408。在该示例中，耦合到离子注入区404的封装膜1404的这样的形成可实现马约拉纳费米子设备在量子计算设备中的悬浮。例如，参考图22A和22B，耦合到离子注入区404的封装膜1404的这样的形成可以在如下所述去除封装膜1404的一部分之后实现马约拉纳费米子设备2206在设备2200中悬浮。
封装膜1404在设备1300上的形成可以使能翻转设备1400以访问设备1400的第二侧。例如，封装膜1404在设备1300上的形成可以使能翻转设备1400以访问设备1400的底侧，以在设备1400的这样的底侧上形成一个或多个附加的接触栅极(例如，一个或多个布线1206)，如下所述。
封装膜1404可以包括一种或多种材料，包括但不限于锗(Ge)、硅锗(SiGe)、氧化物、氧化钨、二氧化硅(SiO2)、砷化镓(GaAs)和/或其他材料。在一个示例中(图中未示出)，封装膜1404可以包括多层封装膜。例如，封装膜1404可以包括原子层沉积(ALD)膜和非晶层。在另一示例中，封装膜1404可以包括上述限定的材料中的一种或多种材料和/或可以形成在设备1300上以实现如上所述的设备1400的这样的翻转和/或可以进一步使用水溶液去除的其他材料。
图15A示出了根据本文描述的一个或多个实施例的在将第二衬底层接合至封装膜之后的图14A和14B的示例非限制性设备1400的第一侧的顶视图。在一个示例中，设备1400的第一侧可包括图15A中所示的设备1500的第一侧，该第一侧可包括设备1500的顶侧。图15B示出了如沿着由线1502限定的平面观看的设备1500的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1500可以包括在平坦化封装膜1404和/或将第二衬底层1504接合至封装膜1404之后的设备1400的示例非限制性替代性实施例。例如，设备1500可以包括在执行化学机械平坦化(CMP)以平坦化封装膜1404和/或使用晶圆接合工艺(例如，直接接合、等离子体激活接合、阳极接合、共晶(eutectic)接合、玻璃熔块(frit)接合、粘合剂接合、热压接合、瞬态液相扩散接合、表面激活接合等)将第二衬底层1504接合至封装膜1404之后的设备1400的示例非限制性示例替代性实施例。
在一个实施例中，第二衬底层1504可以包括与上述限定的衬底层102相同的材料中的一种或多种(例如，Si、Al2O3、SiGe、SiGeC、SiC、Ge合金、III/V族化合物半导体、II/VI族化合物半导体等)。第二衬底层1504可包括范围从约200μm至约750μm的厚度。
图16A示出了根据本文描述的一个或多个实施例的在去除衬底层之后的图15A和15B的示例非限制性设备1500的第一侧的顶视图。在一个示例中，设备1500的第一侧可包括图16A中所示的设备1600的第一侧，该第一侧可包括设备1600的顶侧。图16B示出了如沿着由线1602限定的平面观看的设备1600的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1600可包括在去除衬底层102之后的设备1500的示例非限制性替代实施例。例如，设备1600可包括在使用上述限定的一种或多种材料去除技术(例如，CMP、蚀刻、背研磨等)将衬底层102与第一III-V族层104分离之后的设备1500的示例非限制性替代实施例。
图17A示出了根据本文描述的一个或多个实施例的在去除半导电层之后的图16A和16B的示例非限制性设备1600的第一侧的顶视图。在一个示例中，设备1600的第一侧可包括图17A示出的设备1700的第一侧，该第一侧可包括设备1700的顶侧。图17B示出了如沿着由线1702限定的平面观看的设备1700的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1700可包括在去除第一III-V族层104之后的设备1600的示例非限制性替代实施例。例如，设备1700可包括在使用上述限定的一种或多种材料去除技术(例如，CMP、蚀刻、背研磨等)从第二III-V族层106去除第一III-V族层104之后的设备1600的示例非限制性替代实施例。
图18A示出了根据本文描述的一个或多个实施例的在旋转并形成抗蚀剂层之后的图17A和17B的示例非限制性设备1700的第二侧的顶视图。在一个示例中，设备1700的第二侧可包括图18A中所示的设备1800的第二侧，该第二侧可包括设备1800的底侧。图18B示出了如沿着由线1802限定的平面观看的设备1800的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1800可包括在翻转设备1700(例如，围绕垂直于页面的轴旋转180度)并在设备1700的部分上形成可包括第一抗蚀剂层304的抗蚀剂层之后的设备1700的示例非限制性替代实施例，如图18A和18B所示。第一抗蚀剂层304可包括可使用上述限定的一个或多个光刻、图案化、和/或光致抗蚀剂技术(例如，光刻图案化工艺)形成的上述限定的光致抗蚀剂材料中的一种或多种。第一抗蚀剂层304可包括可用于图案化一个或多个开口1804的图案抗蚀剂，例如，如图18A和18B所示，该开口1804限定设备1800的区域，其中一个或多个接触栅极(例如，电接触)和/或在一些实施例中的扩展电极层可耦合到(例如，通信地、电地、可操作地、光学地、物理地等)该区域上。例如，第一抗蚀剂层304可包括可用于图案化一个或多个开口1804的图案抗蚀剂，例如，如图18A和18B所示，该开口1804限定在离子注入限定的纳米棒406和/或离子注入限定的感测区408的一个或多个表面(例如，底表面)上的区域，其中一个或多个接触栅极和/或在一些实施例中的扩展电极层可耦合到该区域上。在一个示例中，第一抗蚀剂层304可以包括具有底切轮廓的剥离结构，其中，金属可以被蒸镀到这样的剥离结构上以实现上述一个或多个接触栅极的形成。
图19A示出了根据本文描述的一个或多个实施例的在沉积金属层以形成一个或多个布线之后的图18A和18B的示例非限制性设备1800的第二侧的顶视图。在一个示例中，设备1800的第二侧可包括图19A中所示的设备1900的第二侧，该第二侧可包括设备1900的底侧。图19B示出了如沿着线1902限定的平面观看的设备1900的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备1900可包括在以下步骤之后的设备1800的示例非限制性替代实施例：清洁第二III-V族层106的表面(例如，底表面)；在设备1800上沉积金属层1204；和/或用溶剂冲洗设备1800，从而形成耦合到设备1800的一个或多个表面的一个或多个布线1206(例如，除了如上所述形成在设备1200上的一个或多个布线1206之外)和/或在一些实施例中形成耦合到设备1800的这样的一个或多个表面的扩展电极层1904(例如，在设备1900上形成扩展电极层1904可以是可选的)。由于在设备1900上形成扩展电极层1904可以是可选的，因此为了清楚起见，在图19B中未示出。在一个示例中，设备1900可以包括在以下步骤之后的设备1800的非限制性替代实施例：清洁第二III-V族层106的底表面；使用金属蒸镀工艺在第二III-V族层106的底表面(例如，离子注入限定的纳米棒406和/或离子注入限定的感测区408的底表面)上沉积金属层1204；和/或用有机溶剂冲洗设备1800以形成耦合到第二III-V族层106的底表面(例如，离子注入限定的纳米棒406和/或离子注入限定的感测区408的底表面)的一个或多个布线1206和/或在一些实施例中的扩展电极层1904。
如上所述，金属层1204和/或一个或多个布线1206可包括导电部件，其中电流(例如，交流电和/或直流电)、电信号(例如，微波频率信号等)和/或光信号可流过该导电部件。可以使用包括但不限于铝(Al)、铜、铜合金(例如，铜镍)、金、铂、钯、金合金(例如，金钯)、黄铜和/或任何其他导电金属或合金的一种或多种材料，将金属层1204和/或一个或多个布线1206沉积(例如，经由金属蒸镀工艺)到设备1100的第一抗蚀剂层304和/或第二III-V族层106上。在一个示例中，一个或多个布线1206可以包括一个或多个导电部件，包括但不限于控制布线、隧道结栅极、箍缩栅极、化学势控制栅极、感测布线、半导体连接器、电极、电路布线、接触和/或其他导电部件。金属层1204可被形成为使得布线1206可包括范围从大约5nm到大约100nm的厚度(例如，高度)和/或范围从大约5nm到大约50nm的宽度。在一个实施例中，金属层1204可以被形成为使得布线1206可以包括范围从20nm到50nm的厚度(例如，高度)。
在扩展电极层1904耦合到第二III-V族层106的一个或多个表面(例如，底表面)(例如，离子注入限定的纳米棒406和/或离子注入限定的感测区408的底表面)的实施例中，扩展电极层1904可以包括准粒子吸除(gettering)结构，该准粒子吸除结构可以从设备1900的一个或多个部件(例如，离子注入限定的纳米棒406、离子注入限定的感测区408、马约拉纳费米子设备2206等)排斥不期望的准粒子。例如，扩展电极层1904可以包括准粒子吸除结构，该结构可以使得能够在离子注入限定的纳米棒406上施加电荷，其中这样的电荷可以充当屏障以排斥可接近离子注入限定的纳米棒406和/或离子注入限定的感测区408的准粒子电子。通过防止准粒子电子迁移至离子注入限定的纳米棒406和/或离子注入限定的感测区408并淬灭马约拉纳费米子(这可以破坏它的相干性)，扩展电极层1904可以由此有利于离子注入限定的纳米棒406和/或离子注入限定的感测区408的减少的缺陷和/或改善的寿命。由于扩展电极层1904是可选的，所以其仅出于说明的目的在图19A中描述，并且应当理解的是，根据本文描述的一个或多个实施例的本公开不限于此。
在扩展电极层1904耦合到如上所述的第二III-V族层106的一个或多个表面(例如，底表面)(例如，离子注入限定的纳米棒406和/或离子注入限定的感测区408的底表面)的实施例中，扩展电极层1904可以包括用于形成金属层1204和/或布线1206的相同类型的导电部件和/或相同的材料。在一个示例中，扩展电极层1904可以与金属层1204和/或布线1206同时形成和/或使用与如上所述的用于形成金属层1204和/或布线1206的金属沉积工艺相同的金属沉积工艺来形成。在另一示例中，扩展电极层1904可以在与金属层1204和/或布线1206不同的时间形成，使用与如上所述的用于形成金属层1204和/或布线1206的金属沉积工艺不同的金属沉积工艺来形成，和/或使用与可用于形成金属层1204和/或布线1206的上述材料不同的材料来形成。在一些实施例中，扩展电极层1904可包括范围从约300nm至约5,000nm的宽度和/或范围从约300nm至约5,000nm的长度。
图20A示出了根据本文描述的一个或多个实施例的在去除抗蚀剂层和金属层之后的图19A和19B的示例非限制性设备1900的第二侧的顶视图。在一个示例中，设备1900的第二侧可包括图20A中所示的设备2000的第二侧，该第二侧可包括设备2000的底侧。图20B示出了如沿着由线2002限定的平面观看的设备2000的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。因为扩展电极层1904是可选的，所以仅出于说明的目的在图20A和图20B中示出，并且应当理解的是，根据本文描述的一个或多个实施例的本公开不限于此。
设备2000可包括在用溶剂冲洗设备1900以去除第一抗蚀剂层304和/或金属层1204之后的设备1900的示例非限制性替代实施例。例如，设备2000可包括在用有机溶剂冲洗设备1900以去除第一抗蚀剂层304(例如，先前使用第一抗蚀剂层304形成的剥离结构)和/或金属层1204之后的设备1900的示例非限制性替代实施例。对这样的层的去除可以产生设备2000，该设备2000包括耦合到第四III-V族层110的顶表面(例如，耦合到离子注入限定的纳米棒406和/或离子注入限定的感测区408的顶表面)的一个或多个布线1206和/或在一些实施例中的扩展电极层1904。
在一些实施例中，如图20A和20B所示，一个或多个布线1206可以包括可耦合到第二III-V族层106和/或第四III-V族层110(例如，耦合到离子注入限定的纳米棒406和/或离子注入限定的感测区408的顶表面和/或底表面)的布线1206a、1206b。布线1206a、1206b可以包括控制布线结构(例如，电极)。例如，布线1206a可以包括化学势控制电极，其能够在布线1206a上施加电压以将离子注入限定的纳米棒406的能量更改为零能量状态以形成马约拉纳费米子(例如，以有利于观察马约拉纳费米子特征、行为等)。在另一示例中，布线1206b可以包括允许这样的马约拉纳费米子与量子结构(例如，设备2000的包括量子点的量子阱、离子注入限定的感测区408等)相互作用的箍缩栅极。例如，改变箍缩栅极的电压允许电流流过设备2000的一个或多个部件(例如，第二III-V族层106、第三III-V族层108、第四III-V族层110、超导层202、离子注入限定的纳米棒406、离子注入限定的感测区408等)，并且实现对马约拉纳费米子结构的感测(例如，有利于观察马约拉纳费米子特征、行为等)。
图21A示出了根据本文描述的一个或多个实施例的在从封装膜去除离子注入区的一个或多个部分以形成一个或多个开口之后的图20A和20B的示例非限制性设备2000的第二侧的顶视图。在一个示例中，设备2000的第二侧可包括图21A中示出的设备2100的第二侧，该第二侧可包括设备2100的底侧。图21B示出了如沿着由线2102限定的平面观看的设备2100的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
由于扩展电极层1904是可选的，因此仅出于说明的目的在图21A中示出，并且应当理解的是，根据本文描述的一个或多个实施例的本公开不限于此。为了清楚起见，在图21B中未示出扩展电极层1904。
设备2100可包括在从封装膜1404去除离子注入区404的一个或多个部分以形成的一个或多个开口2104之后的设备2000的示例非限制性替代实施例，如图21A和21B所示。例如，设备2100可包括在离子注入区404的表面上形成图案抗蚀剂(例如，使用上述一种或多种光刻技术的第一抗蚀剂层304)和/或从封装膜1404去除离子注入区404的这样的一个或多个部分以形成一个或多个开口2104(例如，使用上述一种或多种材料去除技术(例如，CMP、蚀刻等))之后的设备2000的示例非限制性替代实施例。在该示例中，这样的开口2104的形成可以暴露封装膜1404的表面以使得能够去除封装膜1404的一个或多个部分，如以下所描述的。
图22A示出了根据本文描述的一个或多个实施例的在去除封装膜的一个或多个部分以形成一个或多个中空空间以及悬浮的马约拉纳费米子设备之后的图21A和21B的示例非限制性设备2100的第二侧的顶视图。在一个示例中，设备2100的第二侧可包括图22A中所示的设备2200的第二侧，该第二侧可包括设备2200的底侧。图22B示出了如沿着由线2202限定的平面观看的设备2200的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
由于扩展电极层1904是可选的，因此仅出于说明的目的在图22A中示出，并且应当理解的是，根据本文描述的一个或多个实施例的本公开不限于此。为了清楚起见，在图22B中未示出扩展电极层1904。
设备2200可包括在从设备2100去除封装膜1404的一个或多个部分以形成一个或多个中空空间2204之后的设备2100的示例非限制性替代实施例，如图22A和22B所示。例如，设备2200可以包括在使用例如湿法蚀刻工艺(例如，使用温和的湿法蚀刻溶液，诸如例如水、有机溶剂等)、等离子体处理(例如，温和的等离子体材料去除)、和/或其他材料去除技术从设备2100去除封装膜1404的这样的一个或多个部分之后的设备2100的示例非限制性替代性实施例。
由于封装膜1404在图21A和21B中被示出为直接耦合到超导层202、离子注入限定的纳米棒406、和/或离子注入限定的感测区408，并且由于封装膜1404可以包括如上所述的非晶和/或电介质膜，因此它可能具有缺陷，这些缺陷可能导致可形成在设备2100中的马约拉纳费米子的淬灭。因此，去除封装膜1404可以防止这样的直接耦合，从而防止可形成在设备2100中的这样的马约拉纳费米子的淬灭。
在一个实施例中，设备2200可包括量子计算设备(例如，量子电路、量子硬件、量子处理器、量子计算机等)，该量子计算设备包括在图22A和22B中被示出为粗虚线的马约拉纳费米子设备2206。去除封装膜1404的这样的部分以形成如上所述的中空空间2204可以由此将马约拉纳费米子设备2206的一侧或多侧暴露于设备2200的中空空间2204。例如，马约拉纳费米子设备2206可以包括第二III-V族层106、第三III-V族层108、第四III-V族层110、超导层202、离子注入限定的纳米棒406、和/或离子注入限定的感测区408的部分，如在图22A和22B中示出的粗虚线所示。在该示例中，一个或多个这样的元件的一个或多个表面可以包括马约拉纳费米子设备2206的一侧或多侧，其可以暴露于中空空间2204。例如，如图22B所示，马约拉纳费米子设备2206的第四III-V族层110、超导层202、离子注入限定的纳米棒406和/或离子注入限定的感测区408的一个或多个表面可以包括马约拉纳费米子设备2206的可以暴露于中空空间2204的一侧或多侧。
在另一示例中(图中未示出)，马约拉纳费米子设备2206的第二III-V族层106、离子注入限定的纳米棒406、和/或离子注入限定的感测区408的一个或多个表面可以包括马约拉纳费米子设备2206的可以暴露于中空空间2204的这样的一侧或多侧，该中空空间2204可以位于第二III-V族层106上方(例如，相对于图22B中所示出的元件的布局，位于第二III-V族层106“上方”)。在上面描述的一个或多个示例中，在马约拉纳费米子设备2206上方和/或下方的中空空间2204的这样的形成可以使得马约拉纳费米子设备2206能够悬浮在设备2200中(例如，相对于图22B中描述的元件的布局，“上方”和/或“下方”)。例如，如图21A、21B、22A和22B所示，在形成开口2104之后，离子注入区404的部分可以保持被耦合到马约拉纳费米子设备2206。离子注入区404的这样的剩余部分可以进一步耦合到在马约拉纳费米子设备2206上方和/或下方(例如，相对于图22B中所示出的元件的布局，“上方”和/或“下方”)形成中空空间2204之后剩余的封装膜1404的部分，如图22A和22B所示。如图22A和图22B所示，在马约拉纳费米子设备2206上方和/或下方(例如，相对于图22B所示的元件的布局，“上方”和/或“下方”)形成中空空间2204之后，封装膜1404的这样的剩余部分还可以保持被耦合到第二衬底层1504。在分别形成开口2104和/或中空空间2204之后剩余的离子注入区404和/或封装膜1404的这样的剩余部分可以提供马约拉纳费米子设备2206的物理(例如，机械)支撑，以使得如图22A和22B所示，能够使马约拉纳费米子设备2206悬浮在设备2200中的中空空间2204上方和/或下方(例如，相对于图22B中所示出的元件的布局，“上方”和/或“下方”)。
在另一示例中，如图22A和22B中所示，一个或多个布线1206a、1206b可以耦合到上述马约拉纳费米子设备2206的可以暴露于设备2200的中空空间2204的这样的一侧或多侧。在该示例中，这样的布线1206a、1206b可以在设备2200的中空空间2204中被耦合到马约拉纳费米子设备2206的多侧。如下面参考图24所描述的，布线1206a、1206b可以进一步耦合到设备2400上的支撑区域2402的一个或多个导电部件，其中，设备2400可以包括量子计算设备。
如上所述，在一些实施例中，扩展电极层1904的形成可以是可选的。在扩展电极层1904形成在设备2200中的实施例中，该扩展电极层1904可耦合到第二III-V族层106的一个或多个表面(例如，底表面)(例如，离子注入限定的纳米棒406的底表面)，如图22A所示。在扩展电极层1904形成在设备2200中的另一实施例(图中未示出)中，该扩展电极层1904可以耦合到第四III-V族层110和/或超导层202的一个或多个表面(例如，顶表面)(例如，离子注入限定的纳米棒406和/或离子注入限定的感测区408的顶表面)。
图23A示出了根据本文描述的一个或多个实施例的在去除封装膜的一个或多个部分和沉积一个或多个金属衬垫之后的图21A和21B的示例非限制性设备2100的第二侧的顶视图。在一个示例中，设备2100的第二侧可以包括图23A中所示的设备2300的第二侧，该第二侧可以包括设备2300的底侧。图23B示出了如沿着由线2302限定的平面观看的设备2300的截面侧视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。由于扩展电极层1904是可选的，因此仅出于说明的目的在图23A和23B中示出，并且应当理解的是，根据本文描述的一个或多个实施例的本公开不限于此。
设备2300可以包括在从设备2100去除封装膜1404的一个或多个部分和/或沉积可以包括金属层1204和/或金属布线1206的一个或多个金属衬垫2304之后的设备2100的示例非限制性替代性实施例。例如，设备2300可以包括在使用开口2104从设备2100去除封装膜1404的这样的一个或多个部分(例如，使用水、有机溶剂等的湿法蚀刻)并且使用以上所描述的一种或多种材料沉积技术沉积金属衬垫2304之后的设备2100的示例非限制性示例替代性实施例。在一个实施例中(图中未示出)，可以形成金属衬垫2304，以使得它们耦合到布线1206(例如，布线1206a、1206b)。金属衬垫2304可以包括上述限定的可以用于形成金属层1204和/或布线1206的材料中的一种或多种。
图24示出了根据本文描述的一个或多个实施例的可以有利于在半导电设备中的包括离子注入限定的纳米棒的悬浮的马约拉纳费米子设备的示例非限制性设备2400的顶视图。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
设备2400可以包括设备2200的示例非限制性替代实施例，其中设备2400可以包括量子计算设备，该量子计算设备包括多个设备2200和/或一个或多个支撑区域2402。例如，设备2400可包括多个设备2200，其中每个这样的设备2200可以包括可如上所述悬浮在设备2200的中空空间2204中的马约拉纳费米子设备2206。在该示例中，每个这样的设备2200还可以包括耦合到在设备2200的中空空间2204中的马约拉纳费米子设备2206的布线1206a、1206b。
设备2400的一个或多个支撑区域2402可以包括设备2400的一个或多个支撑元件和/或一个或多个布线结构。例如，支撑区域2402可以包括在离子注入区404和/或封装膜1404的部分已被去除以形成如上所述的中空空间2204之后剩余的离子注入区404和/或封装膜1404的其他部分。在另一示例中，支撑区域2402可以包括具有布线结构的一个或多个金属化层，诸如例如可以耦合到布线1206a、1206b、金属衬垫2304和/或设备2200的其他部件的导电部件，以有利于根据本文描述的本公开的一个或多个实施例执行设备2200的一个或多个操作。
设备2200和/或马约拉纳费米子设备2206可以与各种技术相关联。例如，设备2200和/或马约拉纳费米子设备2206可以与半导体和/或超导体设备技术、半导体和/或超导体设备制造技术、量子计算设备技术、量子计算设备制造技术、马约拉纳费米子设备技术、马约拉纳费米子设备制造技术和/或其他技术相关联。
设备2200和/或马约拉纳费米子设备2206可以提供对以上列出的各种技术的技术改进。例如，包括可使用离子注入工艺限定的离子注入限定的纳米棒406的马约拉纳费米子设备2206的形成可以防止损坏设备2200的材料，所述损坏可能通过使用其他技术(例如，反应离子蚀刻(RIE)和/或清洁工艺)来限定马约拉纳费米子设备的电路区而导致。例如，这样的离子注入工艺可以防止损坏包括离子注入限定的纳米棒406和/或离子注入限定的感测区408的第二III-V族层106、第三III-V族层108和/或第四III-V族层110的区域。这样的离子注入工艺还可以防止对超导层202的损坏。
在另一示例中，使用衬底接合工艺将单独类型的电极(例如，布线1206a、1206b)放置在离子注入限定的纳米棒406和/或马约拉纳费米子设备2206的上方和下方可以通过避免使用竞争衬底区域来有利于包括马约拉纳费米子设备2206和/或离子注入限定的纳米棒406的半导电和/或超导设备(例如，设备2200)的改进的布线布局。在另一示例中，使用晶圆(衬底)接合技术分离马约拉纳费米子设备2206以在设备2200中创建具有暴露于设备2200的中空空间2204的一侧或多侧的悬浮的马约拉纳费米子设备使得马约拉纳费米子设备2206能够避免与设备2200的硅晶圆或电介质膜接触。这样的悬浮具有使与设备2200的其他膜的接触最小化的优点，该接触可以是缺陷的源，并且这样的悬浮还提供用于在马约拉纳费米子设备2206的至少两侧(例如，在至少两个平面中)上形成布线图案(例如，布线1206a、1206b)的区域。
在另一示例中，设备2200和/或马约拉纳费米子设备2206可以包括一个或多个扩展电极层1904，其可以包括准粒子吸除结构，该结构可以使得能够在离子注入限定的纳米棒406上施加电荷，其中这样的电荷可以用作屏障，以排斥可以接近离子注入限定的纳米棒406和/或离子注入限定的感测区408的准粒子电子。通过防止准粒子电子迁移至离子注入限定的纳米棒406和/或离子注入限定的感测区408并淬灭马约拉纳费米子(这可以破坏它的相干性)，包括这样的扩展电极层1904的设备2200和/或马约拉纳费米子设备2206可以由此有利于离子注入限定的纳米棒406和/或离子注入限定的感测区408的减少的缺陷和/或改善的寿命。
设备2200和/或马约拉纳费米子设备2206可以对与设备2200和/或马约拉纳费米子设备2206相关联的处理单元提供技术改进。例如，基于上文提供的描述了使用保护这样的设备的元件(例如，离子注入限定的纳米棒406、离子注入限定的感测区408、扩展电极层1208、在设备2200中悬浮的马约拉纳费米子设备2206等)免受缺陷和/或损坏的方法和/或材料来制造设备2200和/或马约拉纳费米子设备2206的示例，设备2200和/或马约拉纳费米子设备2206可以防止马约拉纳费米子的淬灭。基于对马约拉纳费米子淬灭的这样的防止，设备2200和/或马约拉纳费米子设备2206可以实现这样的马约拉纳费米子的改善的(例如，更长的)相干时间，由此有利于包括设备2200和/或马约拉纳费米子设备2206的量子计算设备(例如，量子处理器)的改善的处理性能。包括设备2200和/或马约拉纳费米子设备2206的量子计算设备(例如，量子处理器)的这样的改善的处理性能可以进一步有利于快速和/或可能通用的量子计算。
设备2200和/或马约拉纳费米子设备2206可以耦合到硬件和/或软件以解决本质上是高度技术的、不抽象以及不能由人作为一组精神行为来执行的问题。例如，设备2200和/或马约拉纳费米子设备2206可以在用于实现量子计算设备的半导体设备(例如，集成电路)中被采用，该量子计算设备可以处理信息和/或执行不抽象并且不能由人作为一组精神行为执行的计算。
应当理解，设备2200和/或马约拉纳费米子设备2206可以利用不能在人的脑海中复制或由人执行的电子部件、机械部件和电路的各种组合。例如，有利于在半导电设备中的包括离子注入限定的纳米棒的悬浮的马约拉纳费米子设备可以实现量子计算设备(例如，量子计算设备的量子处理器)的操作，这是大于人类大脑的能力的操作。例如，由这样的利用设备2200和/或马约拉纳费米子设备2206的量子计算设备在某个时间段内处理的数据量、处理这样的数据的速度、和/或处理的数据的类型可以大于、快于和/或不同于由人类大脑在相同的时间段内能够处理的量、速度、和/或数据类型。
根据若干实施例，设备2200和/或马约拉纳费米子设备2206还可关于在执行上述操作的同时执行一个或多个其他功能是完全操作的(例如，完全通电、完全执行等)。还应当理解，这样的同时的多操作执行超出了人类大脑的能力。还应当理解，设备2200和/或马约拉纳费米子设备2206可以包括实体(例如人类用户)不可能手动获得的信息。例如，设备2200和/或马约拉纳费米子设备2206中包括的信息的类型、量和/或种类可以比由人类用户手动获得的信息更复杂。
图25示出了根据本文描述的一个或多个实施例的示例非限制性方法2500的流程图，该方法可以有利于在半导电设备中实现包括离子注入限定的纳米棒的悬浮的马约拉纳费米子设备。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
方法2500可以由计算***(例如，图26中所示和下文所述的操作环境2600)和/或计算设备(例如，图26中所示和下文所述的计算机2612)来实现。在非限制性示例实施例中，这样的计算***(例如，操作环境2600)和/或这样的计算设备(例如，计算机2612)可以包括一个或多个处理器以及可以在其上存储可执行指令的一个或多个存储器设备，这些可执行指令当由一个或多个处理器执行时可以有利于本文所描述的操作(包括图25中所示的方法2500的非限制性操作)的执行。作为非限制性示例，通过引导和/或控制可操作用于执行半导体制造的一个或多个***和/或装置，一个或多个处理器可以有利于本文所描述的操作(例如，方法2500)的执行。
在2502处，方法2500可包括在量子计算设备(例如，设备220、设备2400等)中形成(例如，经由计算机2612)耦合到马约拉纳费米子设备(例如，马约拉纳费米子设备2206)的离子注入区(例如，离子注入区404)。
在2504处，方法2500可以包括形成(例如，经由计算机2612)耦合到离子注入区和衬底层(例如，第二衬底层1504)的封装膜(例如，封装膜1404)以使马约拉纳费米子设备悬浮在量子计算设备中(例如，如以上参考图22A和22B所描述的)。
为了简化说明，本文中描述的方法(例如，计算机实现的方法)被示出和描述为一系列动作。应该理解和认识到，本主题创新不受所示出的动作和/或动作的顺序的限制，例如动作可以按不同的顺序发生和/或同时发生，并且与本文未呈现和描述的其他动作一起发生。此外，根据所公开的主题，并非所有示出的动作都是实现本文所描述的方法(例如，计算机实现的方法)所必需的。此外，本领域技术人员将理解和领会，这样的方法可替代地经由状态图或事件被表示为一系列相互关联的状态。此外，还应当理解，下文和本说明书通篇公开的方法(例如，计算机实现的方法)能够被存储在制品上以有利于将这样的方法(例如，计算机实现的方法)传输和传递到计算机。如本文中所使用的，术语制品旨在涵盖可从任何计算机可读设备或存储介质访问的计算机程序。
为了提供所公开的主题的各个方面的上下文，图26以及以下讨论旨在提供对在其中可实现所公开的主题的各个方面的合适环境的一般描述。图26示出了可有利于本文描述的一个或多个实施例的示例非限制性操作环境的框图。例如，操作环境2600可用于实现图25的示例非限制性方法2500，该方法可有利于实现本文描述的本公开的一个或多个实施例。为了简洁起见，省略对本文描述的其他实施例中采用的相似元件和/或过程的重复描述。
参考图26，用于实现本公开的各方面的合适操作环境2600也可包括计算机2612。计算机2612还可包括处理单元2614、***存储器2616和***总线2618。***总线2618将包括但不限于***存储器2616的***部件耦合到处理单元2614。处理单元2614可以是各种可用处理器中的任一种。双微处理器和其它多处理器体系结构也可被用作处理单元2614。***总线2618可以是若干类型的总线结构中的任一种，包括存储器总线或存储器控制器、***总线或外部总线、和/或使用各种可用总线体系结构的局部总线，这些总线体系结构包括但不限于工业标准体系结构(ISA)、微通道体系结构(MSA)、扩展ISA(EISA)、智能驱动电子设备(IDE)、VESA局部总线(VLB)、***部件互连(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、火线(IEEE 1394)、以及小型计算机***接口(SCSI)。
***存储器2616还可以包括易失性存储器2620和非易失性存储器2622。基本输入/输出***(BIOS)包含诸如在启动期间在计算机2612内的元件之间传输信息的基本例程，并被存储在非易失性存储器2622中。计算机2612还可包括可移除/不可移除、易失性/非易失性计算机存储介质。例如，图26示出了磁盘存储2624。磁盘存储2624还可包括但不限于诸如磁盘驱动器、软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、闪存卡、或记忆棒的设备。磁盘存储2624还可包括单独的或与其它存储介质组合的存储介质。为了便于将磁盘存储2624连接到***总线2618，通常使用可移除或不可移除接口，诸如接口2626。图26还示出了用作用户与在合适的操作环境2600中描述的基本计算机资源之间的中介的软件。这样的软件还可以包括例如操作***2628。可被存储在磁盘存储2624上的操作***2628用于控制和分配计算机2612的资源。
***应用程序2630利用操作***2628通过例如被存储在***存储器2616或磁盘存储2624上的程序模块2632和程序数据2634对资源的管理。应当理解，本公开可以用各种操作***或操作***的组合来实现。用户通过输入设备2636向计算机2612输入命令或信息。输入设备2636包括但不限于诸如鼠标、轨迹球、手写笔、触摸垫的定点设备、键盘、麦克风、操纵杆、游戏垫、圆盘式卫星天线、扫描仪、TV调谐卡、数码相机、数码摄像机、网络相机等等。这些和其它输入设备通过***总线2618经由接口端口2638连接到处理单元2614。接口端口2638包括例如串行端口、并行端口、游戏端口和通用串行总线(USB)。输出设备2640使用与输入设备2636相同类型的端口中的一些端口。因此，例如，USB端口可用于向计算机2612提供输入，并从计算机2612向输出设备2640输出信息。提供输出适配器2642以说明存在一些输出设备2640，如监视器、扬声器和打印机、以及其它输出设备2640，它们需要特殊的适配器。作为说明而非限制，输出适配器2642包括提供输出设备2640与***总线2618之间的连接手段的显卡和声卡。可以注意，其它设备和/或设备***提供输入和输出能力，诸如远程计算机2644。
计算机2612可以在使用到一个或多个远程计算机(诸如远程计算机2644)的逻辑连接的网络化环境中操作。远程计算机2644可以是计算机、服务器、路由器、网络PC、工作站、基于微处理器的电器、对等设备或其它常见的网络节点等，并且通常还可包括以上相对于计算机2612描述的许多元件。为了简洁起见，仅示出存储器存储设备2646和远程计算机2644。远程计算机2644通过网络接口2648在逻辑上被连接到计算机2612，然后经由通信连接2650被物理地连接。网络接口2648包含有线和/或无线通信网络，例如局域网(LAN)、广域网(WAN)、蜂窝网络等。LAN技术包括光纤分布式数据接口(FDDI)、铜线分布式数据接口(CDDI)、以太网、令牌环等。WAN技术包括但不限于点对点链路、如综合业务数字网(ISDN)及其变体的电路交换网络、分组交换网络、以及数字用户线(DSL)。通信连接2650是指用于将网络接口2648连接到***总线2618的硬件/软件。虽然为了清楚说明，通信连接2650被示为在计算机2612内部，但它也可在计算机2612外部。仅出于示例性目的，用于连接到网络接口2648的硬件/软件还可以包括内部和外部技术，诸如包括常规电话级调制解调器、电缆调制解调器和DSL调制解调器、ISDN适配器和以太网卡。
本发明可以是任何可能的技术细节集成水平的***、方法和/或计算机程序产品。计算机程序产品可以包括在其上具有计算机可读程序指令的计算机可读存储介质，计算机可读程序指令用于使处理器执行本发明的各方面。计算机可读存储介质可以是可保持并存储由指令执行设备使用的指令的有形设备。计算机可读存储介质可以是例如但不限于电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备、或前述存储设备的任何合适的组合。计算机可读存储介质的更具体示例的非穷举列表包括以下：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、诸如在上面记录有指令的打孔卡或凹槽中的凸起结构的机械编码设备、以及上述设备的任何适当的组合。如本文所使用的计算机可读存储介质不应被解释为是暂时性信号本身，诸如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，通过光纤线缆的光脉冲)、或通过导线传输的电信号。
本文描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理设备，或者经由网络(例如互联网、局域网、广域网和/或无线网络)下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或网络接口从网络接收计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路的配置数据、或者以一种或多种编程语言(包括面向对象的编程语言，例如Smalltalk、C++等)和过程编程语言(例如“C”编程语言或类似的编程语言)的任意组合编写的源代码或目标代码。计算机可读程序指令可以完全在用户的计算机上执行、部分在用户的计算机上执行、作为独立的软件包执行、部分在用户的计算机上并且部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在后一种场景下，远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户的计算机，或者可以连接到外部计算机(例如，使用互联网服务提供商通过互联网)。在一些实施例中，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以使电子电路个性化，以便执行本发明的各方面。
在此参考根据本发明实施例的方法、装置(***)和计算机程序产品的流程图和/或框图描述本发明的各方面。将理解，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机可读程序指令来实现。这些计算机可读程序指令可以被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，以使得经由计算机或其他可编程数据处理装置的处理器而执行的指令创建用于实现流程图和/或框图的一个或多个框中指定的功能/动作的装置。这些计算机可读程序指令还可以存储在计算机可读存储介质中，其可以引导计算机、可编程数据处理装置和/或其他设备以特定方式工作，已使得在其中存储有指令的计算机可读存储介质包括制品，该制品包括实现流程图和/或框图的一个或多个框中指定的功能/动作的各方面的指令。计算机可读程序指令还可以被加载到计算机、其他可编程数据处理装置或其他设备上，以使一系列操作步骤将在计算机、其他可编程装置或其他设备上执行，以产生计算机实现的过程，以使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图的一个或多个框中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的***、方法和计算机程序产品的可能实现的架构、功能和操作。在这点上，流程图或框图中的每个框可以表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代实施方案中，框中所注明的功能可不按图中所注明的次序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行，这取决于所涉及的功能。还将注意，框图和/或流程图图示的每个框以及框图和/或流程图图示中的框的组合可以由执行指定功能或动作或执行专用硬件和计算机指令的组合的专用的基于硬件的***来实现。
尽管以上在运行在一个和/或多个计算机上的计算机程序产品的计算机可执行指令的一般上下文中描述了本主题，但是本领域的技术人员将认识到，本公开也可以结合其它程序模块来实现。通常，程序模块包括执行特定任务和/或实现特定抽象数据类型的例程、程序、部件、数据结构等。此外，本领域的技术人员可以理解，本发明的计算机实现的方法可以用其它计算机***配置来实施，包括单处理器或多处理器计算机***、小型计算设备、大型计算机、以及计算机、手持式计算设备(例如，PDA、电话)、基于微处理器的或可编程的消费或工业电子产品等。所示的各方面也可以在其中任务由通过通信网络链接的远程处理设备执行的分布式计算环境中实践。然而，如果不是所有方面，则本公开的一些方面可以在独立计算机上实践。在分布式计算环境中，程序模块可以位于本地和远程存储器存储设备中。
如本申请中所使用的，术语“部件”、“***”、“平台”、“接口”等可以指代和/或可以包括计算机相关的实体或与具有一个或多个特定功能的操作机器相关的实体。这里公开的实体可以是硬件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。作为说明，在服务器上运行的应用程序和服务器都可以是部件。一个或多个部件可以驻留在执行的进程和/或线程内，并且部件可以位于一个计算机上和/或分布在两个或更多计算机之间。在另一示例中，相应部件可从其上存储有各种数据结构的各种计算机可读介质执行。这些部件可以经由本地和/或远程进程进行通信，例如根据具有一个或多个数据分组的信号(例如，来自一个部件的数据，该部件经由该信号与本地***、分布式***中的另一个部件进行交互和/或通过诸如因特网之类的网络与其它***进行交互)。作为另一个示例，部件可以是具有由电气或电子电路操作的机械部件提供的特定功能的装置，该电气或电子电路由处理器执行的软件或固件应用程序操作。在这种情况下，处理器可以在装置的内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，部件可以是通过电子部件而不是机械部件来提供特定功能的装置，其中电子部件可以包括处理器或其他装置以执行至少部分地赋予电子部件的功能的软件或固件。在一方面，部件可经由虚拟机来仿真电子部件，例如在云计算***内。
此外，术语“或”旨在表示包含性的“或”而不是排他性的“或”。也就是说，除非另外指定，或者从上下文中清楚，否则“X采用A或B”旨在表示任何自然的包含性排列。也就是说，如果X采用A；X采用B；或者X采用A和B两者，则在任何前述实例下都满足“X采用A或B”。此外，如在本说明书和附图中使用的冠词“一”和“一个”一般应被解释为表示“一个或多个”，除非另外指定或从上下文中清楚是指单数形式。如本文所使用的，术语“示例”和/或“示例性的”用于表示用作示例、实例或说明。为了避免疑惑，本文公开的主题不受这些示例的限制。此外，本文中描述为“示例”和/或“示例性”的任何方面或设计不一定被解释为比其它方面或设计优选或有利，也不意味着排除本领域普通技术人员已知的等效示例性结构和技术。
如在本说明书中所采用的，术语“处理器”可以是指基本上任何计算处理单元或设备，包括但不限于单核处理器；具有软件多线程执行能力的单处理器；多核处理器；具有软件多线程执行能力的多核处理器；具有硬件多线程技术的多核处理器；平行平台；以及具有分布式共享存储器的并行平台。另外，处理器可以是指被设计为执行本文描述的功能的集成电路、专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑控制器(PLC)、复杂可编程逻辑器件(CPLD)、分立门或晶体管逻辑、分立硬件部件或其任意组合。此外，处理器可以采用纳米级架构，例如但不限于基于分子和量子点的晶体管、开关和门，以便优化空间使用或增强用户设备的性能。处理器也可以被实现为计算处理单元的组合。在本公开中，诸如“存储””、“存储设备”、“数据存储”、“数据存储设备”、“数据库”以及基本上与部件的操作和功能相关的任何其他信息存储部件之类的术语被用来是指“存储器部件”、在“存储器”中体现的实体、或包括存储器的部件。应了解，本文所描述的存储器和/或存储器部件可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。作为说明而非限制，非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEPROM)、闪存或非易失性随机存取存储器(RAM)(例如，铁电RAM(FeRAM))。易失性存储器可包括例如可用作外部高速缓存存储器的RAM。作为说明而非限制，RAM可以许多形式获得，诸如同步RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据率SDRAM(DDR SDRAM)、增强型SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、直接Rambus RAM(DRRAM)、直接Rambus动态RAM(DRDRAM)和Rambus动态RAM(RDRAM)。
以上描述的内容仅包括***和计算机实现的方法的示例。当然，不可能为了描述本公开而描述部件或计算机实现的方法的每个可想到的组合，但是本领域的普通技术人员可以认识到，本公开的许多进一步的组合和置换是可能的。此外，就在具体实施方式、权利要求书、附录和附图中使用术语“包含”、“具有”、“拥有”等来说，这些术语旨在以与术语“包括”在权利要求书中用作过渡词时所解释的类似的方式是包含性的。
本文已经出于说明的目的呈现了对各种实施例的描述，但其并非旨在是穷尽性的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或使本领域的其他普通技术人员能够理解本文所公开的实施例。

Claims (23)

1.一种量子计算设备，包括：
耦合到离子注入区的马约拉纳费米子设备；以及
耦合到所述离子注入区和衬底层的封装膜，其中，所述封装膜使所述马约拉纳费米子设备悬浮在所述量子计算设备中。
2.根据前一权利要求所述的设备，其中，所述马约拉纳费米子设备包括离子注入限定的纳米棒。
3.根据前述权利要求中任一项所述的设备，其中，所述马约拉纳费米子设备包括超导层。
4.根据前述权利要求中任一项所述的设备，其中，所述马约拉纳费米子设备包括：
耦合到离子注入限定的纳米棒的超导层；以及
在所述离子注入限定的纳米棒与所述超导层之间的无氧化界面。
5.根据前述权利要求中任一项所述的设备，其中，所述马约拉纳费米子设备包括至少一个包括至少一个量子点的离子注入限定的感测区。
6.根据前述权利要求中任一项所述的设备，还包括：耦合到所述马约拉纳费米子设备的扩展电极层，所述扩展电极层从所述马约拉纳费米子设备排斥不期望的准粒子。
7.根据前一权利要求所述的设备，其中，所述扩展电极层包括准粒子吸除结构。
8.根据前述权利要求中任一项所述的设备，其中，所述扩展电极层包括范围从约300nm至约5,000nm的宽度和/或范围从约300nm至约5,000nm的长度。
9.根据前述权利要求中任一项所述的设备，还包括：
耦合到所述马约拉纳费米子设备的一个或多个布线，其中，所述一个或多个布线选自包括以下项的组：控制布线，隧道结栅极，箍缩栅极，化学势控制栅极，感测布线，半导体连接器，电极，所述设备的电路布线，以及接触。
10.根据前述权利要求中任一项所述的设备，其中，所述马约拉纳费米子设备的一侧或多侧被暴露于所述量子计算设备的中空空间，以防止所述马约拉纳费米子设备与所述量子计算设备的所述衬底层或电介质膜中的至少一者直接接触，从而有利于以下中的至少一者：在所述马约拉纳费米子设备中的减少的准粒子生成；所述马约拉纳费米子设备的改善的性能；或所述马约拉纳费米子设备的改善的寿命。
11.一种方法，包括：
在量子计算设备中形成耦合到马约拉纳费米子设备的离子注入区；以及
形成耦合到所述离子注入区和衬底层的封装膜，以使所述马约拉纳费米子设备悬浮在所述量子计算设备中。
12.根据前一权利要求所述的方法，还包括：
使用外延膜生长工艺在所述量子计算设备的半导体层上生长纳米棒；以及
使用所述外延膜生长工艺在所述纳米棒上生长超导层，以在所述纳米棒与所述超导层之间形成无氧化界面。
13.根据前述权利要求11至12中任一项所述的方法，还包括：
使用离子注入工艺限定所述马约拉纳费米子设备的纳米棒的至少一个导电区。
14.根据前述权利要求11至13中任一项所述的方法，还包括：
使用离子注入工艺在所述马约拉纳费米子设备的纳米棒上限定至少一个包括至少一个量子点的感测区。
15.根据前述权利要求11至14中任一项所述的方法，还包括：
将扩展电极层耦合到所述马约拉纳费米子设备，以从所述马约拉纳费米子设备排斥不期望的准粒子。
16.根据前述权利要求11至15中任一项所述的方法，还包括：
从所述量子计算设备去除所述离子注入区或所述封装膜中的至少一者的一个或多个部分，以将所述马约拉纳费米子设备的一侧或多侧暴露于所述量子计算设备的中空空间，以防止所述马约拉纳费米子设备与所述量子计算设备的所述衬底层或电介质膜中的至少一者直接接触，从而有利于以下中的至少一者：在所述马约拉纳费米子设备中的减少的准粒子生成；所述马约拉纳费米子设备的改善的性能；或所述马约拉纳费米子设备的改善的寿命。
17.一种设备，包括：
马约拉纳费米子设备，其包括离子注入限定的纳米棒；以及
超导层，其耦合到所述离子注入限定的纳米棒。
18.根据权利要求17所述的设备，其中，所述马约拉纳费米子设备包括马约拉纳量子位。
19.根据前述权利要求17至18中任一项所述的设备，还包括：
在所述离子注入限定的纳米棒与所述超导层之间的无氧化界面。
20.根据前述权利要求17至19中任一项所述的设备，其中，所述离子注入限定的纳米棒包括至少一个包括至少一个量子点的离子注入限定的感测区。
21.根据前述权利要求17至20中任一项所述的设备，还包括：耦合到所述马约拉纳费米子设备的扩展电极层，所述扩展电极层从所述马约拉纳费米子设备排斥不期望的准粒子。
22.根据前一权利要求所述的设备，其中，所述扩展电极层包括准粒子吸除结构。
23.根据前述权利要求17至22中任一项所述的设备，还包括：
耦合到所述马约拉纳费米子设备、所述离子注入限定的纳米棒或所述超导层中的至少一者的一个或多个布线，其中，所述一个或多个布线选自包括以下项的组：控制布线，隧道结栅极，箍缩栅极，化学势控制栅极，感测布线，半导体连接器，电极，所述设备的电路布线，以及接触。
CN202080080387.XA 2019-11-19 2020-11-13 在悬浮的马约拉纳费米子设备中的离子注入限定的纳米棒 Pending CN114730793A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/688,386 2019-11-19
US16/688,386 US11316022B2 (en) 2019-11-19 2019-11-19 Ion implant defined nanorod in a suspended Majorana fermion device
PCT/EP2020/082086 WO2021099222A1 (en) 2019-11-19 2020-11-13 Ion implant defined nanorod in a suspended majorana fermion device

Publications (1)

Publication Number Publication Date
CN114730793A true CN114730793A (zh) 2022-07-08

Family

ID=73449064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080080387.XA Pending CN114730793A (zh) 2019-11-19 2020-11-13 在悬浮的马约拉纳费米子设备中的离子注入限定的纳米棒

Country Status (5)

Country Link
US (2) US11316022B2 (zh)
EP (1) EP4022684A1 (zh)
JP (1) JP2023501706A (zh)
CN (1) CN114730793A (zh)
WO (1) WO2021099222A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3129564A1 (fr) * 2021-11-22 2023-05-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de réalisation d’un dispositif quantique
US11849639B2 (en) * 2021-11-22 2023-12-19 Microsoft Technology Licensing, Llc Forming semiconductor-superconductor hybrid devices with a horizontally-confined channel

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624461B1 (ko) * 2005-02-25 2006-09-19 삼성전자주식회사 나노 와이어 및 그 제조 방법
CN101233268A (zh) 2005-06-29 2008-07-30 休斯顿大学 通过离子束注入形成的纳米棒阵列
US8209279B2 (en) 2007-09-07 2012-06-26 Microsoft Corporation Measurement-only topological quantum computation
US8275428B2 (en) 2010-05-21 2012-09-25 Microsoft Corporation Method for planar implementation of π/8 gate in chiral topological superconductors
US8659007B2 (en) 2010-11-10 2014-02-25 Microsoft Corporation Coherent quantum information transfer between conventional qubits
US9489634B2 (en) 2013-03-15 2016-11-08 Microsoft Technology Licensing, Llc Topological quantum computation via tunable interactions
US9256834B2 (en) 2013-05-29 2016-02-09 Microsoft Technology Licensing, Llc Quantum computers having partial interferometric quantum gates
EP3164889B1 (en) 2014-07-02 2023-06-07 University of Copenhagen A semiconductor josephson junction comprising a semiconductor nanowire and superconductor layers thereon
US10020438B2 (en) 2014-08-04 2018-07-10 The Trustees Of Princeton University Magnetic topological nanowires
US9559284B2 (en) 2015-03-17 2017-01-31 Globalfoundries Inc. Silicided nanowires for nanobridge weak links
US9390980B1 (en) 2015-03-24 2016-07-12 International Business Machines Corporation III-V compound and germanium compound nanowire suspension with germanium-containing release layer
US10403809B2 (en) 2016-03-07 2019-09-03 University Of Copenhagen Manufacturing method for a nanostructured device using a shadow mask
US10346348B2 (en) 2016-08-17 2019-07-09 Microsoft Technology Licensing, Llc Quantum computing methods and devices for Majorana Tetron qubits
US10635988B2 (en) 2016-08-17 2020-04-28 Microsoft Technology Licensing, Llc Measuring and manipulating states of non-abelian quasiparticles via quantum dot hybridization energy shifts
US10490600B2 (en) 2016-08-17 2019-11-26 Microsoft Technology Licensing, Llc Quantum computing devices with majorana hexon qubits
WO2019010090A1 (en) 2017-07-07 2019-01-10 Microsoft Technology Licensing, Llc SELECTIVE ENGRAVING WITH HYDROGEN FOR THE CONSTRUCTION OF TOPOLOGICAL QUANTUM BITS
WO2019074557A1 (en) 2017-10-15 2019-04-18 Microsoft Technology Licensing Llc LATERAL GRID PRODUCTION IN TOPOLOGICAL QUESTIONS WITH SELECTIVE GROWTH OF AREA
DE112019000513T5 (de) 2018-01-24 2020-10-22 Illinois Tool Works Inc. Steckanschluss für ein koaxialkabel
WO2019180267A1 (en) 2018-03-23 2019-09-26 University Of Copenhagen Method and substrate for patterned growth on nanoscale structures
US11107966B2 (en) * 2019-11-11 2021-08-31 International Business Machines Corporation Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
US11515460B2 (en) * 2019-11-11 2022-11-29 International Business Machines Corporation Majorana fermion quantum computing devices with charge sensing fabricated with ion implant methods

Also Published As

Publication number Publication date
EP4022684A1 (en) 2022-07-06
US20210151575A1 (en) 2021-05-20
US11316022B2 (en) 2022-04-26
US20220238663A1 (en) 2022-07-28
WO2021099222A1 (en) 2021-05-27
JP2023501706A (ja) 2023-01-18
US11948985B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US11974509B2 (en) Superconductor-semiconductor fabrication
US11948985B2 (en) Ion implant defined nanorod in a suspended Majorana fermion device
Khan et al. Highly transparent gatable superconducting shadow junctions
US20200411744A1 (en) Fabrication of a quantum device
US11380836B2 (en) Topological qubit device
US11107965B2 (en) Majorana fermion quantum computing devices fabricated with ion implant methods
AU2020384653B2 (en) Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
US11174545B2 (en) Oblique deposition for quantum device fabrication
CN116490955A (zh) 高透明度半导体金属界面
EP4022682B1 (en) Majorana fermion quantum computing devices with charge sensing fabricated with ion implant methods
US20230122482A1 (en) Epitaxial josephson junction transmon device
US11678591B2 (en) Vacuum encapsulated Josephson junction
US20220123195A1 (en) Sacrificial material facilitating protection of a substrate in a qubit device
Ritter et al. Semiconductor Epitaxy in Superconducting Templates
CN115362553A (zh) 制造栅极的方法
CA3229718A1 (en) Semiconductor-superconductor hybrid device having a tunnel barrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination