CN114710234A - 多用户数据复接超帧帧编码调制方法 - Google Patents

Abstract

本发明公开的一种多用户数据复接超帧帧编码调制方法，并行度高、数据吞吐量大、易于裁减与扩展。本发明通过下述技术方案予以实现：多个用户的业务数据通过卫星或地面通信网业务数据收入接口，分别输入到超帧组帧编码调制器，对多个用户的数据短帧，在数字上进行复接形成超帧；数据经过缓存后，超帧处理模块根据监控参数，在超帧成帧处理控制状态机的超帧循环状态控制下，依次完成空帧***、命令***、LDPC编码、超帧头***、超帧尾***和符号加扰，在FPGA器件中依据时分复用基本原理，按照一定的速度系列依次复用在一起，将并行码相位生成信号送入正交调制器，利用调制算法对并行载波生成信号进行正交调制，生成数字中频调制信号。

Description

多用户数据复接超帧帧编码调制方法

技术领域

本发明属于编码、调制器、多用户复接的物理层组帧类。涉及星地无线数字发射机超帧组帧编码调制方法，尤其是主要应用于卫星通信网络领域，为卫星通信网络提供一种多用户数据复接超帧组帧编码调制方法。

技术背景

随着国内外的天基网络(卫星间宽带组网)计划、高分辨率卫星侦察、高分辨率卫星遥感、以及5G移动通信宽带毫米波通信等技术的发展，无线宽带高速数据率传输技术成为了必需的使能技术。无线高速通信技术是卫星通信领域的核心技术之一，超帧组帧技术是卫星通信网络多用户共享卫星服务的关键技术之一。数据在网络上是以很小的称为帧(Frame)的单位传输的，帧由几部分组成，不同的部分执行不同的功能。帧通过特定的称为网络驱动程序的软件进行成型，然后通过网卡发送到网线上，通过网线到达它们的目的机器，在目的机器的一端执行相反的过程。接收端机器的以太网卡捕获到这些帧，并告诉操作***帧已到达，然后对其进行存储。

随着互联网技术的飞速发展,人们对通信带宽的要求逐渐增高。在宽带通信中,卫星宽带移动通信能够为互联网提供覆盖更广、无缝的通信方式。目前,卫星宽带移动通信的传输正面临着天气、用户数量剧增等因素的挑战,因此,需要将自适应编码调制技术应用到卫星宽带移动通信***中。目前中继卫星***传输速率达600Mbps，民用高分辨率遥感卫星速率需求已经达1.5Gbps，第三代星(TDRS-M/N)数传速率已达1.2Gbps。日本超高速因特网卫星最高速率达1.2Gbps的双向通信。正在研究的天基网络骨干传输链路传输要求达数Gbps。对于FDD模式来说，由于下行和上行采用不同的频率，下行频率上所有的子帧都用于下行，上行频率上所有的子帧自然也都用于上行。上行导频时隙vUpPTS长度160chips，125us，下行导频时隙vDwPTS长度为96chips，占75us，v子帧总长度为6400chips，占5ms，得到码片速率为1.28Mcps。用于传送控制信息的复帧由51个基帧组成，复帧再组成超帧，可以是51X26或26X51的1 326个TDMA基帧。LTE分两种不同的双工方式，这个不同最直接的就是对于空中接口无线帧结构的影响，因为FDD采用频率来区分上、下行，其单方向的资源在时间上是连续的；而TDD则采用时间来区分上、下行，其单方向的资源在时间上是不连续的，而且需要保护时间间隔，来避免两个方向之间的收发干扰，所以LTE分别为 FDD和TDD设计了各自的帧结构。为了使接收方能正确地接受并检查所传输的帧，发送方必须依据一定的规则把网络层递交的分组封装成帧，称为组帧。目前较常用的组帧方法是比特填充法和违规编码法。一般以太网环境中数据链路层能够传输的最大数据为1518字节，有些网卡在故障时会发送一些超长帧，但是这种帧一般都会被中间设备或捕获数据包的网卡丢弃，抓包工具一般无法正常显示。一种专门为千兆以太网而设计的超长帧格式，其长度从 9000字节～64000字节不等。超长帧一般在内部网络的存储环境中应用较多。假设服务器在很短的时间内发送了大量的超长数据包，其IP标识都很接近，在经过交换机时，交换机需要对这些超长的数据包进行转换，一个超长的数据包会被转换成多个常规的数据包，交换机在进行这个转换的时候，需要给那些转换后常规数据包重新分配IP标识(转换后的第一个数据包的IP标识为转换前的超长数据包的IP标识，后续的数据包的IP标识逐一增加)。通过比较这些数据包的IP标识，可以发现服务器在发生这些超长数据包时，将其相应的IP标识设置为转换后不会存在冲突的值。在近代数字通信中，数字化的视频等信息传输量较大，因此往往以每秒千比特或每秒兆比特为单位于以计量，分别写作kbit/sec或kbps和Mbit/sec 或Mbps。单位时间内通过信道传输的信息量称为比特传输速率，单位是比特/秒(b/s)，简称比特率(bitrate)。比特率经常在通信领域用作连接速度、传输速度、信道容量、最大吞吐量和数字带宽容量的同义词。比特率越高，传送的数据越大。在子帧之下，还要细分为时隙。时隙和子载波间隔强相关：子载波间隔越小，时隙就越长，反之，子载波间隔越大，时隙就越短。在最主流的30KHz子载波下，一个子帧内包含2个时隙，每个时隙的时长是0.5毫秒。在每个时隙内，都含有14个OFDM符号。符号是时域的最小单位，每个符号根据调制方式的不同，可以携带不同数量的比特。调制的作用就是把经过编码的数据(一串0和1的随机组合)映射到前面所说帧结构的最小单元：OFDM符号上。经过调制的信号才能最终发射出去。编码是在调制的上一道工序，就是在要传输的原始数据的基础之上，增加一些冗余，用来进行检错，纠错等功能。经过编码之后，要发送的数据增加了，为了表征编码增加的冗余数据的多少，引入了码率的概念。码率＝编码前的比特数/编码后的比特数。

卫星通信有两种，一种是***的那种，比如DVB标准，用的是混合多层编码BICM，QAM/PSK和正交频分复用OFDM，编码用的是长LDPC码。另一种是深空卫星通信，用的是PPM，BICM-ID和LDPC码，或者串行的卷积turbo码。基于LDPC码的混合多层编码(MLC)和比特交织编码调制(BICM)方案，环的周长为该环所包含的边数，周长较短的环影响译码的性能，短环的存在会使得译码重复迭代，影响译码效率，使译码收敛速度变慢，与传统的BICM方案相比，所提方案能达到更好的误码率性能与更低的复杂度。在B5G/6G支持的高移动场景下，例如高速列车、V2V、无人机、卫星通信等，高速移动会产生大的多普勒频移，此时OFDM的子载波之间的正交性会遭到严重破坏，导致性能急剧恶化。并且传统编码算法存在计算量大,实时编码速度跟不上的问题。

无线网络要提升网速，主要靠下面4个武器：频率带宽、帧结构、调制编码、多入多出MIMO。MIMO主要靠在空中同时传输多路不同的数据来成倍地提升网速。下行 MIMO取决于基站的发射天线数和手机的接收天线数。LDPC码是一种线性分组码，由N-K 行N列的校验矩阵H定义，其中N为码字长度(简称码长)，K为信息位长度，M＝N-K- 般称为校验位长度，对应码率R＝K/N。H矩阵由元素0或1组成，它的每一行表示一个校验方程。在Tanner图中称为校验节点，共N-K个；每一列代表一个信息比特，在Tanner 图中称为变量节点，共N个；H矩阵中的非零元素表示其所在行的校验节点和所在列的变量节点之间的连接关系，在Tanner图中称为边。一般而言，每一秒视频至少需要使用1个关键帧。增加关键帧个数可改善质量，但是同时增加带宽和网络负载。需要说明的是，通过提高GOP值来提高图像质量是有限度的，在遇到场景切换的情况时，H.264编码器会自动强制***一个I帧，此时实际的GOP值被缩短了。另一方面，在一个GOP中，P、B帧是由I帧预测得到的，当I帧的图像质量比较差时，会影响到一个GOP中后续P、B帧的图像质量，直到下一个GOP开始才有可能得以恢复，所以GOP值也不宜设置过大。同时，由于 P、B帧的复杂度大于I帧，所以过多的P、B帧会影响编码效率，使编码效率降低。另外，过长的GOP还会影响Seek操作的响应速度，由于P、B帧是由前面的I或P帧预测得到的，所以Seek操作需要直接定位，解码某一个P或B帧时，需要先解码得到本GOP内的I帧及之前的N个预测帧才可以，GOP值越长，需要解码的预测帧就越多，seek响应的时间也越长。将两场合并作为一帧进行编码(frame方式)或将两场分别编码(field方式)或将两场合并起来作为一帧，但不同的是将帧中垂直相邻的两个宏块合并为宏块对进行编码；由于视频帧数量较大，视频序列拼接时容易造成拼接误差大、耗时较多。并行类型的流水线类型，在 h.264解码中会出现以下问题各个功能部分耗费的时长不同，这依赖于实际的码流数据，处理数据的吞吐量取决于其中最耗时的部分。如果仅仅是吞吐量的问题还能采取缓冲的方式来进行流水线优化(一旦一个核心完成了一帧的任务后，对任务成果进行缓存，如果下一帧的上一步骤已经完成，便立刻开始下一帧处理)，不过问题是在预测处理中，inter宏块部分需要进行运动补偿，也就是需要依赖到其他帧，这意味着需要等待它所依赖的帧完全解码完成后才能开始当前帧的处理，这就使得这种流水线类型的并行方法复杂多了。并行度的扩展是有限的。由于有上述的这些缺点，一般在h.264并行解码器实现中都不会采用这种实现方式。在h.264中，B帧是可以作为参考帧的，在这种情况下，这种Frame-level的并行算法就会无法进行了。有一个解决方法就是在编码时规定B帧不作为参考帧(实际上x264在开启了并行编码时就不把B帧作为参考帧)，但是这种编码方式会导致码流增加。一帧中的 slice数目有编码器决定，一般不会太多。网上的h.264视频大多数都是一帧只有一个slice，这就导致slice-level的并行算法失去效果。尽管slice间是相互独立的，但是在去块滤波 (deblocking，在编码时是可选的)时，是能超越slice边界的，并且去块滤波必须按照正常的视频序列顺序进行，这会降低slice-level并行算法的速度。使用多slice编码方式的主要缺点就是视频码率会增大。一般都是一帧只有一个slice，如果一帧中的slice数目增多，明显的影响就是slice边界增多，在进行宏块的intra，inter预测时是不能跨过slice边界的。另外， slice数目增多意味着会有更多的slice_header与起始码。现有技术FPGA基本结构发展非常迅速，形成了各种不同的结构。按逻辑功能块的大小，FPGA分为细粒度FPGA和粗粒度 FPGA。细粒度FPGA的逻辑功能块较小。但现有技术采用的多帧拼接方法和模拟实现方法存在的不足之处在于，多帧拼接方法需和调制解调技术结合使用，给每个用户预分配好子频带,各用户独占子频带,使得线路的传输能力不能充分利用。模拟实现方法不足之处在于，只能拼接简单的帧结构，不能在数字上进行复接形成超帧及复杂的超帧结构，并且性能差、频谱效率、时间效率低、设备复杂庞大，不适用于星地高速宽带应用。

发明内容

本发明的目的是针对现有技术的不足，旨在提供一种灵活方便、稳定性高，资源耗费少、数据吞吐量大，能够解决高速实现与复杂度大、并行实现与资源消耗大的矛盾，并能有效支持多种模式的多用户数据复接超帧帧编码调制方法。

本发明的上述目的可以通过以下措施来达到，一种多用户数据复接超帧帧编码调制方法星地无线数字发射机超帧组帧编码调制方法，具有如下技术特征：多个用户共享一条传输线路资源，多个用户的业务数据通过卫星或地面通信网业务数据收入接口，分别输入到卫星无线数字发射机或者信关站无线数字发射机的超帧组帧编码调制器，根据Qos、实时性、传输速率、误码性能等不同要求，对多个用户的数据短帧，在数字上进行复接形成超帧，并将多用户超长帧成帧复接数据流信息送入超帧数据缓存器中进行缓存；数据经过缓存后，超帧处理模块根据监控参数，在超帧成帧处理控制状态机的超帧循环状态控制下，依次完成空帧***、命令***、LDPC编码、超帧头***、超帧尾***和符号加扰，在FPGA器件中实现全数字并行流水结构超帧成帧编码，超帧组帧编码调制器根据不同的调制方式要求，依据时分复用基本原理，按照一定的速度系列依次复用在一起，通过调制符号映射、符号内插与成形滤波、数字中频正交调制和超帧处理完成以后，送到高速数模转换器DA完成数模转换合并成为高速数码流；将超帧被放在超帧数据缓存中进行存储，其后数据位宽变换模块，依次进行：8PSK或QPSK或BPSK调制方式符号映射，通过符号内插与成形滤波模块，将并行码相位生成信号送入正交调制器，利用调制算法对并行载波生成信号进行正交调制，生成数字中频调制信号，正交调试以后数据输出并行低压差分信号LVDS的调制信号送高速模数转换器DA，输出中频调制信号。

本发明相比于现有技术具有如下有益效果

本发明采用用户的业务数据通过接口输入，并在数据缓存器中进行缓存；超帧的生成在超帧循环状态机的控制下，依次完成：空帧***(根据需要)、命令***、LDPC编码、超帧头***(根据需要)、超帧尾***(根据需要)、符号加扰。超帧处理完成以后，数据经过缓存，根据不同的调制方式要求，进行符号映射、符号内插与成形滤波、正交调制以后送到高速 DA。这种全数字方案，从发射机算法处理整体上优化实现结构，通过对传统算法的并行化实现算法进行推导，导出高效的并行流水实现结构。可知支持目前常用的各种调制、编码、加扰、码形编码、差分编码、以及数据帧结构，输出中频频率在DAC采样率除以2.5以下可以任意设置，调制速率在采用150MHz的FPGA时钟的情况下，理论值可以达到4.8Gbps (采用更高的FPGA时钟，将得到更高的调制速率，如200MHz是6.4Gbps)。支持功能强，设备灵活(可设置、可重构)省资源，并行度高、实现结构上优化好、数据处理吞吐量大、***复杂度低、资源消耗不大。

本发明采用以一个具有能够逼近香农极限的优良特性的LDPC码块的数据作为基本的信号处理粒度，通过对LDPC码块计数得到的码块号来提供控制信息，根据码块号来决策：其描述简单，具有较大的灵活性和较低的差错误码特性，可实现并行操作，译码复杂度低，适合硬件实现，吞吐量大，极具高速译码的潜力，在码长较长的情况下，仍然可以有效译码，运算量不会因为码长的增加而急剧增加。在相同复杂度下可以获得比线性分组码更高的编码增益；能够改善***的传输效率，克服了分组码在长码时所面临的巨大译码计算复杂度的问题，使长编码分组的应用成为可能。通过对当前LDPC码块前后***超帧结构需要填充内容，和超帧头、LDPC码块、数据子帧、子帧填充、帧尾的不同组合，可形成长度为17958400 个符号的物理层超帧帧结构。通过LDPC可以实现帧长为1008字节的1/2、3/4、7/8三种码率的编码格式，1/2、3/4、7/8码率编码器的1008字节码字中，用户载荷的字节数分别为 493字节、743字节和871字节，由于LDPC编码器采用输入、输出均为16bit位宽的编码器，采用单个编码器即可实现需要的吞吐量，节省了FPGA逻辑资源。

本发明首先将32bit位宽输入的业务数据，被存储在缓存中，然后按8bit的位宽从缓存中读出，进行超帧组帧处理，超帧成帧以后的数据被存入数据缓存中，然后根据调制方式的不同，分别以24bit、16bit、8bit的位宽被读出送到符号映射模块进行调制星座映射，符号映射器以8路并行的8bit位宽数据送到符号内插与成形滤波模块，进行符号内插上采样和基带成形滤波，内插成形数据以40路并行的12bit位宽数据送到正交调制器进行调制，并行载波的生成器生成40路并行12bit位宽的正交载波信号sin和cos；正交调试以后数据输出4 路并行12bit位宽LVDS的调制信号送高速DA。这种采用全数字的并行流水算法结构，支持8PSK、QPSK、OQPSK、BPSK等多种调制方式，支持多种模式的LDPC编码。支持调制和编码模式众多，与传统采用多帧拼接方法和模拟实现方法相比，算法结构优化、易于裁减与扩展的物理层超帧组帧、算法和实现结构优化、复杂度小、资源消耗小、性能较好。

本发明从整体设计出发，以命令生成与响应状态机，作为超帧生成的控制调度中心和复杂数据流控管理器；通过它来控制超帧组成的每个LDPC码块前后需要的***超帧数据，超帧按LDPC码块进行发送，根据超帧的要求，控制在LDPC码块前面或者后面添加超帧的***内容；对超帧数据缓存进行管理，保证了前面的超帧成帧和后面的调制器两者的数据流无差错的流入和流出。结构合理的分帧、合帧处理，实现了8位宽度和32位宽度的并行度的转换，可以扩展为多种不同的接口宽度模式，具有通用性。为了实现分组编码和连续编码间必须要的数据位宽转换，

本发明通过BPSK、QPSK、8PSK三种调制方式的加扰，对每个星座点的基带bit数据分解成并行1、2、3路，然后对并行支路分别采用相同的PN进行加扰，并行加扰后支路再合路成一路输出；加扰用的PN码分别均用8bit并行生成40路并行符号内插，实现技术简化，能够支持任意过采样倍数的符号内插，内插并行度能够根据所采用的DA采样率，很容易进行减小和增大工程项目中的并行路数32路、40路和48路等多种。由于中频载波频率、调制速率等完全是参数化设计，通过控制相应参数，中频载波频率在DA采样率除以2.5倍以下的频率值可任意设定，调制比特速率在4.8Gbps以下按比特步进连续可变。在工程项可以采用中频载波频率有600MHz、720MHz、1.2GHz、1.5GHz等，能够调制5Mbps～2Gbps比特率应用范围。可以利用物理层超帧帧结构，超帧帧头、帧尾、数据子帧，包含信令、帧计数、数据子帧的尾部填充，可以灵活的支持卫星多用户数据的复接和汇聚；

2)采用一个LDPC码块的数据作为基本的信号处理粒度，通过对LDPC码块计数，提供命令号来控制，是否在当前LDPC码块前后***超帧结构需要填充内容，如，超帧头、超帧尾、信令、数据子帧尾部填充、加扰初相复位时刻等；3)LDPC采用帧长为1008字节的1/2、 3/4、7/8三种码率的编码格式；4)加扰模式采用每个符号的多个bit并行采用相同的PN码进行加扰的符号加扰方式；5)复杂的数据流控方式，采用并行、流水和复杂状态机，对超帧数据缓存进行管理，保证前面的超帧成帧和后面的调制器两者的数据流无差错的流入和流出；6)载波生成、符号内插、正交调制算法采用32路并行流水算法实现结构，支持BPSK、 QPSK、8PSK等多种调制模式，最大调制速率达1200Mbps。该发明的核心在于：以LDPC 码块作为信号处理的基本粒度，通过帧结构中的LDPC码块号，来控制各个超帧处理模块的处理内容，并利用FPGA的丰富逻辑资源，采用高度并行的超帧处理、调制、内插、编码结构和算法，突破大吞吐量吉比特级的高速数据处理任务；还解决了支持中频频率、符号速率大范围内连续可变，以及并行度易于裁减和扩展等技术难题。本发明在卫星通信网络、航天测控、遥感、航空、数据链等领域的宽带通信方面有广泛的应用前景，并已经在实际工程***中进行了应用。

本发明通过高速无线宽带链路进行传输，数字上进行多帧拼接方法的优点是灵活方便、稳定性高，可以形成复杂的超帧结构；适用于航天测控、天基组网、高分辨率卫星遥感、地-空宽带通信、无人机宽带通信、军用宽带数据链等领域的发射机设备。可应用于星间、星-地、地-空等高速通信网络与数据链的发射机。

附图说明

为了更清楚地理解本发明，现将通过本发明实施例，同时参照附图，来描述本发明，其中：

图1是本发明多用户数据复接超帧帧编码调制***的原理框图；

图2是本发明的超帧协议结构示意图；

图3是本发明的超帧处理原理示意图；实现结构图；

图4是本发明的并行加扰原理示意图；实现结构图；

图5是图1超帧成帧处理控制本发明的命令生成与响应状态机状态转换图。

具体实施方式

参阅图1。根据本发明，多个用户共享一条传输线路资源，多个用户的业务数据通过卫星或地面通信网业务数据收入接口，分别输入到卫星无线数字发射机或者信关站无线数字发射机的超帧组帧编码调制器，根据Qos、实时性、传输速率、误码性能等不同要求，对多个用户的数据短帧，在数字上进行复接形成超帧，并将多用户超长帧成帧复接数据流信息送入超帧数据缓存器中进行缓存；数据经过缓存后，超帧处理模块根据监控参数，在超帧成帧处理控制状态机的超帧循环状态控制下，依次完成空帧***、命令***、LDPC编码、超帧头***、超帧尾***和符号加扰，在FPGA器件中实现全数字并行流水结构超帧成帧编码，超帧组帧编码调制器根据不同的调制方式要求，依据时分复用基本原理，按照一定的速度系列依次复用在一起，通过调制符号映射、符号内插与成形滤波、数字中频正交调制和超帧处理完成以后，送到高速数模转换器DA完成数模转换合并成为高速数码流；将超帧被放在超帧数据缓存中进行存储，其后数据位宽变换模块，依次进行：8PSK或QPSK或BPSK调制方式符号映射，通过符号内插与成形滤波模块，将并行码相位生成信号送入正交调制器，利用调制算法对并行载波生成信号进行正交调制，生成数字中频调制信号，正交调试以后数据输出并行低压差分信号LVDS的调制信号送高速模数转换器DA，输出中频调制信号。

超帧处理模块采用BPSK、QPSK、8PSK三种调制方式加扰，用PN码分别以8bit并行生成加扰，对每个星座点的基带bit数据分解成并行1、2、3路，然后对并行支路分别采用相同的PN进行加扰，并行加扰后支路再合路成一路输出。

FPGA器件采用全数字并行流水结构编码和调制算法、实现超帧成帧，通过多种不同位宽的双口RAM实现不同位宽的数据接口，对整个数据处理过程进行流控管理；数据超帧成帧部分采用复杂的命令生成状态机和命令响应状态机，以LDPC码块为单位，按协议要求在LDPC码块前后添加帧头和帧尾，由8个LDPC码块加填充形成274个数据子帧结构，最终形成长度达到17958400个符号的超帧；在编码算法部分实现1/2、3/4、7/8三种不同码率 LDPC编码和BPSK、QPSK、8PSK三种不同调试方式的符号加扰，调制算法部分数据位宽采用8bit，基于参数化的并行符号内插和并行载波，采用数据位宽12bit的40路并行符号内插，载波生成数据位宽12位的40路并行正交调制信号。

FPGA器件中，超帧成帧处理控制状态机基于FPGA生成状态机命令和响应状态机命令，按协议要求，以LDPC码块为单位的数据作为基本的信号处理粒度，在码块前后添加帧头帧尾，由8个低密度奇偶检验LDPC码块加填充形成数据子帧结构，产生一个n维向量m 的码字，形成长度达到相移键控PSK、QPSK、BPSK分别为24bit、16bit和8bit的输出位宽符号的超帧，然后按8bit的位宽，从被存储在超帧数据缓存器中缓存中读出32bit位宽输入的业务数据，进行超帧组帧处理。LDPC码块将待编码的信息矢量m乘以稀疏矩阵H，得到中间结果S，然后将中间结果S进行重复累加，得到校验比特，最后将信息比特和校验比特合并起来就得到最终的码字。

超帧处理模块以命令生成与响应状态机，作为超帧生成的控制调度中心和复杂数据流控管理器；控制超帧组成的每个LDPC码块前后需要的***超帧数据，按LDPC码块进行超帧发送，根据超帧的要求，控制LDPC码块前面或者后面添加超帧的***内容；对超帧数据缓存进行管理，以保证前面的超帧成帧和后面的调制器两者的数据流无差错的流入和流出。

数据位宽变换模块根据调制方式的不同，分别以24bit、16bit、8bit的位宽读出超帧数据缓存器中的缓存数据，送到符号映射模块进行调制星座映射，符号映射模块以8路并行的8*8bit位宽数据送到符号内插与成形滤波模块，根据输入的并行码钟相位生成，进行符号内插上采样和基带成形滤波，内插成形数据以40路并行的40*12bit位宽数据送到正交调制器进行调制，并行载波的生成器生成40路并行40*12bit位宽的正交载波信号、正交载波sin 信号和正交载波cos信号；正交调试以后数据输出4路并行40*112bit位宽LVDS的调制信号送高速DA，最后输出中频调制信号。

超帧成帧处理控制状态机在加填充形成数据子帧结构中对LDPC码块计数得到的码块号来提供控制信息，根据码块号来决策：是否在当前LDPC码块前后***超帧结构需要填充的超帧头、超帧尾、信令、数据子帧尾部填充、加扰初相复位等内容，分别通过超帧头、LDPC码块、数据子帧、子帧填充、帧尾的不同组合，形成长度为17958400个符号的物理层超帧帧结构。

数据位宽变换模块根据调制方式的不同，分别以24bit、16bit、8bit的位宽，读出读出超帧数据缓存器分别输入24bit、16bit和8bit数据位宽的数据，送到符号映射模块进行调制星座映射，通过8PSK、QPSK、BPSK映射模块输出8路并行星座图映射，得到LUT数据符号，以及不同的编码模式，查表得到输出位宽为8bit的映射星座点复数数据I+j*Q。 I+j*Q。符号映射模块将8路并行的8bit位宽数据送到符号内插与成形滤波模块，进行符号内插上采样和基带成形滤波，符号内插与成形滤波模块以40路并行的12bit位宽数据的内插成形数据送到正交调制器进行调制，生成器生成40路并行载波12bit位宽的正交载波信号sin和正交载波信号cos；采用 40路并行符号内插方法，按并行40路顺序保持相同的累加相位字差，连续两个时钟周期，上一周期的最后支路的相位累加字与下一周的第一支路的相位也相差相同的累加字，在不同支路和时钟切换以后，首尾连续增加一个既定的累加值，由调制符号速率计算得到相位字的累加值。

正交调制器采用40并行正交载波sin与cos电路，在一个FPGA处理时钟周期，得到相位连续的并行40点联系载波数字采样点，根据生成40路并行载波采样点进行相位并行计算、并行更新并行查找表，对40路实部和虚部进行并行正交调制，通过并行乘法器分别完成40路并行符号波形和载波并行相乘，由并行乘法器输出并行对应求和，最终得到40路并行调制信号输出，正交调试以后数据输出4路并行12bit位宽LVDS的调制信号送高速数模转换器DA。

参阅图2。超帧头和超帧体构成超帧长为17958400个符号的超帧，其中，超帧头为全1，其长度为1536个符号；超帧体由274个数据子帧组成，其长为17956864个符号；每个数据子帧长度131072个符号；每个数据子帧包含按LDPC编码块1、LDPC编码块2… LDPC编码块n的顺序排列的多个LDPC编码块，数据子帧整除不足一个LDPC编码块的部分填充全1。

LDPC码块填充的内容主要包括：独特字长度为4字节，内容为将来自虚拟信道访问层(VCA)的虚拟信道协议数据单元(VC-PDU)加上CCSDS规定的4字节帧同步码1ACFFC1D、长度为1字节的虚信道标志，长度为2字节的有效数据长度、长度为4字节的虚信道帧计数、长度为997字节的数据区和LDPC校验码；无填充数据的空帧为X“00”、填充数据为X “01”、信令为X“02”，根据实际编码块中的有效数据长度进行填写，虚信道计数长度为4 字节，数据区长度根据编码方式不同而变化，对于1/2、3/4、7/8编码方式，分别是493、 743、871个字节，如果是空帧时填FF，LDPC校验码长度根据编码方式不同而变化，对于 1/2、3/4、7/8编码方式，分别是504、252、126个字节。

参阅图3。在超帧的处理中，根据数据缓存和数据缓存空检测，进行空帧***处理、信令***处理，通过编码器接口，采用并行1/2码率LDPC编码器、3/4码率LDPC编码器、 3/4码率LDPC编码器进行超帧头***、不同调制方式的符号加扰；在空帧***处理中，空帧***模块接收到插空帧信号，将当前的LDPC码块的数据区全部填入FF，并且将“虚信道标志”填为X“00”，若没有收到空帧***标志，则从数据缓存区读入数据进行组帧；在信令***处理中，基于超帧成帧状态控制与参数、监控参数，在数据区前面***独特字长度为4字节、有效数据长度为2字节、虚信道标志长度为1字节、虚信道计数长度为4字节和内容为4字节帧同步码1ACFFC1D的信令控制字，填充数据为X“01”、信令为X“02”，无填充数据的空帧为X“00”，根据实际编码块中的有效数据长度进行填写。在LDPC编码中，LDPC码块根据数据比特与BPSK调制器输出载波相位之间的关系，采用传输的数据比特1、0，载波相位225°和+45°三种模式，基于FPGA的USB设备接口IPcore编码完成帧长为1008字节；在超帧头***中，当收到超帧头***控制信号时，将当前输入的LDPC 码块前***1536个符号的全1，若没有控制信号则将数据直接输出；在符号加扰中，加扰的数据通过缓存和位宽变换以后，将数据送到符号映射模块分别根据控制的调制方式，进行 BPSK、QPSK、8PSK调制映射，调制映射以后，进行符号内插与成形滤波处理，之后进行正交调制，调制以后的数据送到高速DA，根据当前的不同调制方式，加扰的方法是不同的，而且实现的并行结构也是不同的，BPSK是8bit，QPSK是16bit，8PSK是24bit。

在空帧检测中，实时输入的用户的业务数据，暂时缓存在数据缓存中待成帧使用，数据空检测实时检测缓存中的未发送数据个数，若检测到到缓存的数据个数少于一个LDPC编码需要数据个数，数据区长度则向空帧***模块发送差空帧信号。

对于BPSK调制，通过编码接口所传输的数据比特与调制器输出载波相位之间的关系进行超帧头***和超帧尾***，完成BPSK符号加扰；对于QPSK调制和8PSK调制，通过I支路、Q支路传输数据比特，所传输的数据比特111、101、100、110、011、001、000、 010进行8到16转换和8到24转换，完成QPSK符号和8PSK符号加扰；调制器输出载波相位270°、+315°、+90°、+135°、+225°、+0°、+45°、+180°相对应的QPSK16 比特bie和8PSK24-bit。

本发明的关注重点是超帧实现方法，因此重点图中的影印框。超帧处理的每个模块的操作处理动作，都受到状态机送来的控制信号进行控制，各种控制信号的时序关系和控制字的发出时刻都是有状态机来生成的，具体参见图5。

参阅图4。超帧处理的每个模块的操作处理动作受状态机送来的控制信号进行控制，状态机每个时钟周期输出1bit，从串行加扰结构到并行加扰结构来生成各种控制信号的时序关系和控制字的发出时刻，采用反馈结构线性位移寄存器D0、D1、D2、D3、…D7，D8、D9、…D22、D23、D24，给定串行加扰结构的PN码，以初相为寄存器全1的PN码，生成并行的PN0、PN1、PN2、PN3…PN7，按二进制的异或组合逻辑异或链结构，加扰位置为编码后符号+为模2加加扰，采用加扰多项式：X²⁵+X³+1，对整个超帧进行加扰，其中， D0～D24为寄存器。本实施例采用下面的8bit并行输出结构，每个时钟周期输出8bit。图中 D0～D24为寄存器。

状态机利用寄存器中D0～D24的值，移位寄存器在一个时钟周期内要移动8bit，通过迭代，计算出8bit的PN码，在一个时钟周期并行实现8bit的PN码生成。基于反馈移位结构不再是顺序移位的情况，采用如下反馈移位的关系式：D0～D7＝PN0～PN7， D8～D24＝D0～D16，根据图中串行加扰结构以及加扰多项式X²⁵+X³+1，推导出如下8bit并行编码结构：

式中，

表示mod2加，即异或。

在实际加扰中，状态机基于BPSK的1个符号是1bit、QPSK的1个符号是2bit、 8PSK的1个符号是3bit和1bit构成BPSK的一个符号，对一个符号的bit采用相同PN码加扰，根据输入BPSK的8bit数据为R0～R7，利用

得到加扰以后的数据PNR0～PNR7；

基于设定输入QPSK的16bit数据为R0～R15和2bit构成QPSK的一个符号，采用如下公式：

得到加扰以后的数据为PNR0～PNR15，

根据输入8PSK的24bit数据为R0～R23和3bit构成8PSK的一个符号，采用如下公式：

得到加扰以后的数据为PNR0～PNR23，由上面的公式，采用并行PN码生成结构，即可完成 3种不同调制模式的符号加扰处理。

参阅图5。状态机作为超帧生成的控制调度中心，下发复位监控命令，复位后，在St＝1时发送第一个LDPC码块，复位清除以后，延迟等待T0时间发送cmd＝1的命令号， cmd＝1以后，图1中业务数据缓存端发送一个1个LDPC编码码块的编码前数据，不做超帧尾***，然后依次进行空帧***、信令***、LDPC编码、超帧头***、符号加扰等操作的超帧处理过，延迟等待T1时间以后发送cmd＝2的命令号，cmd＝2以后，图1中业务数据缓存端发送一个1个LDPC编码码块的编码前数据，依然不做超帧尾***，然后依次进行图1 中空帧***、信令***、LDPC编码、超帧头***、符号加扰等操作的超帧处理过程；等待延迟T2以后，进入超帧中间LDPC码块状态，状态转换到St＝2，从St＝2以后，只要St不是数据子帧的最后一个LDPC码块，均作如下操作：1)延迟等待T3时间，发送命令 cmd＝St+1，修改命令字；2)延迟待T4，St＝St+1，修改状态字，并判断是否是数据子帧的最后一个LDPC码块，继续留在超帧中间LDPC码块状态；等待T3延迟修改控制字；若不是进入数据子帧末LDPC码块状态。

上面提到的各时延参数如下，这些时延参数被延迟计时器使用，每次状态St改变的时候清零，重头计时，

T0＝32个(固定值)，时钟周期数

T1＝超帧头长度+1个LDPC码块长度+帧间间隔长度，时钟周期数

T2＝调制存储器输出数据字节＝超帧头长度+1个LDPC码块长度，计数器计数值

T3＝1个LDPC码块长度+帧间间隔长度，时钟周期数

T4＝调制存储器输出数据字节＝1个LDPC码块长度，计数器计数值

T5＝1个LDPC码块长度+子帧填充数长度+帧间间隔长度，时钟周期数

T6＝1个LDPC码块长度+子帧填充数长度，计数器计数值。

Claims (10)

1.一种多用户数据复接超帧帧编码调制方法，具有如下技术特征：多个用户共享一条传输线路资源，多个用户的业务数据通过卫星或地面通信网业务数据收入接口，分别输入到卫星无线数字发射机或者信关站无线数字发射机的超帧组帧编码调制器，根据Qos、实时性、传输速率、误码性能等不同要求，对多个用户的数据短帧，在数字上进行复接形成超帧，并将多用户超长帧成帧复接数据流信息送入超帧数据缓存器中进行缓存；数据经过缓存后，超帧处理模块根据监控参数，在超帧成帧处理控制状态机的超帧循环状态控制下，依次完成空帧***、命令***、LDPC编码、超帧头***、超帧尾***和符号加扰，在FPGA器件中实现全数字并行流水结构超帧成帧编码，超帧组帧编码调制器根据不同的调制方式要求，依据时分复用基本原理，按照一定的速度系列依次复用在一起，通过调制符号映射、符号内插与成形滤波、数字中频正交调制和超帧处理完成以后，送到高速数模转换器DA完成数模转换合并成为高速数码流；将超帧被放在超帧数据缓存中进行存储，其后数据位宽变换模块，依次进行：8PSK或QPSK或BPSK调制方式符号映射，通过符号内插与成形滤波模块，将并行码相位生成信号送入正交调制器，利用调制算法对并行载波生成信号进行正交调制，生成数字中频调制信号，正交调试以后数据输出并行低压差分信号LVDS的调制信号送高速模数转换器DA，输出中频调制信号。

2.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：超帧处理模块采用BPSK、QPSK、8PSK三种调制方式加扰，用PN码分别以8bit并行生成加扰，对每个星座点的基带bit数据分解成并行1、2、3路，然后对并行支路分别采用相同的PN进行加扰，并行加扰后支路再合路成一路输出。

3.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：FPGA器件采用全数字并行流水结构编码和调制算法、实现超帧成帧，通过多种不同位宽的双口RAM实现不同位宽的数据接口，对整个数据处理过程进行流控管理；数据超帧成帧部分采用复杂的命令生成状态机和命令响应状态机，以LDPC码块为单位，按协议要求在LDPC码块前后添加帧头和帧尾，由8个LDPC码块加填充形成274个数据子帧结构，最终形成长度达到17958400个符号的超帧；在编码算法部分实现1/2、3/4、7/8三种不同码率LDPC编码和BPSK、QPSK、8PSK三种不同调试方式的符号加扰，调制算法部分数据位宽采用8bit，基于参数化的并行符号内插和并行载波，采用数据位宽12bit的40路并行符号内插，载波生成数据位宽12位的40路并行正交调制信号。

4.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：在FPGA器件中，超帧成帧处理控制状态机基于FPGA生成状态机命令和响应状态机命令，按协议要求，以LDPC码块为单位的数据作为基本的信号处理粒度，在码块前后添加帧头帧尾，由8个低密度奇偶检验LDPC码块加填充形成数据子帧结构，产生一个n维向量m的码字，形成长度达到相移键控PSK、QPSK、BPSK分别为24bit、16bit和8bit的输出位宽符号的超帧，然后按8bit的位宽，从被存储在超帧数据缓存器中缓存中读出32bit位宽输入的业务数据，进行超帧组帧处理；LDPC码块将待编码的信息矢量 m 乘以稀疏矩阵H，得到中间结果S，然后将中间结果S进行重复累加，得到校验比特，最后将信息比特和校验比特合并起来就得到最终的码字。

5.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：超帧处理模块以命令生成与响应状态机，作为超帧生成的控制调度中心和复杂数据流控管理器；控制超帧组成的每个LDPC码块前后需要的***超帧数据，按LDPC码块进行超帧发送，根据超帧的要求，控制LDPC码块前面或者后面添加超帧的***内容；对超帧数据缓存进行管理，以保证前面的超帧成帧和后面的调制器两者的数据流无差错的流入和流出。

6.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：数据位宽变换模块根据调制方式的不同，分别以24bit、16bit、8bit的位宽读出超帧数据缓存器中的缓存数据，送到符号映射模块进行调制星座映射，符号映射模块以8路并行的8*8bit位宽数据送到符号内插与成形滤波模块，根据输入的并行码钟相位生成，进行符号内插上采样和基带成形滤波，内插成形数据以40路并行的40*12bit位宽数据送到正交调制器进行调制，并行载波的生成器生成40路并行40*12bit位宽的正交载波信号、正交载波sin信号和正交载波cos信号；正交调试以后数据输出4路并行40*112bit位宽LVDS的调制信号送高速DA，最后输出中频调制信号。

7.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：超帧成帧处理控制状态机在加填充形成数据子帧结构中对LDPC码块计数得到的码块号来提供控制信息，根据码块号来决策：是否在当前LDPC码块前后***超帧结构需要填充的超帧头、超帧尾、信令、数据子帧尾部填充、加扰初相复位等内容，分别通过超帧头、LDPC码块、数据子帧、子帧填充、帧尾的不同组合，形成长度为17958400个符号的物理层超帧帧结构。

8.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：数据位宽变换模块根据调制方式的不同，分别以24bit、16bit、8bit的位宽，读出读出超帧数据缓存器分别输入24bit、16bit和8bit数据位宽的数据，送到符号映射模块进行调制星座映射，通过8PSK、QPSK、BPSK映射模块输出8路并行星座图映射，得到LUT数据符号，以及不同的编码模式，得到输出位宽为8bit的映射星座点复数数据I+j*Q；I+j*Q；符号映射模块将8路并行的8bit位宽数据送到符号内插与成形滤波模块，进行符号内插上采样和基带成形滤波，符号内插与成形滤波模块以40路并行的12bit位宽数据的内插成形数据送到正交调制器进行调制，生成器生成40路并行载波12bit位宽的正交载波信号sin和正交载波信号cos；采用40路并行符号内插方法，按并行40路顺序保持相同的累加相位字差，连续两个时钟周期，上一周期的最后支路的相位累加字与下一周的第一支路的相位也相差相同的累加字，在不同支路和时钟切换以后，首尾连续增加一个既定的累加值，由调制符号速率计算得到相位字的累加值。

9.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：正交调制器采用40并行正交载波sin与cos电路，在一个FPGA处理时钟周期，得到相位连续的并行40点联系载波数字采样点，根据生成40路并行载波采样点进行相位并行计算、并行更新并行查找表，对40路实部和虚部进行并行正交调制，通过并行乘法器分别完成40路并行符号波形和载波并行相乘，由并行乘法器输出并行对应求和，最终得到40路并行调制信号输出，正交调试以后数据输出4路并行12bit位宽LVDS的调制信号送高速数模转换器DA。

10.如权利要求1所述的多用户数据复接超帧帧编码调制方法，其特征在于：

在超帧的处理中，根据数据缓存和数据缓存空检测，进行空帧***处理、信令***处理，通过编码器接口，采用并行1/2码率LDPC编码器、3/4码率LDPC编码器、3/4码率LDPC编码器进行超帧头***、不同调制方式的符号加扰；在空帧***处理中，空帧***模块接收到插空帧信号，将当前的LDPC码块的数据区全部填入FF，并且将“虚信道标志”填为X“00”，若没有收到空帧***标志，则从数据缓存区读入数据进行组帧；在信令***处理中，基于超帧成帧状态控制与参数、监控参数，在数据区前面***独特字长度为4字节、有效数据长度为2字节、虚信道标志长度为1字节、虚信道计数长度为4字节和内容为4字节帧同步码1ACFFC1D的信令控制字，填充数据为X“01”、信令为X“02”，无填充数据的空帧为X“00”，根据实际编码块中的有效数据长度进行填写，在LDPC编码中，LDPC码块根据数据比特与BPSK调制器输出载波相位之间的关系，采用传输的数据比特1、0，载波相位225°和+45°三种模式，基于FPGA的USB设备接口IPcore编码完成帧长为1008字节；在超帧头***中，当收到超帧头***控制信号时，将当前输入的LDPC码块前***1536个符号的全1，若没有控制信号则将数据直接输出；在符号加扰中，加扰的数据通过缓存和位宽变换以后，将数据送到符号映射模块分别根据控制的调制方式，进行BPSK、QPSK、8PSK调制映射，调制映射以后，进行符号内插与成形滤波处理，之后进行正交调制，调制以后的数据送到高速DA。

Images