CN114697843A - Mems***及信号处理电路 - Google Patents
Mems***及信号处理电路 Download PDFInfo
- Publication number
- CN114697843A CN114697843A CN202111676173.1A CN202111676173A CN114697843A CN 114697843 A CN114697843 A CN 114697843A CN 202111676173 A CN202111676173 A CN 202111676173A CN 114697843 A CN114697843 A CN 114697843A
- Authority
- CN
- China
- Prior art keywords
- signal
- mems
- unit
- voltage
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
- H04R2201/003—Mems transducers or their use
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Micromachines (AREA)
Abstract
本发明提供了一种MEMS***及信号处理电路,差分电容式MEMS传感模块根据第一共模电压、N个差分电容产生的电容变化量以及N个偏置电压输出表征声音信号的N个第一电压信号,N个信号处理模块分别连接差分电容式MEMS传感模块的N个输出端,接入N个第一电压信号并进行信号处理,第i个信号处理模块的输出端连接第i+1个差分电容,相当于将每个信号处理模块的输出信号叠加至下一个差分电容的输入端上,实现信号的叠加,通过多级级联的方式增强最后一个信号处理模块输出的第二电压信号的幅值,且并未引入其他的噪声,因此可以提高MEMS***的信噪比,进而提高MEMS***的性能。
Description
技术领域
本发明涉及微麦克风技术领域,尤其涉及一种MEMS***及信号处理电路。
背景技术
电容式MEMS麦克风是采用微加工工艺制造的MEMS(Micro-Electro-MechanicalSystem,微电子机械***)器件。由于具有体积小、灵敏度高、与现有半导体技术兼容性好的优点,电容式MEMS麦克风在手机等移动终端上的应用越来越广泛。
电容式MEMS麦克风的结构具有振动膜、背板电极及支撑墙体,支撑墙体围合成一空腔,背板电极位于支撑墙体上且遮盖空腔,振动膜悬于空腔内且边缘延伸至支撑墙体内进行固定。当振动膜感受到外部的激励信号后,振动膜与背板电极之间的距离改变,改变电容大小,再通过集成电路芯片将电容变化转化为电压信号的变化并进行输出。
但是,传统的单层振动膜、单层背板的电容式MEMS麦克风性能有限,难以满足越来越高信噪比(SNR)的要求,要想制作更高信噪比的MEMS麦克风,必须要有更新的设计。
发明内容
本发明的目的在于提供一种MEMS***及信号处理电路,以提高现有的电容式MEMS传感器的信噪比。
为了达到上述目的,本发明提供了一种MEMS***,包括:
偏置电压生成模块,用于生成N个偏置电压,N大于或等于2;
差分电容式MEMS传感模块,包括N个MEMS单元,每个所述MEMS单元包括一个差分电容,在外部的声音信号的激励下,N个所述差分电容产生电容变化量,N个所述差分电容分别接入N个所述偏置电压,第一个所述差分电容还接入第一共模电压,所述差分电容式MEMS传感模块根据所述第一共模电压、N个所述差分电容产生的电容变化量以及N个所述偏置电压输出表征所述声音信号的N个第一电压信号,N个所述第一电压信号通过N个输出端输出;以及,
N个信号处理模块,分别连接所述差分电容式MEMS传感模块的N个输出端,接入N个所述第一电压信号并进行信号处理,第i个所述信号处理模块的输出端连接第i+1个所述差分电容,第N个所述信号处理模块输出表征所述声音信号的第二电压信号,1≤i≤N-1。
可选的,所述差分电容式MEMS传感模块的N个输出端均呈高阻态。
可选的,所述偏置电压生成模块的第一个输出端呈直流高阻态,所述偏置电压生成模块的其余输出端呈高阻态。
可选的,所述偏置电压生成模块包括:
电荷泵单元,用于输出N个基础偏置电压;以及,
N个第一高阻单元,分别连接所述电荷泵单元,接入N个所述基础偏置电压,并将N个所述基础偏置电压转换为N个所述偏置电压。
可选的,所述信号处理模块包括:
缓冲单元,连接所述差分电容式MEMS传感模块的对应的输出端,接入对应的所述第一电压信号并对所述第一电压信号进行阻抗转换,得到缓冲信号;以及,
第二高阻单元,一端连接在所述差分电容式MEMS传感模块的对应的输出端与所述缓冲单元之间的节点上,另一端接入第二共模电压。
可选的,每个所述信号处理模块或第N个所述信号处理模块还包括:
增益调节单元,连接所述缓冲单元,接入所述缓冲信号并对所述缓冲信号进行增益放大。
可选的,第N个所述信号处理模块的增益调节单元为单端输入、单端/双端输出的增益调节单元。
可选的,至少部分所述信号处理模块还包括:
调节电容,所述调节电容的一端连接所述缓冲单元的输入端,另一端接入第三共模电压。可选的,还包括:
数字控制模块,用于在时钟信号以及外部的第一使能信号的驱动下输出数字控制信号,所述数字控制信号用于实现整个所述MEMS***的数字控制。
可选的,还包括数字处理模块,所述数字处理模块包括:
模拟数字采样单元,连接第N个所述信号处理模块,用于对所述第二电压信号进行采样,得到数字采样信号;以及,
数字逻辑单元,连接所述模拟数字采样单元,用于对所述数字采样信号进行格式转换,得到数字电压信号。
可选的,所述数字逻辑单元还在外部的时钟信号以及外部的第二使能信号的驱动下输出数字控制信号,所述数字控制信号用于实现整个所述MEMS***的数字控制。
可选的,还包括:
LDO模块,用于接收外部的电源电压,并根据所述外部的电源电压生成恒定的电源电压,为所述信号处理模块供电。
可选的,所述偏置电压生成模块及所述信号处理模块集成在同一ASIC芯片上,所述ASIC芯片通过打线的方式与所述差分电容式MEMS传感模块连接。
可选的,还包括:
ESD模块,连接所述ASIC芯片,用于对所述ASIC芯片及所述差分电容式MEMS传感模块进行ESD防护。
可选的,所述MEMS单元包括差分电容式MEMS麦克风、差分电容式MEMS声换能器或差分电容式MEMS传声器。
可选的,本发明还提供了一种信号处理电路,包括:
偏置电压生成模块,用于生成N个偏置电压,N大于或等于2,所述偏置电压生成模块向差分电容式MEMS传感模块提供N个所述偏置电压,所述差分电容式MEMS传感模块通过N个输出端输出N个第一电压信号;以及,
N个信号处理模块,分别连接所述差分电容式MEMS传感模块的N个输出端,接入N个所述第一电压信号并进行信号处理,第i个所述信号处理模块的输出端连接第i+1个所述差分电容式MEMS传感模块的差分电容,第N个所述信号处理模块输出第二电压信号,1≤i≤N-1。
在本发明提供的MEMS***及信号处理电路中,差分电容式MEMS传感模块根据第一共模电压、N个差分电容产生的电容变化量以及N个偏置电压输出表征声音信号的N个第一电压信号,N个信号处理模块分别连接差分电容式MEMS传感模块的N个输出端,接入N个第一电压信号并进行信号处理,第i个信号处理模块的输出端连接第i+1个差分电容,相当于将每个信号处理模块的输出信号叠加至下一个差分电容的输入端上,实现信号的叠加,通过多级级联的方式增强最后一个信号处理模块输出的第二电压信号的幅值,且并未引入其他的噪声,因此可以提高MEMS***的信噪比,进而提高MEMS***的性能。
附图说明
图1为本发明实施例一提供的MEMS***的结构框图;
图2为本发明实施例一提供的电容式MEMS麦克风的结构示意图;
图3为本发明实施例一提供的电荷泵单元的结构示意图;
图4为本发明实施例一提供的第一高阻单元的电路图;
图5为本发明实施例一实施例提供的快速启动电路的电路图;
图6为本发明实施例二提供的MEMS***的结构框图;
图7为本发明实施例三提供的MEMS***的结构框图;
图8为本发明实施例四提供的MEMS***的结构框图;
图9为本发明实施例五提供的MEMS***的结构框图;
图10为本发明实施例六提供的MEMS***的结构框图;
图11为本发明实施例七提供的MEMS***的结构框图;
其中,附图标记为:
10-偏置电压生成模块;111、112…11N-第一高阻单元;12-电荷泵单元;13-吸合检测单元;21、22…2N-MEMS单元;31、32…3N-信号处理模块;311、321…3N1-缓冲单元;312、322…3N2-增益调节单元;313、323…3N3-第二高阻单元;40-时钟信号生成模块;50-LDO模块;60-数字控制模块;70-ESD模块;801-第一单向导通单元;802-快速启动电路;90-数字处理模块;91-模拟数字采样单元;92-数字逻辑单元;
201-衬底;210、220-声腔;202-支撑墙体;211a、221a-振动膜;211b、221b-第一背板电极;211c、221c-第二背板电极;213、223-声孔;212a、222a、212b、222b、212c、222c-焊盘;
Clk-时钟信号;CLK’-外部输入的时钟信号;Vcp1、Vcp2…VcpN-偏置电压;Vin1、Vin2…VinN-第一电压信号;Vcp11、Vcp12…Vcp1N-基础偏置电压;Vs-内部信号;Vf11、Vf12…Vf1N-缓冲信号;Vout-第二电压信号;Voutm、Voutp-差分信号;Dout-数字电压信号;GainCtrl-数字控制信号;Vcom1-第一共模电压;Vcom2-第二共模电压;Vcom3-第三共模电压;S1-第一泵压通路;S2-第二泵压通路;V1-第一高阻节点;V2-第一低阻节点;Vdd-恒定的电源电压;VDD-外部的电源电压;Din-外部的第一使能信号;Lr-外部的第二使能信号;Gnd-接地端;K21、K22…K2N-节点;C-调节电容。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1为本实施例提供的MEMS***的结构框图。如图1所示,所述MEMS***包括偏置电压生成模块10、差分电容式MEMS传感模块20、信号处理模块及时钟信号生成模块40。所述时钟信号生成模块40为所述MEMS***提供时钟信号Clk,并且,虽然本实施例中的所述时钟信号生成模块40是内部的时钟模块,作为可选实施例,所述时钟信号生成模块40也可以是外部的时钟模块,所述时钟信号生成模块40的具体连接方式将在下文中描述。
所述偏置电压生成模块10用于生成N个偏置电压,N大于或等于2,本实施例中,N=2,所述偏置电压生成模块10具有两个输出端,分别输出一个偏置电压,两个偏置电压分别为偏置电压Vcp1和偏置电压Vcp2。具体而言,所述偏置电压生成模块10的第一输出端用于输出偏置电压Vcp1,所述偏置电压生成模块10的第二输出端用于输出偏置电压Vcp2。
所述差分电容式MEMS传感模块20包括两个MEMS单元,两个所述MEMS单元分别包括一个差分电容。具体而言,两个所述MEMS单元分别为MEMS单元21及MEMS单元22,所述MEMS单元21包括第一差分电容,所述MEMS单元22包括第二差分电容,在外部的声音信号的激励下,所述第一差分电容及所述第二差分电容均产生相同的电容变化量。本实施例中,所述第一差分电容和所述第二差分电容均包括两个MEMS电容,两个所述MEMS电容组中的MEMS电容的背板和振膜在横向上的相对位置不同,使得两个所述MEMS电容在所述声音信号的激励下产生反向的电容变化量,进而构成差分电容。
进一步地,所述MEMS单元21及所述MEMS单元22分别接入所述偏置电压生成模块10的第一输入端和第二输入端,也即所述第一差分电容及所述第二差分电容分别接入所述偏置电压Vcp1和偏置电压Vcp2,所述偏置电压Vcp1为所述MEMS单元21提供静态工作电压,所述偏置电压Vcp2为所述电容式MEMS单元22提供静态工作电压。
所述MEMS单元21还接入第一共模电压Vcom1,所述MEMS单元21根据所述第一共模电压Vcom1、所述第一差分电容产生的电容变化量以及所述偏置电压Vcp1输出表征所述声音信号的第一电压信号Vin1;所述MEMS单元22根据所述第二差分电容产生的电容变化量以及所述偏置电压Vcp2输出表征所述声音信号的第一电压信号Vin2,相当于所述第一电压信号Vin1及所述第一电压信号Vin2通过所述差分电容式MEMS传感模块20的两个输出端输出。
相应的,所述信号处理模块具有两个,两个所述信号处理模块分别为信号处理模块31及信号处理模块32。所述信号处理模块31与所述MEMS单元21的输出端连接,用于接入所述第一电压信号Vin1并进行信号处理,所述信号处理模块32与所述MEMS单元22的输出端连接,用于接入所述第一电压信号Vin2并进行信号处理,所述信号处理模块31的输出端连接所述MEMS单元22,相当于将所述信号处理模块31的输出信号输入至所述MEMS单元22的输入端上,实现了信号的叠加,所述信号处理模块32输出表征所述声音信号的第二电压信号Vout。
本实施例将所述信号处理模块31的输出端连接所述MEMS单元22,从而将所述信号处理模块31的输出信号叠加至所述第二差分电容的输入端上,通过两级级联的方式增强所述信号处理模块32输出的第二电压信号Vout的幅值,且并未引入其他的噪声,因此可以提高MEMS***的信噪比,进而提高MEMS***的性能。
应理解,本实施例中的MEMS单元、信号处理模块及所述偏置电压的数量均为两个,但并不以此为限,所述MEMS单元、所述信号处理模块及所述偏置电压的数量实际上可以是N(N≥2)个。
接下来,本实施例将以所述MEMS单元21及所述MEMS单元22均为双背板差分电容式MEMS麦克风为例进行说明。但应理解,作为可选实施例,本发明中的所述MEMS单元21及所述MEMS单元22不限于是双背板差分电容式MEMS麦克风,还可以是双振膜差分电容式MEMS麦克风、横向差分电容式MEMS麦克风、差分电容式MEMS声换能器或差分电容式MEMS传声器等,只要是支持差分输出的MEMS传感器均在本发明的保护范围之内,这里不再一一解释说明。
本实施例中,所述MEMS单元21及所述MEMS单元22的结构相同,且均制备于同一衬底上,属于同一个器件。图2为本实施例提供的差分电容式MEMS传感模块20的结构示意图。如图2所示,所述差分电容式MEMS传感模块20包括衬底201、支撑墙体202、振动膜211a、振动膜221a、第一背板电极211b、第二背板电极211c、第一背板电极221b及第二背板电极221c。其中,所述支撑墙体202位于所述衬底201上并围合出两个空腔,所述振动膜211a、第一背板电极211b及第二背板电极211c位于一个所述空腔中,且所述第一背板电极211b、振动膜211a及第二背板电极211c由下至上依次设置;所述振动膜221a、第一背板电极221b及第二背板电极221c位于另一个所述空腔中,且所述第一背板电极221b、振动膜221a及第二背板电极221c由下至上依次设置。所述支振动膜211a、振动膜221a、第一背板电极211b、第二背板电极211c、第一背板电极221b及第二背板电极221c的边缘均延伸至所述支撑墙体202中进行固定。所述振动膜211a与所述第一背板电极211b和所述第二背板电极211c之间均具有间隙,以为所述振动膜211a提供振动空间。所述振动膜221a与所述第一背板电极221b和所述第二背板电极221c之间均具有间隙,以为所述振动膜221a提供振动空间。从图2中也可见,所述振动膜211a、第一背板电极211b及第二背板电极211c在横向上的相对位置是相同的;所述振动膜221a、第一背板电极221b及第二背板电极221c在横向上的相对位置是相同的。
进一步地,所述衬底201中具有贯穿的声腔210和声腔220,所述第一背板电极211b及第二背板电极211c中均具有多个声孔213,所述第一背板电极221b及第二背板电极221c中均具有多个声孔223。
本实施例中,所述振动膜211a、第一背板电极211b及第二背板电极211c构成了两个MEMS电容,在所述声音信号的激励下,这两个所述MEMS电容产生相反的电容变化量,因此构成所述第一差分电容;类似的,所述振动膜221a、第一背板电极221b及第二背板电极221c构成了两个MEMS电容,在所述声音信号的激励下,这两个所述MEMS电容产生相反的电容变化量,因此构成所述第二差分电容。
所述差分电容式MEMS传感模块20还包括两个焊盘组,两个所述焊盘组分别对应所述MEMS单元21和所述MEMS单元22。其中,所述MEMS单元21对应的焊盘组包括焊盘212a、焊盘212b及焊盘212c,所述焊盘212a、焊盘212b及焊盘212c分别电性连接所述振动膜211a、第一背板电极211b及第二背板电极211c;所述MEMS单元22对应的焊盘组包括焊盘222a、焊盘222b及焊盘222c,所述焊盘222a、焊盘222b及焊盘222c分别电性连接所述振动膜221a、第一背板电极221b及第二背板电极221c。如此,所述焊盘212a、焊盘222a、焊盘212b、焊盘222b、焊盘212c及焊盘222c分别作为所述振动膜211a、振动膜221a、第一背板电极211b、第一背板电极221b、第二背板电极211c及第二背板电极221c的引出端。
请继续参阅图2,当所述差分电容式MEMS传感模块20受到声音信号的激励时,所述振动膜211a及所述振动膜221a随之振动,所述振动膜211a与所述第一背板电极211b和第二背板电极211c之间的距离将改变(且一者变大,一者变小),所述振动膜221a与所述第一背板电极221b和第二背板电极221c之间的距离也将改变(且一者变大,一者变小),所述第一差分电容和所述第二差分电容会跟随所述声音信号产生相同的电容变化。
进一步地,本实施例中通过所述焊盘212a为所述振动膜211a施加所述偏置电压Vcp1,通过所述焊盘222a为所述振动膜221a施加所述偏置电压Vcp2,所述第一背板电极211b、第一背板电极221b、第二背板电极211c及第二背板电极221c上将会存储大量的静态电荷,自然状态下,由于所述第二背板电极211c及所述第二背板电极221c处于高阻状态,其上的电荷不会发生转移。所述振动膜211a及所述振动膜221a振动时,所述第一差分电容和所述第二差分电容动态变化,所述第一背板电极211b及所述第一背板电极221b上的电压会发生变化以维持电荷量的恒定,从而转换为所述焊盘212b上的第一电压信号Vin1及所述焊盘222b上的第一电压信号Vin2输出。
应理解,本发明中的差分电容不限于包括两个MEMS电容,也可以包括4个、6个或8个MEMS电容等,只要将MEMS电容组合后能构成差分电容的实施方式均在本发明的保护范围之内,在此不再一一解释说明。
基于此,如图1所示,所述偏置电压生成模块10用于为所述MEMS单元21提供所述偏置电压Vcp1以及为所述MEMS单元22提供所述偏置电压Vcp2,本实施例中,所述偏置电压生成模块10具体是为所述MEMS单元21和所述MEMS单元22的振动膜提供所述偏置电压,但不应以此为限。
本实施例中,所述偏置电压生成模块10输出的所述偏置电压Vcp2是可叠加交流信号的高阻态的偏置电压。
具体而言,所述偏置电压生成模块10包括电荷泵单元12及两个第一高阻单元,两个所述第一高阻单元分别为第一高阻单元111及第一高阻单元112。所述电荷泵单元12的输入端与所述时钟信号生成模块40的输出端连接,用于接入所述时钟信号Clk,并在所述时钟信号Clk的驱动下输出基础偏置电压Vcp11及基础偏置电压Vcp12。所述第一高阻单元111连接所述电荷泵单元12,用于接入所述基础偏置电压Vcp11,并将所述基础偏置电压Vcp11稳定在高阻态输出,所述偏置电压生成模块10的第一输出端呈直流高阻态;所述第一高阻单元112连接所述电荷泵单元12,用于接入所述基础偏置电压Vcp12,并将所述基础偏置电压Vcp12稳定在高阻态输出,使得所述偏置电压生成模块10的第二输出端呈高阻态。
图3为本实施例提供的电荷泵单元12的示意图。如图3所示,本实施例中,所述电荷泵单元12包括多级泵压电路及两个泵压通路,两个所述泵压通路分别为第一泵压通路S1及第二泵压通路S2。所述多级泵压电路用于输出初始偏置电压,所述初始偏置电压小于所述基础偏置电压Vcp11及所述基础偏置电压Vcp12。接着,所述第一泵压通路S1及所述第二泵压通路S2的输入端均连接所述多级泵压电路,所述第一泵压通路S1及所述第二泵压通路S2上均具有一个或至少两个串联的泵压电路,所述初始偏置电压经过所述第一泵压通路S3升压之后,得到所述基础偏置电压Vcp11,所述初始偏置电压经过所述第二泵压通路S2升压之后,得到所述基础偏置电压Vcp12。
本实施例中,相邻的两个所述泵压电路之间还连接有滤波电路,以提高***的可靠性,作为可选实施例,任意相邻的两个所述泵压电路之间可以连接所述滤波电路,也可以不连接所述滤波电路。
应理解,所述多级泵压电路输出的所述初始偏置电压可以与所述基础偏置电压Vcp11及所述基础偏置电压Vcp12非常接近,第一泵压通路S3及所述第二泵压通路S4根据所述初始偏置电压分别产生所述基础偏置电压Vcp11及所述基础偏置电压Vcp12,且两个基础偏置电压之间不会相互影响;同时,通过设计所述多级泵压电路可以为所述第一泵压通路S1及所述第二泵压通路S2留出电压裕量。
应理解,所述多级泵压电路实际上可以是一个或至少两个串联的泵压电路构成。
所述偏置电压Vcp1及所述偏置电压Vcp2理论上越高越好,但是考虑到工艺耐压情况,通常所述偏置电压Vcp1及所述偏置电压Vcp2均为4V-15V,但不应以此为限。
进一步地,所述MEMS单元21及所述MEMS单元22在过大的激励信号的作用下,可能产生吸合现象(振动膜与背板电极发生粘黏),所述MEMS单元21或所述MEMS单元22在产生吸合现象时,会发生电容跳变(吸合处的差分电容突然变大),同时背板电极的漏电增大,导致所述MEMS单元21输出的所述第一电压信号Vin1或所述MEMS单元22输出的所述第一电压信号Vin2产生跳变,并且会维持一段时间,进而导致***的灵敏度会大大降低。
本实施例中,所述MEMS单元21及所述MEMS单元22通常是相同机械核心,所以所述第一差分电容与所述第二差分电容通常会同时产生吸合现象。基于此,本实施例中,所述偏置电压生成模块10还包括吸合检测单元13,所述吸合检测单元13的输入端可以接入表征所述声音信号的电压信号(下称内部信号Vs)。当所述第一差分电容及所述第二差分电容产生吸合现象时,所述内部信号Vs跳变,所述吸合检测单元13在所述内部信号Vs跳变时拉低所述偏置电压Vcp1和所述偏置电压Vcp2,从而降低所述偏置电压Vcp1和所述偏置电压Vcp2的电压值(例如可以将所述偏置电压Vcp1和所述偏置电压Vcp2拉低到地Vss,从而将所述偏置电压Vcp1和所述偏置电压Vcp2接地Vss),释放掉背板电极上的电荷,失去电场力的作用,所述振动膜会在自身弹性作用下弹回,解除吸合状态,从而快速恢复***的灵敏度。
进一步地,所述内部信号Vs例如可以是所述第一电压信号Vin1、第一电压信号Vin2或第二电压信号Vout,也即:所述吸合检测单元13可以连接所述电荷泵单元12及所述MEMS单元21的输出端,或者连接所述电荷泵单元12及所述MEMS单元22的输出端,或者连接所述电荷泵单元12与所述信号处理模块31的输出端,或者连接所述电荷泵单元12与所述信号处理模块32的输出端。当然,所述内部信号Vs也可以是所述信号处理模块31或所述信号处理模块32内部的子单元产生的信号,这将在下文中进行描述,本发明对此不作限制。
请继续参阅图1,本实施例中,所述信号处理模块31包括第二高阻单元313、缓冲单元311及增益调节单元312,所述信号处理模块32包括第二高阻单元323、缓冲单元321及增益调节单元322。
所述MEMS单元21的输出端呈高阻态,输出的所述第一电压信号Vin1没有驱动能力,为了进行信号处理,所述缓冲单元311的输入端连接所述MEMS单元21的输出端,用于接入所述第一电压信号Vin1并对所述第一电压信号Vin1进行阻抗转换(高阻态转换为低阻态),从而增强驱动能力,所述缓冲单元311的输出端输出缓冲信号Vf11。所述第二高阻单元313的一端连接在所述MEMS单元21的输出端与所述缓冲单元311之间的节点K21,另一端用于接入第二共模电压Vcom2,以提供所述第二共模电压Vcom2给所述节点K21,并为所述MEMS单元21的输出端建立静态工作点。所述增益调节单元312的输入端连接所述缓冲单元311的输出端,用于接入所述缓冲信号Vf11并对所述缓冲信号Vf11进行增益放大,所述增益调节单元312的输出端通过所述阻抗变换单元连接至所述第一高阻单元112与所述MEMS单元22的输入端之间,以将所述增益调节单元312的输出信号叠加至所述MEMS单元22的输入端。
类似的,所述MEMS单元22的输出端呈高阻态,输出的所述第一电压信号Vin2没有驱动能力,为了进行信号处理,所述缓冲单元321的输入端连接所述MEMS单元22的输出端,用于接入所述第一电压信号Vin2(叠加了所述增益调节单元312的输出信号)并对所述第一电压信号Vin2进行阻抗转换(高阻态转换为低阻态),从而增强驱动能力,所述缓冲单元321的输出端输出缓冲信号Vf12。所述第二高阻单元323的一端连接在所述MEMS单元22的输出端与所述缓冲单元321之间的节点K22,另一端用于接入所述第二共模电压Vcom2,以提供所述第二共模电压Vcom2给所述节点K22,并为所述MEMS单元22的输出端建立静态工作点。所述增益调节单元322的输入端连接所述缓冲单元321的输出端,用于接入所述缓冲信号Vf12并对所述缓冲信号Vf12进行增益放大,所述增益调节单元322输出表征所述声音信号的第二电压信号Vout。
本实施例中,所述第一高阻单元111、所述第一高阻单元112、所述第二高阻单元313及所述第二高阻单元323的结构均相同,应理解,所述第一高阻单元111、所述第一高阻单元112、所述第二高阻单元313及所述第二高阻单元323的结构实际上也可以不相同。接下来,下文将以所述第一高阻单元111为例,对所述第一高阻单元111、所述第一高阻单元112、所述第二高阻单元313及所述第二高阻单元323的结构进行详细说明。
图4为本实施例提供的第一高阻单元111的电路图。如图4所示,所述第一高阻单元111包括第一高阻节点和第一低阻节点,所述第一高阻节点和所述第一低阻节点之间具有一个或至少两个串联的第一单向导通单元801。图4中,每个所述第一单向导通单元801均为二极管,所述二极管的正极和负极依次相连,第一个二极管的正极作为所述第一低阻节点V1,最后一个二极管的负极作为所述第一高阻节点V2,所述第一高阻电路111沿所述第一低阻节点V1至第一高阻节点V2的方向导通,沿所述第一高阻节点V2至所述第一低阻节点V1的方向截止。所述第一低阻节点V1连接所述电荷泵单元12,用于接入所述基础偏置电压Vcp11,所述第一高阻节点V2连接所述MEMS单元21,用于向所述MEMS单元21提供高阻态的所述偏置电压Vcp1。所述第一高阻单元111可以利用类似二极管I-V特性,使其在一定电压范围内具备高阻特性,从而可以将所述偏置电压生成模块10的输出端稳定在高阻态,保证电路的正常工作。
图5为本实施例提供的快速启动电路的电路图。如图5所示,所述第一高阻节点V2与所述第一低阻节点V1之间还可以连接快速启动电路802。当所述第一低阻节点V1和所述第一高阻节点V2的电压接近时,所述第一高阻节点V2上的电压建立的很慢,本实施例中的所述快速启动电路802相当于一个开关,当所述快速启动电路802导通时,所述第一低阻节点V1可以快速为所述第一高阻节点V2充放电,从而加快所述第一高阻节点V2上的电压的建立,实现电路的快速启动,提高***的启动速度。
应理解,本实施例中的所述第一单向导通单元801不限于是二极管,还可以是两个以二极管接法连接的MOS管。
类似的,所述第二高阻单元313也可以包括第二高阻节点和第二低阻节点,所述第二高阻节点与第二低阻节点之间具有一个或至少两个串联的第二单向导通单元,所述第二低阻节点接入所述第一共模电压Vcom1,所述第二高阻节点连接所述节点K21。所述第二高阻单元313可以利用类似二极管I-V特性,使其在一定电压范围内具备高阻特,保证电路的正常工作。
作为可选实施例,所述第二高阻节点与所述第二低阻节点之间也可以连接快速启动电路,从而加快所述第二高阻节点上的电压的建立,从而提高***的启动速度。
应理解,所述第一高阻单元112的连接方式与所述第一高阻单元111类似,所述第二高阻单元323与所述第二高阻单元313的连接方式类似,此处不再一一进行描述。
本实施例中,所述第一共模电压Vcom1及所述第二共模电压Vcom2均为0V~1V,但不应以此为限。
应理解,所述增益调节单元312及所述增益调节单元322均可以是现有的带有增益放大的电路,此处不再过多赘述。
进一步地,请继续参阅图1,本实施例中,所述增益调节单元322是单端输入、单端输出的增益调节单元,所以所述缓冲信号Vf12经所述增益调节单元322放大后单端输出,也即,所述第二电压信号Vout通过一个输出端输出。
请继续参阅图1,本实施例中,所述MEMS***还包括LDO模块50,所述LDO模块50可以接收外部的电压信号VDD,并据此为所述缓冲单元311、所述缓冲单元321、所述增益调节单元312和/或所述增益调节单元322提供恒定的电源电压Vdd,从而提升所述MEMS***的工作性能。
进一步地,本实施例中,所述MEMS***还包括数字控制模块60,所述数字控制模块60的输入端与所述时钟信号生成模块40连接,用于接入所述时钟信号Clk,并在所述时钟信号Clk以及外部的第一使能信号Din的驱动下输出数字控制信号GainCtrl,所述数字控制信号GainCtrl用于实现整个所述MEMS***的数字控制,例如,所述数字控制信号GainCtrl可以用于所述增益调节单元312及所述增益调节单元322的动态增益调整补偿或特殊测试模式的控制等;同时,所述数字控制信号GainCtrl还可以完成所述MEMS***与外部的数字通信、EFUSE烧写控制以及数字信号滤波及转码输出等功能。
应理解,本实施例中,所述偏置电压生成模块10、所述信号处理模块31、所述信号处理模块32、所述时钟信号生成模块40、所述LDO模块50以及所述数字控制模块60可以集成在同一ASIC芯片上,所述ASIC芯片与所述MEMS单元21及所述MEMS单元22例如可以通过打线的方式电性连接,从而实现信号互通。
进一步地,所述MEMS***还包括ESD模块70,所述ESD模块70连接所述ASIC芯片,用于对所述ASIC芯片、所述MEMS单元21及所述MEMS单元22进行ESD防护。具体而言,所述ESD模块70位于所述ASIC芯片的焊盘附近,所述MEMS***输出的信号(例如所述第二电压信号Vout)可以通过所述ESD模块70输出,所述MEMS***的外部信号(例如外部的第一使能信号Din或外部的电压信号VDD等)可以通过所述ESD模块70输入所述MEMS***中,从而提高所述MEMS***的ESD性能。
接下来,将结合图2推导并证明本实施例中的MEMS***的信噪比较高。
根据叠加原理,所述第二电压信号Vout满足如下公式:
其中,ΔC1和ΔC2分别为所述第一差分电容和所述第二差分电容在声音信号的激励下的电容变化量;C01、C02为所述第一差分电容和所述第二差分电容的静态电容值;Cp1、Cp2为所述第一差分电容和所述第二差分电容的寄生电容值,α1为所述第一电压信号Vin1输入至所述第二差分电容中的比例,α2为所述MEMS单元22配置的增益。
首先,为了简化计算,设所述MEMS单元21与所述MEMS单元22为相同的机械核心,两个偏置电压Vcp1=Vcp2=Vcp,所述第一差分电容和所述第二差分电容的静态电容值C01=C02=C0,所述第一差分电容和所述第二差分电容的寄生电容值Cp1=Cp2=Cp,则所述第二电压信号Vout为:
可见,本实施例可以提高所述第二电压信号Vout的幅值,进而提高MEMS***的信噪比。
基于此,本实施例还提供了一种信号处理电路。如图1所示,所述信号处理电路包括所述偏置电压生成模块10及N(N≥2)个所述信号处理模块。本实施例中,所述信号处理模块具有两个,分别是所述信号处理模块31和所述信号处理模块32。
所述偏置电压生成模块10用于生成N个偏置电压,本实施例中,所述偏置电压生成模块10具有两个输出端,分别输出一个偏置电压,两个偏置电压分别为偏置电压Vcp1和偏置电压Vcp2。所述偏置电压生成模块10向差分电容式MEMS传感模块20提供所述偏置电压Vcp1和偏置电压Vcp2。
所述差分电容式MEMS传感模块20包括两个MEMS单元,两个所述MEMS单元分别包括一个差分电容。具体而言,两个所述MEMS单元分别为MEMS单元21及MEMS单元22,所述MEMS单元21包括第一差分电容,所述MEMS单元22包括第二差分电容,在外部的声音信号的激励下,所述第一差分电容及所述第二差分电容均产生相同的电容变化量。所述第一差分电容及所述第二差分电容分别接入所述偏置电压Vcp1和偏置电压Vcp2,所述偏置电压Vcp1为所述MEMS单元21提供静态工作电压,所述偏置电压Vcp2为所述电容式MEMS单元22提供静态工作电压。
所述MEMS单元21还接入第一共模电压Vcom1,所述MEMS单元21根据所述第一共模电压Vcom1、所述第一差分电容产生的电容变化量以及所述偏置电压Vcp1输出表征所述声音信号的第一电压信号Vin1;所述MEMS单元22根据所述第二差分电容产生的电容变化量以及所述偏置电压Vcp2输出表征所述声音信号的第一电压信号Vin2,相当于所述第一电压信号Vin1及所述第一电压信号Vin2通过所述差分电容式MEMS传感模块20的两个输出端输出。
所述信号处理模块31与所述MEMS单元21的输出端连接,用于接入所述第一电压信号Vin1并进行信号处理,所述信号处理模块32与所述MEMS单元22的输出端连接,用于接入所述第一电压信号Vin2并进行信号处理,所述信号处理模块31的输出端连接所述MEMS单元22,相当于将所述信号处理模块31的输出信号输入至所述MEMS单元22的输入端上,实现了信号的叠加,所述信号处理模块32输出表征所述声音信号的第二电压信号Vout。
应理解,所述偏置电压生成模块10、所述差分电容式MEMS传感模块20及所述信号处理模块的具体结构已在上文中详细描述了,在此不再过多赘述。
实施例二
图6为本实施例提供的MEMS***的结构框图。如图6所示,与实施例一的区别在于,本实施例中,所述偏置电压生成模块10生成N个偏置电压,所述MEMS单元、信号处理模块及第一高阻单元均具有N个,且N>2。N个MEMS单元均连接所述偏置电压生成模块10,每个所述MEMS单元的差分电容对应接入一个所述偏置电压,N个所述MEMS单元根据所述第一共模信号Vcom1、N个所述差分电容产生的电容变化量以及N个所述偏置电压输出表征所述声音信号的N个第一电压信号,N个所述第一电压信号通过N个输出端输出。N个信号处理模块分别连接N个所述MEMS单元,接入N个所述第一电压信号并进行信号处理,第i(1≤i≤N-1)个所述信号处理模块的输出端连接第i+1个所述MEMS单元的输入端,以使第i个所述信号处理模块的输出信号输入第i+1个所述差分电容上,第N个所述信号处理模块输出表征声音信号的第二电压信号Vout。
具体而言,所述电荷泵单元12输出N个基础偏置电压,分别为基础偏置电压Vcp11、基础偏置电压Vcp12…基础偏置电压Vcp1N。所述基础偏置电压Vcp11、基础偏置电压Vcp12…基础偏置电压Vcp1N对应接入第一高阻单元111、第一高阻单元112…第一高阻单元11N中,所述第一高阻单元111、第一高阻单元112…第一高阻单元11N对应提供偏置电压Vcp1、偏置电压Vcp2…偏置电压VcpN。所述偏置电压Vcp1、偏置电压Vcp2…偏置电压VcpN分别接入所述MEMS单元21、MEMS单元22…MEMS单元2N中。
进一步地,信号处理模块31包括第二高阻单元313、缓冲单元311及增益调节单元312,所述第二高阻单元313为所述节点K21提供所述第二共模电压Vcom2,所述缓冲单元311接入所述第一电压信号Vin1并进行阻抗转换,生成所述缓冲信号Vf11,所述增益调节单元312将所述缓冲信号Vf11进行增益放大并将输出信号输入第二个差分电容上。类似的,所述信号处理模块32包括第二高阻单元323、缓冲单元321及增益调节单元322,所述第二高阻单元323为所述节点K22提供所述第二共模电压Vcom2,所述缓冲单元321接入所述第一电压信号Vin2并进行阻抗转换,生成所述缓冲信号Vf12,所述增益调节单元322将所述缓冲信号Vf12进行增益放大并将输出信号输入下一个差分电容上…信号处理模块3N包括第二高阻单元3N3、缓冲单元3N1及增益调节单元3N2,所述第二高阻单元3N3为所述节点K2N提供所述第二共模电压Vcom2,所述缓冲单元3N1接入所述第一电压信号VinN并进行阻抗转换,生成所述缓冲信号Vf1N,所述增益调节单元3N2将所述缓冲信号Vf1N进行增益放大并输出所述第二电压信号Vout。通过N级级联的方式增强所述第二电压信号Vout的幅值,进一步提高了MEMS***的信噪比。
本实施例中,N个所述MEMS单元可以阵列分布于同一衬底上,属于同一个器件,且同时制备而成。通过更多的所述MEMS单元组成阵列结构,每个所述MEMS单元接收一个所述偏置电压,阵列结构中的所述MEMS单元输出的第一电压信号实现叠加,增强最后输出的所述第二电压信号Vout的幅度。
实施例三
图7为本实施例提供的MEMS***的结构框图。如图7所示,与实施例一、实施例二的区别在于,本实施例中,所述增益调节单元322是单端输入、双端输出的增益调节单元,所以所述增益调节单元322的两个输出端输出差分信号Voutm、Voutp。
实施例四
图8为本实施例提供的MEMS***的结构框图。如图8所示,与实施例一及实施例二的区别在于,本实施例中,所述MEMS***输出的是表征所述声音信号的数字电压信号Dout,所述MEMS***是数字MEMS***。
具体而言,所述MEMS***还包括数字处理模块90,所述数字处理模块90用于将所述第二电压信号Vout转换为所述数字电压信号Dout输出。具体而言,所述数字处理模块90包括模拟数字采样单元91及数字逻辑单元92。所述模拟数字采样单元91的输入端与所述增益调节单元322的输出端连接,用于接入所述第二电压信号Vout并对所述第二电压信号Vout进行采样,得到数字采样信号,完成了模数转换。所述数字逻辑单元92的输入端与所述模拟数字采样单元91的输出端连接,用于接入所述数字采样信号,并在外部输入的第二使能信号Lr的控制下对所述数字采样信号进行格式转换,得到表征所述声音信号的数字电压信号Dout。如此,通过所述模拟数字采样单元91及所述数字逻辑单元92将所述第二电压信号Vout转换为了数字电压信号Dout输出。
可选的,所述模拟数字采样单元91可以是Sigma-Delta、SAR或NoiseShapingSAR等结构。
本实施例中,所述增益调节单元322是单端输入、单端输出的增益调节单元,所以所述第二电压信号Vout通过所述增益调节单元322的单端输出。而所述模拟数字采样单元91是双端输入、单端输出的模块,将所述模拟数字采样单元91的一个输入端接地,从而保证所述模拟数字采样单元91的正常工作。
进一步地,与实施例一和实施例二的另一个区别在于,本实施例中省去了所述数字控制模块60,所述数字逻辑单元92所需的时钟信号可以由外部的时钟信号CLK’替代,所述数字控制信号GainCtrl直接由所述数字逻辑单元92生成,用于实现整个所述MEMS***的数字控制。
实施例五
图9为本实施例提供的MEMS***的结构框图。如图9所示,与实施例四的区别在于,本实施例中,所述增益调节单元322是单端输入、双端输出的增益调节单元,所以所述增益调节单元322的两个输出端输出差分信号Voutm、Voutp。而所述模拟数字采样单元91是双端输入、单端输出的模块,可以将所述模拟数字采样单元91的两个输入端连接到所述增益调节单元322的两个输出端,从而完成将所述差分信号Voutm、Voutp进行模数转换,输出数字电压信号Dout。
实施例六
图10为本实施例提供的MEMS***的结构框图。如图10所示,与实施例二的区别在于,本实施例中,第一至第N-1个所述信号处理模块包括第二高阻单元及缓冲单元,不包括增益调节单元。第N个所述信号处理模块包括第二高阻单元、缓冲单元及增益调节单元。
具体而言,第i(1≤i≤N-1)个所述信号处理模块的缓冲单元直接连接第i+1个所述MEMS单元的输入端,以使第i个所述信号处理模块的缓冲单元输出的缓冲信号直接输入第i+1个所述差分电容上,第N个所述信号处理模块输出表征声音信号的第二电压信号Vout。
进一步地,信号处理模块31包括第二高阻单元313及缓冲单元311,所述第二高阻单元313为所述节点K21提供所述第二共模电压Vcom2,所述缓冲单元311接入所述第一电压信号Vin1并进行阻抗转换,生成所述缓冲信号Vf11,所述缓冲信号Vf11直接输入第二个差分电容上。类似的,所述信号处理模块32包括第二高阻单元323及缓冲单元321,所述第二高阻单元323为所述节点K22提供所述第二共模电压Vcom2,所述缓冲单元321接入所述第一电压信号Vin2并进行阻抗转换,生成所述缓冲信号Vf12,所述缓冲信号Vf12输入下一个差分电容上…信号处理模块3N包括第二高阻单元3N3、缓冲单元3N1及增益调节单元3N2,所述第二高阻单元3N3为所述节点K2N提供所述第二共模电压Vcom2,所述缓冲单元3N1接入所述第一电压信号VinN并进行阻抗转换,生成所述缓冲信号Vf1N,所述增益调节单元3N2将所述缓冲信号Vf1N进行增益放大并输出所述第二电压信号Vout。通过N级级联的方式增强所述第二电压信号Vout的幅值,进一步提高了MEMS***的信噪比。
实施例七
图11为本实施例提供的MEMS***的结构框图。如图11所示,与实施例六的区别在于,本实施例中,所述信号处理模块31还包括调节电容C,所述调节电容C的一端连接所述缓冲单元311的输入端,另一端接入第三共模电压Vcom3。所述调节电容C为可调电容,由于所述信号处理模块31没有增益调节单元,通过调节所述调节电容C也可以进行增益调节。
所述第三共模电压Vcom3可以是0V,但不应以此为限。
进一步地,本发明不限于仅有所述信号处理模块31包括所述调节电容C,其他的信号处理模块可以包括所述调节电容,从而进行该级的增益调节。并且,即使所述信号处理模块包括增益调节单元,所述信号处理模块也可以包括所述调节电容C。
综上,在本发明实施例提供的MEMS***及信号处理电路中,差分电容式MEMS传感模块根据第一共模电压、N个差分电容产生的电容变化量以及N个偏置电压输出表征声音信号的N个第一电压信号,N个信号处理模块分别连接差分电容式MEMS传感模块的N个输出端,接入N个第一电压信号并进行信号处理,第i个信号处理模块的输出端连接第i+1个差分电容,相当于将每个信号处理模块的输出信号叠加至下一个差分电容的输入端上,实现信号的叠加,通过多级级联的方式增强最后一个信号处理模块输出的第二电压信号的幅值,且并未引入其他的噪声,因此可以提高MEMS***的信噪比,进而提高MEMS***的性能。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的***而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (16)
1.一种MEMS***,其特征在于,包括:
偏置电压生成模块,用于生成N个偏置电压,N大于或等于2;
差分电容式MEMS传感模块,包括N个差分电容,在外部的声音信号的激励下,N个所述差分电容产生电容变化量,N个所述差分电容分别接入N个所述偏置电压,第一个所述差分电容还接入第一共模电压,所述差分电容式MEMS传感模块根据所述第一共模电压、N个所述差分电容产生的电容变化量以及N个所述偏置电压输出表征所述声音信号的N个第一电压信号,N个所述第一电压信号通过N个输出端输出;以及,
N个信号处理模块,分别连接所述差分电容式MEMS传感模块的N个输出端,接入N个所述第一电压信号并进行信号处理,第i个所述信号处理模块的输出端连接第i+1个所述差分电容,第N个所述信号处理模块输出表征所述声音信号的第二电压信号,1≤i≤N-1。
2.如权利要求1所述的MEMS***,其特征在于,所述差分电容式MEMS传感模块的N个输出端均呈高阻态。
3.如权利要求1所述的MEMS***,其特征在于,所述偏置电压生成模块的第一个输出端呈直流高阻态,所述偏置电压生成模块的其余输出端呈高阻态。
4.如权利要求1所述的MEMS***,其特征在于,所述偏置电压生成模块包括:
电荷泵单元,用于输出N个基础偏置电压;以及,
N个第一高阻单元,分别连接所述电荷泵单元,接入N个所述基础偏置电压,并将N个所述基础偏置电压转换为N个所述偏置电压。
5.如权利要求1所述的MEMS***,其特征在于,所述信号处理模块包括:
缓冲单元,连接所述差分电容式MEMS传感模块的对应的输出端,接入对应的所述第一电压信号并对所述第一电压信号进行阻抗转换,得到缓冲信号;以及,
第二高阻单元,一端连接在所述差分电容式MEMS传感模块的对应的输出端与所述缓冲单元之间的节点上,另一端接入第二共模电压。
6.如权利要求5所述的MEMS***,其特征在于,每个所述信号处理模块或第N个所述信号处理模块还包括:
增益调节单元,连接所述缓冲单元,接入所述缓冲信号并对所述缓冲信号进行增益放大。
7.如权利要求6所述的MEMS***,其特征在于,第N个所述信号处理模块的增益调节单元为单端输入、单端/双端输出的增益调节单元。
8.如权利要求5-7中任一项所述的MEMS***,其特征在于,至少部分所述信号处理模块还包括:
调节电容,所述调节电容的一端连接所述缓冲单元的输入端,另一端接入第三共模电压。
9.如权利要求1所述的MEMS***,其特征在于,还包括:
数字控制模块,用于在时钟信号以及外部的第一使能信号的驱动下输出数字控制信号,所述数字控制信号用于实现整个所述MEMS***的数字控制。
10.如权利要求1所述的MEMS***,其特征在于,还包括数字处理模块,所述数字处理模块包括:
模拟数字采样单元,连接第N个所述信号处理模块,用于对所述第二电压信号进行采样,得到数字采样信号;以及,
数字逻辑单元,连接所述模拟数字采样单元,用于对所述数字采样信号进行格式转换,得到数字电压信号。
11.如权利要求10所述的MEMS***,其特征在于,所述数字逻辑单元还在外部的时钟信号以及外部的第二使能信号的驱动下输出数字控制信号,所述数字控制信号用于实现整个所述MEMS***的数字控制。
12.如权利要求1所述的MEMS***,其特征在于,还包括:
LDO模块,用于接收外部的电源电压,并根据所述外部的电源电压生成恒定的电源电压,为所述信号处理模块供电。
13.如权利要求1所述的MEMS***,其特征在于,所述偏置电压生成模块及所述信号处理模块集成在同一ASIC芯片上,所述ASIC芯片通过打线的方式与所述差分电容式MEMS传感模块连接。
14.如权利要求11所述的MEMS***,其特征在于,还包括:
ESD模块,连接所述ASIC芯片,用于对所述ASIC芯片及所述差分电容式MEMS传感模块进行ESD防护。
15.如权利要求1所述的MEMS***,其特征在于,所述差分电容式MEMS传感模块包括差分电容式MEMS麦克风、差分电容式MEMS声换能器或差分电容式MEMS传声器。
16.一种信号处理电路,其特征在于,包括:
偏置电压生成模块,用于生成N个偏置电压,N大于或等于2,所述偏置电压生成模块向差分电容式MEMS传感模块提供N个所述偏置电压,所述差分电容式MEMS传感模块通过N个输出端输出N个第一电压信号;以及,
N个信号处理模块,分别连接所述差分电容式MEMS传感模块的N个输出端,接入N个所述第一电压信号并进行信号处理,第i个所述信号处理模块的输出端连接第i+1个所述差分电容式MEMS传感模块的差分电容,第N个所述信号处理模块输出第二电压信号,1≤i≤N-1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111676173.1A CN114697843A (zh) | 2021-12-31 | 2021-12-31 | Mems***及信号处理电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111676173.1A CN114697843A (zh) | 2021-12-31 | 2021-12-31 | Mems***及信号处理电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114697843A true CN114697843A (zh) | 2022-07-01 |
Family
ID=82137312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111676173.1A Pending CN114697843A (zh) | 2021-12-31 | 2021-12-31 | Mems***及信号处理电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114697843A (zh) |
-
2021
- 2021-12-31 CN CN202111676173.1A patent/CN114697843A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10182292B2 (en) | Differential amplifier circuit for a capacitive acoustic transducer and corresponding capacitive acoustic transducer | |
US9961451B2 (en) | Differential-type MEMS acoustic transducer | |
US20200252728A1 (en) | Sensor arrangement and method | |
EP2549643B1 (en) | System and method for capacitive signal source amplifier | |
CN112437389B (zh) | 麦克风组件、微机电***麦克风和集成电路 | |
EP3694223A1 (en) | Sensor arrangement and method for providing a sensor signal | |
EP1988366A1 (en) | Readout-interface circuit for a capacitive microelectromechanical sensor, and corresponding sensor | |
US9510108B2 (en) | Circuit module for silicon condenser microphone | |
KR20100110741A (ko) | 콘덴서 마이크의 증폭 회로 | |
CN103796134A (zh) | 用于电容信号源放大器的***和方法 | |
CN113423050B (zh) | Mems*** | |
CN105530570B (zh) | 麦克风的模拟信号处理电路 | |
CN114697843A (zh) | Mems***及信号处理电路 | |
CN113395645B (zh) | Mems*** | |
CN114222232B (zh) | Mems***及信号处理电路 | |
Barbieri et al. | Pseudo-differential analog readout circuit for MEMS microphones performing 135dBSPL AOP and 66dBA SNR at 1Pa | |
CN112291694B (zh) | Mems换能器以及用于操作该mems换能器的方法 | |
US20230303388A1 (en) | Mems microphone | |
CN108156565B (zh) | 传感装置 | |
US20230262382A1 (en) | Readout circuit for microphone sensor | |
Stopjaková et al. | Low-power readout IC with high dynamic range for MCM-based noise dosimeter | |
US9668047B2 (en) | Microphone | |
Gaggl et al. | Readout circuits for silicon microphones |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |