CN114696996A - 一种基于多种对称算法多Master进行加解密工作的硬件装置 - Google Patents

一种基于多种对称算法多Master进行加解密工作的硬件装置 Download PDF

Info

Publication number
CN114696996A
CN114696996A CN202210349023.8A CN202210349023A CN114696996A CN 114696996 A CN114696996 A CN 114696996A CN 202210349023 A CN202210349023 A CN 202210349023A CN 114696996 A CN114696996 A CN 114696996A
Authority
CN
China
Prior art keywords
data
master
masters
symmetric
hardware device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210349023.8A
Other languages
English (en)
Inventor
刘曼
王立红
张凯
张奇惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Wise Security Technology Co Ltd
Original Assignee
Guangzhou Wise Security Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Wise Security Technology Co Ltd filed Critical Guangzhou Wise Security Technology Co Ltd
Priority to CN202210349023.8A priority Critical patent/CN114696996A/zh
Publication of CN114696996A publication Critical patent/CN114696996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种基于多种对称算法多Master进行加解密工作的硬件装置，包括利用PCIE输出高速接口作为数据源的Master、利用USB输出高速接口作为数据源的Master、利用SPI和/或IIC和/或UART低速接口作为数据源的Master，多个Master之间独立工作，互不影响；硬件装置内部设置有多种对称算法，多种对称算法组成一个对称算法核，每个独立的对称算法核都能够调用多种对称算法中的任意一种进行加解密工作；所述硬件装置中设置有资源调度模块。

Description

一种基于多种对称算法多Master进行加解密工作的硬件装置
技术领域
本发明涉及对称算法数据处理技术领域，尤其涉及一种基于多种对称算法多Master进行加解密工作的硬件装置。
背景技术
随着大数据、人工智能、云计算等领域的发展，安全特性的要求也随之紧迫，数据源的发送由单一接口演化为多种接口，尤其新型基础设施建设的人工智能里的安防行业领域，5G网络车联网应用领域和工业互联网领域，这些领域都是基于安全前提下的数据运算，并且要求接口丰富，既有高速的PCIE、USB通路，又有慢速的SPI、IIC、UART通路，因此需要找到一种硬件解决方案，使单一安全芯片内能够满足多个Master的数据源进行独立工作，互不干扰的需求。
发明内容
本发明的目的在于提供一种基于多种对称算法多Master进行加解密工作的硬件装置，从而解决现有技术中存在的前述问题。
为了实现上述目的，本发明采用的技术方案如下：
一种基于多种对称算法多Master进行加解密工作的硬件装置，包括利用PCIE 输出高速接口作为数据源的Master、利用USB输出高速接口作为数据源的Master、利用SPI和/或IIC和/或UART低速接口作为数据源的Master，多个Master之间独立工作，互不影响；硬件装置内部设置有多种对称算法，多种对称算法组成一个对称算法核，每个独立的对称算法核都能够调用多种对称算法中的任意一种进行加解密工作；所述硬件装置中设置有资源调度模块。
优选的，多种对称算法包括SM1算法、SM4算法、DES算法、AES算法。
优选的，加解密工作的流程具体为，
S11、为利用PCIE输出高速接口作为数据源的Master、利用USB输出高速接口作为数据源的Master、利用SPI和/或IIC和/或UART低速接口作为数据源的 Master分配独立的FIFO空间；且根据高速、低速两种类型Master分配不同大小的 FIFO空间；
S12、为多个Master分配ID编号，ID编号的位宽与Master数量相等，即N个 Master采用N位编码ID，每个Master占据一个有效信息位；该有效信息位为高，则代表该Master的业务通路有效；
S13、当硬件装置探测到Master的业务通路有效后，则将该Master的ID、业务类型、待处理数据的长度信息存入该Master的ID索引下的FIFO空间中，并通知资源调度模块进行调度控制，开始存入该Master的数据流；
S14、为每个Master的数据流分配独立的RAM数据存储空间，依据该Master的 ID进行数据索引流入流出，并为每个Master记录每段数据存入的起始地址；
S15、每个Master的数据流运算完毕后，根据每个Master记录每段数据存入的起始地址，将数据进行覆盖，即将记录的数据起始地址作为数据源地址，也作为结果数据地址。
优选的，待处理数据来自于多个Master,由于每个Master有独立的FIFO空间存储业务请求相关信息，则需要为每个Master的数据流分配独立的RAM数据存储空间；具体过程如下，
S21、硬件装置查询Master的ID索引下的FIFO空间，若FIFO空间内有业务请求相关信息，则开始查询该Master的数据流的RAM数据存储空间状态，若RAM数据存储空间未满，则开始为该Master的数据流分配空间地址，并记录下该笔数据的起始地址，并将FIFO空间中的业务请求相关信息清零消除，将该FIFO空间整体弹出移位；
S22、若查询到RAM数据存储空间已满或剩余空间小于FIFO空间中业务请求相关信息的长度，则不对FIFO空间中的该次业务进行分配数据，FIFO空间状态保持；
S23、资源调度模块根据对称算法核的忙闲状态，将处于空闲状态的编号与 RAM数据存储空间中数据的初始地址、长度信息产生固定格式的Tag，并将待处理数据送入处于空闲状态的对称算法核中；
S24、该对称算法核开始工作，每次处理完一个最小单位数据，就将该数据从RAM数据存储空间中数据的初始地址进行覆盖，直到该笔数据完全运算完毕，此时RAM数据存储空间中数据的初始地址存入的内容即为结果数据，并等待外部 Master取出。
优选的，步骤S23具体包括如下内容，
S231、资源调度装置查询对称算法核的空闲状态；
S232、为该算法核分配数据源，并产生相应的Tag信息，所述Tag信息包含空闲编号、RAM数据存储空间中数据的初始地址和长度信息；
S233、若该对称算法核处于空闲状态，则调用相应的对称算法依据对称算法核中的待处理数据以及业务需求，独立进行加解密工作，并在工作完毕后通知资源调度模块；若该对称算法核处于繁忙状态，则产生忙信息，并将忙信息更新到 Tag信息中。
优选的，对称算法核划分为独立的数据处理单元和密钥处理单元；
数据处理单元解决加解密流程运算；依据每种对称算法特征不同，将内部数据处理占用资源较大、处理周期长的功能划分为独立的数据处理单元，该数据处理单元设置为流水方式，方便多数据流水处理，便于多核数据管理；依据对称算法核每次只能运算一种对称算法的前提下，对内部资源进行复用，以达到资源最小的目的，复用资源分为三类；
第一类为原始输入数据相关的逻辑：算法核内共享该类逻辑，统一作为原始数据处理；
第二类为过程组合的逻辑：将运算类型一致的过程组合逻辑进行复用；
第三类为结果输出相关的逻辑，该逻辑在算法核内由对称算法进行复用；
密钥处理单元解决密钥产生；依据对称算法核内每种对称算法特征不同，该密钥处理单元由统一接口进行处理，内部含有多个对称算法的密钥向量控制器，方便硬件装置进行时序控制。
优选的，多个Master分别具有属于自己的FIFO空间，用于储存该Master的请求信息；每个Master在RAM数据存储空间空闲可分配的情况下，都能够分配到属于自己的数据源RAMRAM数据存储空间，这样对称算法核即可基于不同数据源为不同Master进行独立工作。
本发明的有益效果是：1、本发明的硬件装置中，每个独立的Master能够访问对称算法核中的不同种类的算法，不局限于单一Master访问单一种类算法的问题，从而提高了算法的兼容性问题。2、本发明的硬件装置中，多个Master能够支持多个对称算法核同时进行不同算法种类的运算，不限制与单一Master访问不同种类对称算法需顺序执行的问题。也能够支持多Master同时进行同一种算法的不同数据的加解密运算操作，相比较于单一Master进行同一种算法不同数据加解密需等待当前Master为空闲时操作的问题，从效率、便捷性方面有着较大的提升。3、本发明的硬件装置中，使用不同的master并发执行一种算法的不同流程，能够从根本上极大的解决了单一Master顺序执行密钥生成、数据加解密的流程从而导致效率低下的问题。4、本发明的硬件装置中，每个Master的设置为独立存在，不存在互相限制或互相制约的问题，可以使用一或多Master进行同时操作。进一步的解决了Master的兼容性问题。
附图说明
图1是本发明实施例中硬件装置的结构示意图；
图2是本发明实施例中对称算法核的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本实施例中，提供了一种基于多种对称算法多Master进行加解密工作的硬件装置，包括利用PCIE输出高速接口作为数据源的Master、利用USB 输出高速接口作为数据源的Master、利用SPI和/或IIC和/或UART低速接口作为数据源的Master，多个Master之间独立工作，互不影响；硬件装置内部设置有多种对称算法，多种对称算法组成一个对称算法核，每个独立的对称算法核都能够调用多种对称算法中的任意一种进行加解密工作；所述硬件装置中设置有资源调度模块。
本实施例中，多种对称算法包括SM1算法、SM4算法、DES算法、AES算法。
本实施例中，加解密工作的流程具体为，
S11、为利用PCIE输出高速接口作为数据源的Master、利用USB输出高速接口作为数据源的Master、利用SPI和/或IIC和/或UART低速接口作为数据源的 Master分配独立的FIFO空间；且根据高速、低速两种类型Master分配不同大小的FIFO空间；
S12、为多个Master分配ID编号，ID编号的位宽与Master数量相等，即N个 Master采用N位编码ID，每个Master占据一个有效信息位；该有效信息位为高，则代表该Master的业务通路有效；
S13、当硬件装置探测到Master的业务通路有效后，则将该Master的ID、业务类型、待处理数据的长度信息存入该Master的ID索引下的FIFO空间中，并通知资源调度模块进行调度控制，开始存入该Master的数据流；
S14、为每个Master的数据流分配独立的RAM数据存储空间，依据该Master的 ID进行数据索引流入流出，并为每个Master记录每段数据存入的起始地址；
S15、每个Master的数据流运算完毕后，根据每个Master记录每段数据存入的起始地址，将数据进行覆盖，即将记录的数据起始地址作为数据源地址，也作为结果数据地址。
本实施例中，待处理数据来自于多个Master,由于每个Master有独立的FIFO 空间存储业务请求相关信息，则需要为每个Master的数据流分配独立的RAM数据存储空间；具体过程如下，
S21、硬件装置查询Master的ID索引下的FIFO空间，若FIFO空间内有业务请求相关信息，则开始查询该Master的数据流的RAM数据存储空间状态，若RAM数据存储空间未满，则开始为该Master的数据流分配空间地址，并记录下该笔数据的起始地址，并将FIFO空间中的业务请求相关信息清零消除，将该FIFO空间整体弹出移位；
S22、若查询到RAM数据存储空间已满或剩余空间小于FIFO空间中业务请求相关信息的长度，则不对FIFO空间中的该次业务进行分配数据，FIFO空间状态保持；
S23、资源调度模块根据对称算法核的忙闲状态，将处于空闲状态的编号与 RAM数据存储空间中数据的初始地址、长度信息产生固定格式的Tag，并将待处理数据送入处于空闲状态的对称算法核中；
S24、该对称算法核开始工作，每次处理完一个最小单位数据，就将该数据从RAM数据存储空间中数据的初始地址进行覆盖，直到该笔数据完全运算完毕，此时RAM数据存储空间中数据的初始地址存入的内容即为结果数据，并等待外部Master取出。
本实施例中，独立的对称算法核可以调用四种算法中任意一种进行加解密工作，依据对称算法核的工作状态，产生空闲、繁忙标志信息，并将工作状态上传给资源调度模块。则步骤S23具体包括如下内容，
S231、资源调度装置查询对称算法核的空闲状态；
S232、为该对称算法核分配数据源，并产生相应的Tag信息，所述Tag信息包含空闲编号、RAM数据存储空间中数据的初始地址和长度信息等相关信息；
S233、若该对称算法核处于空闲状态，则调用相应的对称算法依据对称算法核中的待处理数据以及业务需求，独立进行加解密工作，并在工作完毕后通知资源调度模块；若该对称算法核处于繁忙状态，则产生忙信息，并将忙信息更新到 Tag信息中。
如图2所示，本实施例中，在传统对称算法的基础上，依据SM1、SM4、DES、 AES等算法的特征，将多个对称算法封装为一个最小处理单元(对称算法核)，并将对称算法核设计为两个独立结构，进而满足资源共享、资源占用最少、性能优先的要求。
将对称算法核划分为独立的数据处理单元和密钥处理单元；
数据处理单元解决加解密流程运算；依据每种对称算法特征不同，将内部数据处理占用资源较大、处理周期长的功能划分为独立的数据处理单元，该数据处理单元设置为流水方式，方便多数据流水处理，便于多核数据管理；依据对称算法核每次只能运算一种对称算法的前提下，对内部资源进行复用，以达到资源最小的目的，复用资源分为三类；
第一类为原始输入数据相关的逻辑：算法核内共享该类逻辑，统一作为原始数据处理；
第二类为过程组合的逻辑：将运算类型一致的过程组合逻辑进行复用；
第三类为结果输出相关的逻辑，该逻辑在算法核内由对称算法进行复用；
密钥处理单元解决密钥产生；依据对称算法核内每种对称算法特征不同，该密钥处理单元由统一接口进行处理，内部含有多个对称算法的密钥向量控制器，方便硬件装置进行时序控制。
本实施例中，多个Master分别具有属于自己的FIFO空间，用于储存该Master 的请求信息；每个Master在RAM数据存储空间空闲可分配的情况下，都能够分配到属于自己的数据源RAMRAM数据存储空间，这样对称算法核即可基于不同数据源为不同Master进行独立工作。
通过采用本发明公开的上述技术方案，得到了如下有益的效果：
本发明提供了一种基于多种对称算法多Master进行加解密工作的硬件装置，本发明的硬件装置中，每个独立的Master能够访问对称算法核中的不同种类的算法，不局限于单一Master访问单一种类算法的问题，从而提高了算法的兼容性问题。本发明的硬件装置中，多个Master能够支持多个对称算法核同时进行不同算法种类的运算，不限制与单一Master访问不同种类对称算法需顺序执行的问题。也能够支持多Master同时进行同一种算法的不同数据的加解密运算操作，相比较于单一Master进行同一种算法不同数据加解密需等待当前Master为空闲时操作的问题，从效率、便捷性方面有着较大的提升。本发明的硬件装置中，使用不同的master并发执行一种算法的不同流程，能够从根本上极大的解决了单一 Master顺序执行密钥生成、数据加解密的流程从而导致效率低下的问题。本发明的硬件装置中，每个Master的设置为独立存在，不存在互相限制或互相制约的问题，可以使用一或多Master进行同时操作。进一步的解决了Master的兼容性问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视本发明的保护范围。

Claims (7)

1.一种基于多种对称算法多Master进行加解密工作的硬件装置，其特征在于：包括利用PCIE输出高速接口作为数据源的Master、利用USB输出高速接口作为数据源的Master、利用SPI和/或IIC和/或UART低速接口作为数据源的Master，多个Master之间独立工作，互不影响；硬件装置内部设置有多种对称算法，多种对称算法组成一个对称算法核，每个独立的对称算法核都能够调用多种对称算法中的任意一种进行加解密工作；所述硬件装置中设置有资源调度模块。
2.根据权利要求1所述的基于多种对称算法多Master进行加解密工作的硬件装置，其特征在于：多种对称算法包括SM1算法、SM4算法、DES算法、AES算法。
3.根据权利要求1所述的基于多种对称算法多Master进行加解密工作的硬件装置，其特征在于：加解密工作的流程具体为，
S11、为利用PCIE输出高速接口作为数据源的Master、利用USB输出高速接口作为数据源的Master、利用SPI和/或IIC和/或UART低速接口作为数据源的Master分配独立的FIFO空间；且根据高速、低速两种类型Master分配不同大小的FIFO空间；
S12、为多个Master分配ID编号，ID编号的位宽与Master数量相等，即N个Master采用N位编码ID，每个Master占据一个有效信息位；该有效信息位为高，则代表该Master的业务通路有效；
S13、当硬件装置探测到Master的业务通路有效后，则将该Master的ID、业务类型、待处理数据的长度信息存入该Master的ID索引下的FIFO空间中，并通知资源调度模块进行调度控制，开始存入该Master的数据流；
S14、为每个Master的数据流分配独立的RAM数据存储空间，依据该Master的ID进行数据索引流入流出，并为每个Master记录每段数据存入的起始地址；
S15、每个Master的数据流运算完毕后，根据每个Master记录每段数据存入的起始地址，将数据进行覆盖，即将记录的数据起始地址作为数据源地址，也作为结果数据地址。
4.根据权利要求3所述的基于多种对称算法多Master进行加解密工作的硬件装置，其特征在于：待处理数据来自于多个Master,由于每个Master有独立的FIFO空间存储业务请求相关信息，则需要为每个Master的数据流分配独立的RAM数据存储空间；具体过程如下，
S21、硬件装置查询Master的ID索引下的FIFO空间，若FIFO空间内有业务请求相关信息，则开始查询该Master的数据流的RAM数据存储空间状态，若RAM数据存储空间未满，则开始为该Master的数据流分配空间地址，并记录下该笔数据的起始地址，并将FIFO空间中的业务请求相关信息清零消除，将该FIFO空间整体弹出移位；
S22、若查询到RAM数据存储空间已满或剩余空间小于FIFO空间中业务请求相关信息的长度，则不对FIFO空间中的该次业务进行分配数据，FIFO空间状态保持；
S23、资源调度模块根据对称算法核的忙闲状态，将处于空闲状态的编号与RAM数据存储空间中数据的初始地址、长度信息产生固定格式的Tag，并将待处理数据送入处于空闲状态的对称算法核中；
S24、该对称算法核开始工作，每次处理完一个最小单位数据，就将该数据从RAM数据存储空间中数据的初始地址进行覆盖，直到该笔数据完全运算完毕，此时RAM数据存储空间中数据的初始地址存入的内容即为结果数据，并等待外部Master取出。
5.根据权利要求4所述的基于多种对称算法多Master进行加解密工作的硬件装置，其特征在于：步骤S23具体包括如下内容，
S231、资源调度装置查询对称算法核的空闲状态；
S232、为该算法核分配数据源，并产生相应的Tag信息，所述Tag信息包含空闲编号、RAM数据存储空间中数据的初始地址和长度信息；
S233、若该对称算法核处于空闲状态，则调用相应的对称算法依据对称算法核中的待处理数据以及业务需求，独立进行加解密工作，并在工作完毕后通知资源调度模块；若该对称算法核处于繁忙状态，则产生忙信息，并将忙信息更新到Tag信息中。
6.根据权利要求5所述的基于多种对称算法多Master进行加解密工作的硬件装置，其特征在于：对称算法核划分为独立的数据处理单元和密钥处理单元；
数据处理单元解决加解密流程运算；依据每种对称算法特征不同，将内部数据处理占用资源较大、处理周期长的功能划分为独立的数据处理单元，该数据处理单元设置为流水方式，方便多数据流水处理，便于多核数据管理；依据对称算法核每次只能运算一种对称算法的前提下，对内部资源进行复用，以达到资源最小的目的，复用资源分为三类；
第一类为原始输入数据相关的逻辑：算法核内共享该类逻辑，统一作为原始数据处理；
第二类为过程组合的逻辑：将运算类型一致的过程组合逻辑进行复用；
第三类为结果输出相关的逻辑，该逻辑在算法核内由对称算法进行复用；
密钥处理单元解决密钥产生；依据对称算法核内每种对称算法特征不同，该密钥处理单元由统一接口进行处理，内部含有多个对称算法的密钥向量控制器，方便硬件装置进行时序控制。
7.根据权利要求6所述的基于多种对称算法多Master进行加解密工作的硬件装置，其特征在于：多个Master分别具有属于自己的FIFO空间，用于储存该Master的请求信息；每个Master在RAM数据存储空间空闲可分配的情况下，都能够分配到属于自己的数据源RAMRAM数据存储空间，这样对称算法核即可基于不同数据源为不同Master进行独立工作。
CN202210349023.8A 2022-04-01 2022-04-01 一种基于多种对称算法多Master进行加解密工作的硬件装置 Pending CN114696996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210349023.8A CN114696996A (zh) 2022-04-01 2022-04-01 一种基于多种对称算法多Master进行加解密工作的硬件装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210349023.8A CN114696996A (zh) 2022-04-01 2022-04-01 一种基于多种对称算法多Master进行加解密工作的硬件装置

Publications (1)

Publication Number Publication Date
CN114696996A true CN114696996A (zh) 2022-07-01

Family

ID=82141355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210349023.8A Pending CN114696996A (zh) 2022-04-01 2022-04-01 一种基于多种对称算法多Master进行加解密工作的硬件装置

Country Status (1)

Country Link
CN (1) CN114696996A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115098040A (zh) * 2022-07-22 2022-09-23 北京天融信网络安全技术有限公司 基于fpga的数据处理方法、装置、设备及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115098040A (zh) * 2022-07-22 2022-09-23 北京天融信网络安全技术有限公司 基于fpga的数据处理方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN109983449B (zh) 数据处理的方法和存储***
US8381230B2 (en) Message passing with queues and channels
CN108363615B (zh) 用于可重构处理***的任务分配方法和***
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
CN102724035B (zh) 一种加密卡的加解密方法
CN105511954A (zh) 一种报文处理方法及装置
CN103647807A (zh) 一种信息缓存方法、装置和通信设备
CN106469198A (zh) 键值存储方法、装置及***
CN102662889A (zh) 中断处理方法、中断控制器及处理器
CN112035388B (zh) 一种基于PCI-e通道的高性能加解密方法
CN102541803A (zh) 数据发送方法和计算机
US11995463B2 (en) Architecture to support color scheme-based synchronization for machine learning
CN106844263B (zh) 一种基于可配置的多处理器计算机***及实现方法
KR20130033020A (ko) 매니코어 시스템에서의 파티션 스케줄링 장치 및 방법
CN114696996A (zh) 一种基于多种对称算法多Master进行加解密工作的硬件装置
US8543722B2 (en) Message passing with queues and channels
US10229073B2 (en) System-on-chip and method for exchanging data between computation nodes of such a system-on-chip
CN111181874B (zh) 一种报文处理方法、装置及存储介质
CN112395056B (zh) 一种嵌入式非对称实时***及电力二次设备
WO2016008317A1 (zh) 数据处理方法和中心节点
US11687837B2 (en) Architecture to support synchronization between core and inference engine for machine learning
CN112306675B (zh) 数据处理方法、相关设备以及计算机可读存储介质
CN111797497B (zh) 一种用于电磁暂态并行仿真的通讯方法及***
CN114691584B (zh) 一种基于pcie接口高速数据流的sm1加解密装置
CN113688064A (zh) 一种在存储器中为数据分配存储地址的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination