CN114695351A - 一种半导体存储器结构及其制造方法 - Google Patents
一种半导体存储器结构及其制造方法 Download PDFInfo
- Publication number
- CN114695351A CN114695351A CN202011568365.6A CN202011568365A CN114695351A CN 114695351 A CN114695351 A CN 114695351A CN 202011568365 A CN202011568365 A CN 202011568365A CN 114695351 A CN114695351 A CN 114695351A
- Authority
- CN
- China
- Prior art keywords
- active region
- semiconductor substrate
- silicon
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种半导体存储器结构及其制造方法。一种半导体结构，包括半导体衬底，所述半导体衬底上包括有源区；位于所述有源区上的介质层；位于所述介质层中的接触孔，所述接触孔露出其中一部分所述有源区；所述接触孔填充有导电介质；所述导电介质为选择性外延生长硅。其制造方法为：提供半导体衬底，在所述半导体衬底中形成有源区；在所述半导体衬底上方形成介质层，在所述介质层中形成露出一部分所述有源区的接触孔；在所述接触孔内选择性外延生长硅层。本发明采用选择性外延生长(SEG)硅，几乎不存在孔洞，因此电阻更小，电特性更优良。
Description
技术领域
本发明涉及半导体领域，特别涉及一种半导体存储器结构及其制造方法。
背景技术
在半导体制造过程中，采用刻蚀工艺在介质层中形成接触孔，随后在接触孔中沉积导电材料用于半导体器件之间的电连接，这是一种广泛使用的工艺。接触孔可直接与器件的栅极、源漏极等电连接，还可以用于层与层之间的电连接。许多半导体设备的导线连接至关重要，而且连接导线的技术应用上，难度日益增加。
以DRAM为例，如图1所示，与电容器连接的有源区单元101中的接触孔中埋设的导线大部分采用多晶硅102，随着半导体设备的集成化发展，电路设计更加微型化，由于狭小的接触孔与硅衬底接触的界面上存在诸多孔洞103，导致设备缺陷或者降低设备电性能。为此，现有技术采用反复沉积、蚀刻的方法消除孔洞，流程如下：
第一步、在380～430℃下向沉积基底上喷洒硅源(例如二异丙胺基硅烷(DIPAS))；
第二步、供应乙硅烷、掺杂气体(例如PH3)在380～430℃下CAD沉积；
第三步、供应甲硅烷、掺杂气体(例如PH3)在510～530℃下CAD沉积。
但是用上述方法反复沉积、蚀刻既无法完全消除孔洞，也由于工序复杂而很难实现工业化大规模生产。
为此，特提出本发明。
发明内容
本发明的第一目的在于提供一种半导体存储器结构，该存储器结构的接触孔中的导电介质采用选择性外延生长(SEG)硅，几乎不存在孔洞，因此电阻更小，电特性更优良。
本发明的第二目的在于提供上述半导体存储器结构的制造方法，该方法采用选择性外延生长(SEG)的方式沉积硅，预防孔洞生成，并且生成的硅具有与硅衬底更接近的单晶特性，因此该方法改善了器件的漏电问题，提高了电特性。
为了实现以上目的，本发明提供了以下技术方案。
一种半导体存储器结构，包括：
半导体衬底，所述半导体衬底上包括有源区；
位于所述有源区上的介质层；
位于所述介质层中的接触孔，所述接触孔露出其中一部分所述有源区；
所述接触孔填充有导电介质；
所述导电介质为选择性外延生长硅。
选择性外延生长硅是指在接触孔特定区域内按照基底晶向生长的单晶硅薄膜，其具有更高的致密度，几乎不存在孔洞，因此可避免因孔洞带来的电阻增大、漏电严重、电特性不稳定等问题。
本发明还提供了相应的制造方法，包括：
提供半导体衬底，在所述半导体衬底中形成有源区；
在所述半导体衬底上方形成介质层，在所述介质层中形成露出一部分所述有源区的接触孔；
在所述接触孔内选择性外延生长硅层。
该方法采用选择性外延生长(SEG)的方式沉积硅，沉积的硅作为导电介质介乎没有孔洞，并且具有良好的单晶特性，可以避免因孔洞带来的电阻增大、漏电严重、电特性不稳定等问题。
以上半导体存储器结构中的导电介质可以是任意需要电容器连接到晶圆衬底的导线物质，典型的半导体存储结构包括但不限于：DRAM或逻辑器件。
综上，与现有技术相比，本发明达到了以下技术效果：
(1)接触孔内的导线为单晶硅，无孔洞，相比常规CVD反复沉积的多晶硅具有更好的电特性、漏电问题减轻、电阻减小、工作更稳定。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为现有技术中DRAM的接触孔中沉积的硅导电介质形貌图；
图2为本发明提供的DRAM的接触孔中沉积的硅导电介质形貌图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在DRAM的电容器接触孔中，导线的致密度、均匀性对电特性至关重要，为了减少或消除导线沉积过程中产生的孔洞，本发明提供了以下制备工艺：
提供半导体衬底，在所述半导体衬底中形成有源区；
在所述半导体衬底上方形成介质层，在所述介质层中形成露出一部分所述有源区的接触孔；
在所述接触孔内选择性外延生长(SEG)硅层。
上述接触孔的数量和大小是任意的，由于接触孔越狭小孔洞问题越突出，因此，本发明的半导体存储器结构主要适用于微型设备。
与常规CVD沉积的硅相比，本发明利用SEG手段沉积的硅为单晶组织，得到如图2所示的形貌，单晶硅导线层201几乎没有孔洞、致密度大，因此避免了孔洞带来的诸多问题，例如漏电严重、电阻大、运行不稳定、处理速度慢等，从而本发明扩大了这类半导体结构的应用范围。
本发明所述的半导体结构的基底优选为硅衬底。在此基础上，如图2所示，有源区设有栅极202，栅极选择性地覆盖有绝缘层，例如氮化物膜204，以及间隔设置的数据线203等。
上述选择性外延生长的实现手段是多样的，在一些实施方式中，通过化学气相沉积法(CVD)实现。
在一些实施方式中，所述选择性外延生长的温度为：600～1000℃，在该温度下，可以向衬底上输送固相的硅，即实现固相外延(SPE)，这是由于在600～1000℃下主要发生了如下的化学反应：
上文以SiCl4为例，该硅源发生氢还原反应，生成固相硅沉积到衬底上，并且以单晶组织生长，可以很好地预防孔洞生成。其他硅源生成硅的原理以及晶体生长方向与SiCl4相同，都是在原始硅衬底上生长单向结晶组织，相当于衬底晶体结构的外延。
在一些实施方式中，在所述半导体衬底中形成栅极线；在所述有源区的其他部分上形成有位线结构。
本发明的工艺及结构尤其适用于典型器件DRAM，但本发明不限定其具体结构。典型DRAM包括存储阵列，存储阵列中的每个存储单元的具体结构形式不是限制性的，例如，其可以为1T1C结构的存储单元。多个存储单元按行和列的形式排列，若干个存储单元按行和列的形式排列形成存储块，多个块然后排列形成存储阵列。在一些实施方式中，存储阵列中还包括冗余单元，冗余单元与存储单元包括同样的器件单元，二者是相同的单元并可以同时制备并一起排列形成存储阵列。在具体应用中，也可以指定某一列或某一行的存储单元为冗余单元。存储单元、冗余单元的具体数量不是限制性的，换而言之，存储阵列的存储容量大小不是限制性的；同时，存储阵列包含存储单元所对应连接或耦接的位线、字线等。在典型DRAM中设有栅极线、接触孔等必需结构，接触孔中的导电介质采用本发明的工艺形成。
在一些实施方式中，在所述半导体衬底上形成栅极。
在一些实施方式中，所述选择性外延生长时供应的硅源为：SiH4、SiH2Cl2、SiHCl3、SiCl4、Si2H6中的至少一种。
在一些实施方式中，所述选择性外延生长时工作压力为1Torr～100Torr。
在一些实施方式中，所述硅层为掺杂硅层。
对于掺杂的原子类型需根据器件功能而定，典型的掺杂原子包括硼、磷和砷等，相应的掺杂气体源有：B2H6、PH3、AsH3中的至少一种。
在一些实施方式中，所述硅层中掺杂原子的含量为1016～1018atoms/cm3。
本发明上文所述的实施方式不仅限于DRAM中导线的制备，还可用于包括逻辑器件在内的任意含有填充导线的设备中，其预防孔洞、改善电特性的关键工艺是：用选择性外延生长替代常规的CVD沉积膜。
另外，在用上述方法生长硅导线之前，还需要去除基底上的氧化物等杂质。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (13)
1.一种半导体存储器结构，其特征在于，包括：
半导体衬底，所述半导体衬底上包括有源区；
位于所述有源区上的介质层；
位于所述介质层中的接触孔，所述接触孔露出其中一部分所述有源区；
所述接触孔填充有导电介质；
所述导电介质为选择性外延生长硅。
2.根据权利要求1所述的半导体存储器结构，其特征在于，所述半导体衬底中包括掩埋沟道栅极线，所述栅极线与其中一部分所述有源区组成晶体管；另一部分所述有源区上包括位线结构。
3.根据权利要求2所述的半导体存储器结构，其特征在于，所述半导体衬底上包括栅极，所述栅极与所述有源区组成晶体管。
4.根据权利要求1-3任一项所述的半导体结构，其特征在于，所述选择性外延生长硅为掺杂型硅。
5.根据权利要求4所述的半导体存储器结构，其特征在于，所述掺杂型硅中掺杂原子为P、B或As，掺杂原子的含量为1016～1018atoms/cm3。
6.一种半导体存储器结构的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成有源区；
在所述半导体衬底上方形成介质层，在所述介质层中形成露出一部分所述有源区的接触孔；
在所述接触孔内选择性外延生长硅层。
7.根据权利要求6所述的方法，其特征在于，还包括：在所述半导体衬底中形成栅极线；在所述有源区的其他部分上形成有位线结构。
8.根据权利要求7所述的方法，其特征在于，还包括：在所述半导体衬底上形成栅极。
9.根据权利要求6所述的方法，其特征在于，所述选择性外延生长的温度为：600～1000℃。
10.根据权利要求6或9所述的方法，其特征在于，所述选择性外延生长时供应的硅源为：SiH4、SiH2Cl2、SiHCl3、SiCl4、Si2H6中的至少一种。
11.根据权利要求6所述的方法，其特征在于，所述选择性外延生长时工作压力为1Torr～100Torr。
12.根据权利要求6所述的方法，其特征在于，所述选择性外延生长时还进行掺杂。
13.根据权利要求12所述的制备方法，其特征在于，所述选择性外延生长时供应的掺杂气体源为：B2H6、PH3、AsH3中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011568365.6A CN114695351A (zh) | 2020-12-25 | 2020-12-25 | 一种半导体存储器结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011568365.6A CN114695351A (zh) | 2020-12-25 | 2020-12-25 | 一种半导体存储器结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114695351A true CN114695351A (zh) | 2022-07-01 |
Family
ID=82130563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011568365.6A Pending CN114695351A (zh) | 2020-12-25 | 2020-12-25 | 一种半导体存储器结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114695351A (zh) |
-
2020
- 2020-12-25 CN CN202011568365.6A patent/CN114695351A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11424265B2 (en) | Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same | |
| US11495616B2 (en) | Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same | |
| US10074666B2 (en) | Three-dimensional memory device with enhanced mechanical stability semiconductor pedestal and method of making thereof | |
| EP0539685A1 (en) | High area capacitor formation using material dependent etching | |
| JP2795313B2 (ja) | 容量素子及びその製造方法 | |
| WO2020131170A1 (en) | Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same | |
| US20050164469A1 (en) | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches | |
| US11424231B2 (en) | Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same | |
| US11569260B2 (en) | Three-dimensional memory device including discrete memory elements and method of making the same | |
| US11239253B2 (en) | Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same | |
| US11171150B2 (en) | Three-dimensional memory device containing a channel connection strap and method for making the same | |
| US11302714B2 (en) | Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same | |
| US11600634B2 (en) | Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same | |
| KR100299784B1 (ko) | 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스 | |
| WO2020226702A1 (en) | Three-dimensional memory device using epitaxial semiconductor channels and a buried source line and method of making the same | |
| US11552100B2 (en) | Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same | |
| JPH08203847A (ja) | 半導体装置の製造方法 | |
| JPH11330233A (ja) | 半導体装置の製造方法 | |
| KR20020083770A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| CN110858538A (zh) | 形成结晶半导体材料的方法及形成晶体管的方法 | |
| US20040161884A1 (en) | Semiconductor device having contact pads and method for manufacturing the same | |
| CN114695351A (zh) | 一种半导体存储器结构及其制造方法 | |
| KR20040025967A (ko) | 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
| CN114695265A (zh) | 形成接触部的方法及制造位线结构和存储节点接触的方法 | |
| CN113169048B (zh) | 具有外延竖直半导体沟道的三维存储器器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |