CN114690497B - 阵列基板、显示面板以及显示面板的断线修复方法 - Google Patents
阵列基板、显示面板以及显示面板的断线修复方法 Download PDFInfo
- Publication number
- CN114690497B CN114690497B CN202210333528.5A CN202210333528A CN114690497B CN 114690497 B CN114690497 B CN 114690497B CN 202210333528 A CN202210333528 A CN 202210333528A CN 114690497 B CN114690497 B CN 114690497B
- Authority
- CN
- China
- Prior art keywords
- line
- data
- pixel
- data line
- data lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 47
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 7
- 238000004080 punching Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009194 climbing Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
- Y02W30/00—Technologies for solid waste management
- Y02W30/50—Reuse, recycling or recovery technologies
- Y02W30/82—Recycling of waste of electrical or electronic equipment [WEEE]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请涉及一种阵列基板、显示面板以及显示面板的断线修复方法,像素部包括薄膜晶体管和像素电极、多条扫描线与多条数据线在基板表面的投影相交共同围合形成多个像素矩阵位,每个像素电极与对应的薄膜晶体管电性连接,每个公共电极网格位于一个像素矩阵位内,且每个像素电极位于一个公共电极网格内,多条数据线分为多条第一数据线和至少一条第二数据线,第二数据线的两侧分别排列一条第一数据线,第二数据线两侧的两列像素部分别与一侧的第一数据线电性连接,第二数据线空置,扫描线以及公共电极网格设于第一金属层,数据线设于第二金属层。根据本发明的阵列基板,将第二数据线作为预留的备选线路,在第一数据线断线时可以进行修复。
Description
技术领域
本申请涉及薄膜晶体管技术领域,尤其涉及一种阵列基板、显示面板以及显示面板的断线修复方法。
背景技术
薄膜晶体管液晶显示器(TFT-LCD,Thin Film Transistor-Liquid CrystalDisplay)因具有低辐射、体积小、能耗低、机身薄、高画质等优点被广泛的应用于手机、电视、笔记本、显示器等各类电子信息产品上。由于成膜质量、环境的洁净度、划伤以及生产设备等因素的影响,不可避免地会使得生产出来的TFT-LCD面板出现线路断路的现象。而TFT-LCD面板的线路断路会使得TFT-LCD面板在点灯后出现线不良的缺陷,这会使得TFT-LCD面板的显示品质下降,甚至造成面板的报废。因此需要在出现断线时,可以对面板进行修复,以降低产品废品率。
发明内容
本发明旨在解决现有技术中存在的技术问题。为此,本发明提出一种阵列基板,将数据线设于第二金属层,并设置至少一条空置的第二数据线,从而在第一数据线出现断线风险时,可以通过第二数据线与公共电极网格进行修复。
根据本发明实施例的阵列基板,包括基板,基板上设有多个像素部,像素部包括薄膜晶体管和与薄膜晶体管电性连接的像素电极、多条平行的扫描线、多条平行的数据线以及多个公共电极网格,多条扫描线与多条数据线在基板表面的投影相交共同围合形成多个像素矩阵位,每个像素电极与对应的薄膜晶体管电性连接,在基板表面内投影,每个公共电极网格位于一个像素矩阵位内,且同一行的相邻两个公共电极网格彼此电性连接,且每个像素电极位于一个公共电极网格内,多条数据线分为多条第一数据线和至少一条第二数据线,第二数据线的两侧分别排列一条第一数据线,第二数据线两侧的两列像素部分别与一侧的第一数据线电性连接,第二数据线空置,扫描线和公共电极网格设于第一金属层,数据线设于第二金属层。
根据本发明实施例的阵列基板,扫描线以及公共电极网格设于第一金属层,数据线设于第二金属层,如此使得扫描线无需爬坡,不易出现断裂,即使出现断裂也可以在第一金属层制作完成时及时进行修补,使得只有数据线可能因为爬坡出现断线需要修复,在基板表面内投影,在第一数据线上任意一处出现断线位置时,包括断线位置的第一数据线的一部分的两端可以通过一条第二数据线、以及位于断线的第一数据线和第二数据线之间的公共电极网格进行电性连通,由于第二数据线与第一数据线的线宽一致,如此在第一数据线任意位置出现断线时均能进行修复,且尽量不影响第一数据线的传输情况下实现对第一数据线的修复,降低出现显示不均的可能性,降低阵列基板的废品率。
根据本发明实施例的阵列基板,第二数据线为多条,第一数据线和第二数据线依次交替排列,位于第一数据线两侧的两列像素部均与第一数据线电性连接。任意相邻两行的像素部之间均设有两条扫描线,与同一条第一数据线电性连接的多个像素部分别与不同的扫描线电性连接。
可选地,沿数据线的延伸方向,像素电极包括第一侧和第二侧,位于同一列的相邻两个像素电极之间均分布一个薄膜晶体管,位于同一行的相邻两个像素部的薄膜晶体管,一个薄膜晶体管位于对应的像素电极的第一侧,另一个薄膜晶体管位于对应的像素电极的第二侧。
根据本发明实施例的阵列基板,公共电极网格包括两条平行设置的第一公共电极和两条平行设置的第二公共电极,第一公共电极和第二公共电极共同围合于像素电极单位的外侧,第一公共电极与扫描线平行,第二公共电极与数据线平行。
可选地,第二公共电极包括依次连接的第二段、第一段以及第三段,第二段和第三段分别与一个第一公共电极电性连接,第二段的宽度小于第一段的宽度,第三段的宽度小于第一段的宽度。
根据本发明实施例的显示面板,包括沿第一方向依次层叠的第一偏光板、上述的阵列基板、液晶层、彩膜基板以及第二偏光板。
根据本发明实施例的显示面板,阵列基板出现断线时,容易修复,从而延长了显示面板的使用寿命。
根据本发明实施例的显示面板的断线修复方法,用于修复上述的阵列基板,包括:检测断线的第一数据线,确定断线位置;确定包括断线位置的第一数据线的一部分作为待修复线段;选择待修复线段两侧的任一条第二数据线作为备选线路,将待修复线段的两端通过公共电极网格与备选线路通过连接导通工艺导通。
可选地,通过待修复线段的两端通过公共电极网格与备选线路连接导通,具体包括:选定与断线位置相邻的靠近备选线路的同一列的两个公共电极网格作为修复网格,通过修复网格将待修复线段的两端分别与备选线路通过连接导通工艺导通。
可选地,显示面板的断线修复方法还包括:将修复网格的用于导通备选线路的一段作为修复线路,将修复线路与修复网格的其他部分通过断开工艺断开,将与修复网格相对于待修复线段镜像对称的公共电极网格定义为对称网格,将修复线路与对称网格通过断开工艺断开。
可选地,在上述显示面板的断线修复方法中,连接导通工艺通过以下步骤实现:通过镭射熔融的方式在阵列基板上打出连接孔,连接孔依次穿透第二金属层、半导体层、绝缘层以及第一金属层;将第二金属层位于连接孔孔壁的部分熔化流入连接孔中直至与位于连接孔孔壁的第一金属层连接;断开工艺通过以下步骤实现:通过镭射熔融的方式在阵列基板上打出至少一个中断孔,中断孔依次贯穿半导体层、绝缘层以及第一金属层。
可选地,中断孔的直径为5-10μm。
根据本发明实施例的显示面板的断线修复方法,在第一数据线的任意位置出现断线位置时,均能够通过第二数据线与第二数据线之间的公共电极网格对第一数据线进行修复,提高阵列基板的良品率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为根据本发明的一些实施例的阵列基板的走线示意图;
图2为根据本发明的再一些实施例的阵列基板的走线示意图;
图3为根据本发明实施例的阵列基板的示意图;
图4为根据本发明的一些实施例的阵列基板断线修复示意图;
图5为图4中的走线示意图;
图6为根据本发明的一些实施例的阵列基板断线修复示意图;
图7为图6中的走线示意图;
图8为根据本发明的一些实施例的阵列基板断线修复示意图;
图9为图7中的走线示意图;
图10为根据本发明的一些实施例的阵列基板的局部剖视图;
图11为根据本发明实施例的显示面板的截面示意图;
图12为根据本发明实施例的显示面板的断线修复方法的流程示意图。
附图标记:
阵列基板1,
基板10,像素部11,薄膜晶体管112,像素电极114,公共电极网格12,第一公共电极121,第二公共电极122,连接孔14,中断孔15,导电层142,第一金属层20,绝缘层30,半导体层40,第二金属层50,
第一偏光板2,液晶层3,彩膜基板4,第二偏光板5,显示面板100。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图3所示,根据本发明实施例的阵列基板1,包括基板10,基板10上设有多个像素部11,像素部11包括薄膜晶体管112和与薄膜晶体管112电性连接的像素电极114、多条平行的扫描线、多条平行的数据线以及多个公共电极网格12,多条扫描线与多条数据线在基板10表面的投影相交共同围合形成多个像素矩阵位,每个像素电极114与对应的薄膜晶体管112电性连接,同时,薄膜晶体管112与对应的扫描线和对应的数据线电性连接。可以理解的是,薄膜晶体管112的栅极与对应的扫描线电性连接,薄膜晶体管112的源极与对应的数据线电性连接,薄膜晶体管112的漏极与对应的像素电极114电性连接。
在基板10表面投影,每个公共电极网格12位于一个像素矩阵位内,且同一行的相邻两个公共电极网格12彼此电性连接,且每个像素电极114位于一个公共电极网格12内,多条数据线分为多条第一数据线和至少一条第二数据线,第二数据线的两侧分别排列一条第一数据线,第二数据线两侧的两列像素部分别与一侧的第一数据线电性连接,第二数据线空置,扫描线以及公共电极网格12设于第一金属层20,数据线设于第二金属层50,如此能够防止短路。
其中,在图1中,H1、H2、H3、H4、H5、H6、H7以及H8均为数据线,其中,H1、H2、H4、H5、H6以及H8为第一数据线,H3和H7为第二数据线,G1、G2、G3、G4、G5以及G6均为扫描线;在图2中,H1、H2、H3、H4均为数据线,其中,H1和H3为第一数据线,H2和H4为第二数据线,G1、G2、G3、G4、G5以及G6均为扫描线;在图3-图9中,G1、G2、G3、G4均为扫描线,H1、H2、H3、H4均为数据线,其中,H1和H3均为第二数据线,H2和H4均为第一数据线。
在一些实施例中,三条第一数据线对应一条第二数据线,如图1所示,H1、H2以及H4,对应一条H3,H5、H6以及H8对应一条H7,也就是说一列显示R色的像素部11对应的第一数据线、显示G色的像素部11对应的第一数据线以及显示B色的像素部11对应的第一数据线,对应一条第二数据线作为备选线路,从而使得每组三根第一数据线对应一根第二数据线,减少第二数据线的设置数量。
多条扫描线和多条数据线交错设置,在一些实施例中,如图3所示,G1、G2、G3、G4均为扫描线,H1、H2、H3、H4均为数据线,扫描线和数据线相互垂直设置。其中,扫描线用于传输扫描信号,通过扫描线的开闭控制薄膜晶体管112的导通与截止,数据线用于传输数据信号,即通过数据线向像素电极114写入像素电压,薄膜晶体管112用于接收与其电性连通的扫描线传输的扫描信号,导通与其电性连接的数据线传输数据信号给像素电极114。通过将扫描线设于第一金属层20,数据线设于第二金属层50,由于在基板10上直接沉积,扫描线几乎不会断线,数据线由于存在爬坡位置,可能会出现轻微断线,就无法传输数据信号给像素电极114,从而会影响像素电极114的正常工作。将公共电极网格12设置在像素矩阵位内,可以节约空间,在将阵列基板1制作成显示面板100时,可以达到窄边框的效果。公共电极网格12是用来与对应的像素电极114形成存储电容,以使得对应的像素电极114可以写入数据电压。
可以理解的是,通过将位于第二数据线两侧的两列像素部11均与对应的一侧的第一数据线电性连接,第二数据线空置,能够实现在不改变阵列基板1的整体数据线阵列结构的前提下,将至少一条数据线(至少一条第二数据线)空置作为工作的数据线(多条第一数据线)断线时的替补线路,通过第二数据线与第一数据线之间的公共电极网格12作为导通线路连通,能够在完成Cell制程之后检测到第一数据线的任意位置出现断线时,可以进行修复。
其中,Cell制程就是将阵列基板1与彩膜基板4经过印刷PI液、摩擦、滴入液晶、成盒,并最终切割成相应规格产品的过程。
根据本发明实施例的阵列基板1,扫描线以及公共电极网格12设于第一金属层20,数据线设于第二金属层50,如此使得扫描线无需爬坡,不易出现断裂,即使出现断裂也可以在第一金属层20制作完成时及时进行修补,使得只有数据线可能因为爬坡出现断线需要修复,在第一数据线上出现断线位置时,包括断线位置的第一数据线的一部分的两端可以通过第二数据线、以及断线的第一数据线和第二数据线之间的公共电极网格12进行电性连通,如此在第一数据线任意位置出现断线时均能进行修复,且尽量不影响第一数据线的传输情况下实现对第一数据线的修复,降低出现显示不均的可能性,降低阵列基板1的废品率。
在一些实施例中,第二数据线为多条,第一数据线和第二数据线依次交替排列,位于第一数据线两侧的两列像素部11均与第一数据线电性连接。
通过在每一个第一数据线的两侧设置空置的第二数据线,能够使得在任一第一数据线出现断线时,通过相邻的第二数据线即可进行修复,缩短了第二数据线与待修复的第一数据线之间的修复路径。
如图2所示,H1、H2、H3、H4均为数据线,其中,H1和H3为第一数据线,H2和H4为第二数据线,G1、G2、G3、G4、G5以及G6均为扫描线,一条第一数据线对应一条第二数据线,第一数据线和第二数据线一一对应。
如图3所示,阵列基板1包括n条相互平行的扫描线(如G1、G2、G3、......、Gn,其中n为大于1的整数),和n条相互平行的数据线,如H1、H2、H3、......、Hn,其中n为大于1的整数,在一些实施例中,H1为第一数据线,则H2为第二数据线,H3为第一数据线,H4为第二数据线,依次类推,奇数列的为第一数据线,偶数列的为第二数据线;在一些实施例中,如图3-图9中所示,H1为第二数据线,则H2为第一数据线,H3为第二数据线,H4为第一数据线,H5为第二数据线,H6为第一数据线,依次类推,偶数列的为第一数据线,奇数列的为第二数据线。同一个公共电极网格12的两侧分别设有两条扫描线,公共电极网格12包括两条平行的第一公共电极121和两条平行的第二公共电极122,两条第一公共电极121和两条第二公共电极122围设在一个像素电极114的周围,对应的两条数据线和四条扫描线围设在这两条第一公共电极121和两条第二公共电极122外。
根据本发明实施例的阵列基板1,任意相邻两行的像素部11之间均设有两条扫描线,与同一条第一数据线电性连接的多个像素部11分别与不同的扫描线电性连接。
位于第一数据线两侧的且位于同一行的两个像素部11是在相同的时间由相同的数据线写入像素电压,位于同一列上的像素部11的像素电压是由相同的数据线在不同的时间写入。
由于相邻的两列像素部11共用同一根第一数据线,与同一根第一数据线相连的位于同一行的两个像素部11,是通过不同的扫描线控制的,可以保障两个像素部11的像素电压写入满足要求保持在需要的显示电位上,从而提升薄膜晶体管112应用于显示面板100的显示效果。
在一些实施例中,沿数据线的延伸方向,像素电极114包括第一侧和第二侧,位于基板10中的每一列的相邻的两个像素部11组成一组,每组像素部11依次排列,每组像素部11中,两个薄膜晶体管112位于该组的两个像素电极114之间;同一行的相邻两个像素部11的薄膜晶体管112,一个薄膜晶体管112位于对应的像素电极114的第一侧,另一个薄膜晶体管112位于对应的像素电极114的第二侧。
在一些实施例中,如图3所示,位于同一列的相邻两个像素电极114之间均分布一个薄膜晶体管112,位于同一行的相邻两个像素部11的薄膜晶体管112,一个薄膜晶体管112位于对应的像素电极114的第一侧,另一个薄膜晶体管112位于对应的像素电极114的第二侧,也就是说,一列的薄膜晶体管112均位于对应的像素电极114的第一侧,一列的薄膜晶体管112均位于对应的像素电极114的第二侧,这样的两列交替设置,如此在像素电极114数量一定的情况下,能够合理布置扫描线的线宽以及间距,缩短相邻两行的薄膜晶体管112的间距,当阵列基板1应用于显示面板100中时,能够提升显示面板100的开口率。沿数据线的延伸方向,像素电极114均包括第一侧和第二侧,“位于同一列的相邻两个像素电极114之间均分布一个薄膜晶体管112”也就是说,位于同一列的像素部11,每个像素部11的薄膜晶体管112与像素电极114的相对位置相同,例如,在其中一列的薄膜晶体管112均位于对应的像素电极114的第一侧,与之相邻的另一列的像素部11的薄膜晶体管112,均位于对应的像素电极114的第二侧。
为了更进一步地说明,如图3所示,位于H1和H2之间的一列像素部11的薄膜晶体管112,均位于对应的像素电极114的第一侧,位于H2和H3之间的一列像素部11的薄膜晶体管112,均位于对应的像素电极114的第二侧,位于H3和H4之间的一列像素部11的薄膜晶体管112,均位于对应的像素电极114的第一侧,以此类推,本申请不作穷举。
如图3所示,根据本发明实施例的阵列基板1,公共电极网格12包括两条平行设置的第一公共电极121和两条平行设置的第二公共电极122,第一公共电极121和第二公共电极122共同围合于像素电极114单位的外侧,第一公共电极121与扫描线平行,第二公共电极122与数据线平行,第二公共电极122与第一公共电极121垂直相交并电性连通,如此能够合理设置公共电极网格12的走线,在需要对数据线进行修复时,通过断开第一公共电极121与第二公共电极122之间的电性连接,利用第一公共电极121可以对数据线进行修复。一个公共电极网格12即可以作为一个修复单位,如此可以方便地对数据线上任意位置的断线进行修复,简化修复走线搭建。
同一个公共电极网格12能够通过两条第一公共走线与对应的像素电极114形成存储电容,在对断线的数据线进行修复时,将需用用到的一条第一公共走线与两条第二公共走线断开,而另外一条第一公共走线仍然能够与对应的像素电极114保持一定的电压差,使得对应的像素电极114的数据电压的写入尽量不受影响,从而能够保障该公共电极网格12与像素电极114的存储电容的均一性,在对断线的数据线进行修复的同时,尽量保障不降低阵列基板1应用于显示面板100中的显示效果。
在一些实施例中,如图4所示,至少一条第一数据线具有断线位置,具有断线位置的第一数据线与位于其一侧的相邻的第二数据线通过两个公共电极网格12的一条第一公共电极121电性连接。也就是说,在多条数据线组成的阵列中,第一数据线的两侧分别有一条第二数据线与其相邻,位于断线位置两侧的任一条第二数据线均可作为修复断线位置的备选线路,而设置与断线位置相邻的一条第二数据线作为修复断线位置的备选线路,能够缩短修复走线的搭建,简化断线位置的修复。而分别选择一个公共电极网格12的一条第一公共电极121进行修复走线的搭建,能够保障该公共电极网格12的另一条第一公共电极121正常工作,能够在修复断线位置的同时,保障该公共电极网格12与像素电极114的存储电容的均一性,尽量保障不降低阵列基板1应用于显示面板100中的显示效果。
为了更进一步地说明,在一些实施例中,如图4所示,A1为断线位置,在A2-1、A2-2、A2-3、A2-4、A2-5、A2-6、A2-7、A2-8、A2-9以及A2-10的位置处设置中断孔15,在A3-1、A3-2、A3-3以及A3-4的位置处设置连接孔14。其中,图5为图4中的走线示意图。
在一些实施例中,如图10所示,阵列基板1包括沿第一方向依次层叠的基板10、第一金属层20、绝缘层30、半导体层40以及第二金属层50。
以下为了方便说明,将‘具有断线位置的第一数据线与位于其一侧的相邻的第二数据线,通过两个公共电极网格12的一条第一公共电极121电性连接’中的‘第一公共电极121’以及‘第二数据线’分别定义为修复线路以及备选线路。断线位置所在的第一数据线与对应的两条修复线路交叉的位置处分别设有一个连接孔,
在基板10表面投影,断线位置所在的第一数据线与对应的两条修复线路交叉的位置处分别设有一个连接孔14(如图4中的A3-1和A3-2的位置,如图6中B3-1和B3-2的位置,如图8中C3-2和C3-4的位置)。两个连接孔14位于断线位置沿第一数据线延伸方向的两侧,备选线路与对应的两条修复线路交叉的位置处也分别设有一个连接孔14(如图4中的A3-3以及A3-4的位置,如图6中B3-3和B3-4的位置,如图8中C3-1和C3-3的位置)。
如图10所示,连接孔14沿第一方向(在一些实施例中,第一方向为上下方向,连接孔14沿从上至下的方向)依次贯穿第二金属层50、半导体层40、绝缘层30以及第一金属层20,连接孔14的孔壁上设有导电层142,导电层142沿连接孔14的周向至少覆盖部分连接孔14的孔壁,且导电层142沿连接孔14的深度方向从连接孔14的第二金属层50所在的部分延伸至第一金属层20所在的部分,如此,通过导电层142能够将位于连接孔14孔壁中的第二金属层50与连接孔14孔壁中的第一金属层20电性导通,从而实现将修复线路与待修复的第一数据线电性导通。
其中,如图10所示,中断孔15沿第一方向(在一些实施例中,第一方向为上下方向,中断孔15沿从上至下的方向)依次贯穿半导体层40、绝缘层30以及第一金属层20,如此能够将经过中断孔15的位于第一金属层20的线路断开。中断孔15的直径大于该中断孔15所在的线路的线宽。
与修复线路连接的两条第二公共电极122上分别设有一个中断孔15(如图4中的A2-1和A2-2,A2-5和A2-6的位置;如图6中B2-2和B2-5,B2-7和B2-8的位置;如图8中C2-2和C2-3,C2-6和C2-8的位置),通过此中断孔15,可以实现将两条第二公共电极122与修复线路(第一公共电极121)断开连接,从而防止修复线路影响该公共电极网格12的与对应的像素电极114的存储电容。
与修复线路相对于断线位置镜像对称的第一公共电极121上设有一个中断孔15(如图4中A2-3和A2-9,A2-4和A2-8的位置;如图6中B2-1和B2-3的位置,B2-6和B2-9的位置;如图8中C2-1和C2-5,C2-7和C2-10的位置),与该第一公共电极121连接且靠近修复线路的第二公共电极122上设有一个中断孔15(如图4中A2-7,A2-10的位置;如图6中B2-4,B2-10;如图8中C2-4,C2-9的位置)。该第一公共电极121与修复线路电性连通,通过在该第一公共电极121上设置中断孔15,能够将修复线路与该第一公共电极121所在的公共电极网格12断开,从而防止修复线路影响该公共电极网格12与对应的像素电极114的存储电容。
定义与“与修复线路相对于断线位置镜像对称的第一公共电极121”为镜像第一公共电极121,在“与该第一公共电极121连接且靠近修复线路的第二公共电极122上设有一个中断孔15”中的“该第一公共电极121”即是指镜像第一公共电极121,防止修复线路影响到镜像第一公共电极121所在的公共电极网格12对应的像素电极114的数据电压的写入。
根据本发明实施例的显示面板100,包括沿第一方向依次层叠的第一偏光板2、上述的阵列基板1、液晶层3、彩膜基板4以及第二偏光板5。如图11所示,第一方向为上下方向,沿从下至上的方向,第一偏光板2、上述的阵列基板1、液晶层3、彩膜基板4以及第二偏光板5依次层叠。
根据本发明实施例的显示面板100,阵列基板1出现断线时,容易修复,从而延长了显示面板100的使用寿命。
如图12所示,根据本发明实施例的显示面板100的断线修复方法,用于修复上述的阵列基板1,包括:
步骤S1:检测断线的第一数据线,确定断线位置;
步骤S2:确定包括断线位置的第一数据线的一部分作为待修复线段;
步骤S3:选择待修复线段两侧的任一条第二数据线作为备选线路,将待修复线段的两端通过公共电极网格12与备选线路连接导通。
在步骤S3中,优选地,选择与待修复线段相邻的一条第二数据线作为备选线路,如此能够缩短修复走线的搭建,尽量减少公共电极网格12的选择,保障被影响的像素电极114的数量较小,在对断线的第一数据线进行修复时,可以选择至少一个公共电极网格12与备选线路连接导通进行修复,能够实现对修复线段的修复,从而在第一数据线的任意位置出现断线时,均可以进行修复。
在一些实施例中,步骤S3具体包括:选定与断线位置相邻的靠近备选线路的同一列的两个公共电极网格12作为修复网格,通过修复网格将待修复线段的两端分别与备选线路连接导通。
这包括至少三种场景下的修复方案。
场景一:在同一条第一数据线上有一处断线位置,那么选择同一列的相邻的两个公共电极网格12作为修复网格;
场景二:在同一条第一数据线上有多处断线位置,多处断线位置较为集中,在基板10表面的投影中,多处断线位置位于该同一列相邻两个公共电极网格12远离彼此的一端之间,则选择该同一列相邻的两个公共电极网格12作为修复网格;
场景三:在同一条第一数据线上有多处断线位置,多处断线位置较为分散,在基板10表面的投影中,多处断线位置位于该同一列的两个公共电极网格12远离彼此的一端之间,这两个公共电极网格12之间还有至少一个公共电极网格12,那么可以选择每处断线位置对应的相邻的两个公共电极网格12作为修复网格,其中,优选地,选择多处断线位置中位于两端的断线位置分别对应的公共电极网格12作为修复网格,从而能够减少对多处断线位置进行修复的修复网格的总数量。
在一些实施例中,在步骤S3中还包括:将修复网格的用于导通备选线路的一段作为修复线路,将修复线路与修复网格的其他部分断开,从而使得修复网格的其他部分不影响修复线路,或者是使得修复网格的其他部分仍然能够与对应的像素电极114形成存储电容,将与修复网格相对于待修复线段镜像对称的公共电极网格12定义为对称网格,将修复线路与对称网格断开,如此能够降低修复线路对对称网格的影响,保障对称网格对应的像素电极114的数据电压的写入。
在一些实施例中,在步骤S3中,连接导通工艺通过以下步骤实现:通过镭射熔融的方式在阵列基板1上打出连接孔14,连接孔14依次穿透第二金属层50、半导体层40、绝缘层30以及第一金属层20;将第二金属层50位于连接孔14孔壁的部分熔化流入连接孔14中直至与位于连接孔14孔壁的第一金属层20连接,将第二金属层50位于连接孔14孔壁中的部分进行熔化,使得部分第二金属层50熔化流入连接孔14中,且与第一金属层20位于连接孔14中的部分实现连接,此处的连接是指电性连接,通过熔化第二金属层50的部分来完成导电层142的设置,简化了修复步骤。
断开工艺通过以下步骤实现:通过镭射熔融的方式在阵列基板1上打出至少一个中断孔15,中断孔15依次贯穿半导体层40、绝缘层30以及第一金属层20。如此,简化了对线路的中断。在一些实施例中,可以是通过一个中断孔15将一条线路断开,中断孔15的直径大于等于所在线路的线宽,在另外一些实施例中可以是通过两个中断孔15将一条线路断开,两个中断孔15并排设置,两个中断孔15相切或者部分重合,以确保将中断孔15所在线路完全断开。
在一些实施例中,中断孔15的直径为5-10μm。例如,中断孔15的直径为5μm、6μm、7μm、8μm、9μm以及10μm等。
根据本发明实施例的显示面板100的断线修复方法,在第一数据线的任意位置出现断线位置时,均能够通过相邻的第二数据线,以及位于待修复线段与相邻的第二数据线之间的公共电极网格12进行电性导通,从而对第一数据线进行修复,提高阵列基板1的良品率。
在以上的场景一中,至少包括以下实施例:
如图4所示,A1为断线位置,在A2-1、A2-2、A2-3、A2-4、A2-5、A2-6、A2-7、A2-8、A2-9以及A2-10的位置处设置中断孔15,在A3-1、A3-2、A3-3以及A3-4的位置处设置连接孔14。
在以上的场景二中,至少包括以下实施例:
在一些实施例中,如图6所示,B1为断线位置,在B2-1、B2-2、B2-3、B2-4、B2-5、B2-6、B2-7、B2-8、B2-9以及B2-10的位置处设置中断孔15,在B3-1、B3-2、B3-3以及B3-4的位置处设置连接孔14。
在以上的场景三中,至少包括以下实施例:
在一些实施例中,如图8所示,C1为断线位置,第一数据线有多个断线位置,在C2-1、C2-2、C2-3、C2-4、C2-5、C2-6、C2-7、C2-8、C2-9以及C2-10的位置处设置中断孔15,在C3-1、C3-2、C3-3以及C3-4的位置处设置连接孔14。
在本发明的描述中,需要理解的是,术语“上”、“下”、“左”、“右”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
Claims (9)
1.一种阵列基板,包括基板,所述基板上设有多个像素部,所述像素部包括薄膜晶体管和与所述薄膜晶体管电性连接的像素电极、多条平行的扫描线、多条平行的数据线以及多个公共电极网格,多条所述扫描线与多条所述数据线在所述基板表面的投影相交共同围合形成多个像素矩阵位,每个所述像素电极与对应的所述薄膜晶体管电性连接,其特征在于,
在所述基板表面内投影,每个所述公共电极网格位于一个所述像素矩阵位内,且同一行的相邻两个所述公共电极网格彼此电性连接,且每个所述像素电极位于一个所述公共电极网格内,多条数据线分为多条第一数据线和至少一条第二数据线,所述第二数据线的两侧分别排列一条所述第一数据线,所述第二数据线两侧的两列所述像素部分别与一侧的所述第一数据线电性连接,所述第二数据线空置,所述扫描线和所述公共电极网格设于第一金属层,所述数据线设于第二金属层,所述第二数据线为多条,所述第一数据线和所述第二数据线依次交替排列,位于所述第一数据线两侧的两列所述像素部均与所述第一数据线电性连接,任意相邻两行的所述像素部之间均设有两条所述扫描线,与同一条所述第一数据线电性连接的多个所述像素部分别与不同的所述扫描线电性连接。
2.根据权利要求1所述的阵列基板,其特征在于,沿数据线的延伸方向,所述像素电极包括第一侧和第二侧,位于同一列的相邻两个所述像素电极之间均分布一个所述薄膜晶体管,位于同一行的相邻两个所述像素部的所述薄膜晶体管,一个所述薄膜晶体管位于对应的所述像素电极的所述第一侧,另一个所述薄膜晶体管位于对应的所述像素电极的所述第二侧。
3.根据权利要求1所述的阵列基板,其特征在于,所述公共电极网格包括两条平行设置的第一公共电极和两条平行设置的第二公共电极,所述第一公共电极和所述第二公共电极共同围合于所述像素电极单位的外侧,所述第一公共电极与所述扫描线平行,所述第二公共电极与所述数据线平行。
4.根据权利要求3所述的阵列基板,其特征在于,所述第二公共电极包括依次连接的第二段、第一段以及第三段,所述第二段和所述第三段分别与一个所述第一公共电极电性连接,所述第二段的宽度小于所述第一段的宽度,所述第三段的宽度小于所述第一段的宽度。
5.一种显示面板,其特征在于,包括沿第一方向依次层叠的第一偏光板、如权利要求1-4任一项所述的阵列基板、液晶层、彩膜基板以及第二偏光板。
6.一种显示面板的断线修复方法,用于修复如权利要求5所述的显示面板,其特征在于,包括:
检测阵列基板中断线的第一数据线,确定断线位置;
确定包括所述断线位置的所述第一数据线的一部分作为待修复线段;
选择所述待修复线段两侧的任一条第二数据线作为备选线路,将待修复线段的两端通过公共电极网格与所述备选线路通过连接导通工艺导通。
7.根据权利要求6所述的显示面板的断线修复方法,其特征在于,所述将待修复线段的两端通过公共电极网格与所述备选线路通过连接导通工艺导通,具体包括:
选定与所述断线位置相邻的靠近所述备选线路的同一列的两个所述公共电极网格作为修复网格,通过所述修复网格将所述待修复线段的两端分别与所述备选线路通过连接导通工艺导通。
8.根据权利要求7所述的显示面板的断线修复方法,其特征在于,还包括:
将所述修复网格的用于导通所述备选线路的一段作为修复线路,将所述修复线路与所述修复网格的其他部分通过断开工艺断开,将与所述修复网格相对于所述待修复线段镜像对称的所述公共电极网格定义为对称网格,将所述修复线路与所述对称网格通过断开工艺断开。
9.根据权利要求8所述的显示面板的断线修复方法,其特征在于,
所述连接导通工艺通过以下步骤实现:通过镭射熔融的方式在所述阵列基板上打出连接孔,所述连接孔依次穿透第二金属层、半导体层、绝缘层以及第一金属层;将所述第二金属层位于所述连接孔孔壁的部分熔化流入所述连接孔中直至与位于所述连接孔孔壁的第一金属层连接;
所述断开工艺通过以下步骤实现:通过镭射熔融的方式在所述阵列基板上打出至少一个中断孔,所述中断孔依次贯穿所述半导体层、所述绝缘层以及所述第一金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210333528.5A CN114690497B (zh) | 2022-03-30 | 2022-03-30 | 阵列基板、显示面板以及显示面板的断线修复方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210333528.5A CN114690497B (zh) | 2022-03-30 | 2022-03-30 | 阵列基板、显示面板以及显示面板的断线修复方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114690497A CN114690497A (zh) | 2022-07-01 |
CN114690497B true CN114690497B (zh) | 2023-09-29 |
Family
ID=82141453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210333528.5A Active CN114690497B (zh) | 2022-03-30 | 2022-03-30 | 阵列基板、显示面板以及显示面板的断线修复方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114690497B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101666948A (zh) * | 2008-09-03 | 2010-03-10 | 北京京东方光电科技有限公司 | Tft-lcd像素结构、制造方法和断线修复方法 |
CN101706637A (zh) * | 2009-04-03 | 2010-05-12 | 深超光电(深圳)有限公司 | 高显示质量的画素电极结构 |
CN102023438A (zh) * | 2009-09-18 | 2011-04-20 | 上海天马微电子有限公司 | 液晶显示装置及制造方法、缺陷修复方法 |
CN108873529A (zh) * | 2018-07-27 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200828593A (en) * | 2006-12-29 | 2008-07-01 | Innolux Display Corp | TFT substrate and method of fabricating the same |
-
2022
- 2022-03-30 CN CN202210333528.5A patent/CN114690497B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101666948A (zh) * | 2008-09-03 | 2010-03-10 | 北京京东方光电科技有限公司 | Tft-lcd像素结构、制造方法和断线修复方法 |
CN101706637A (zh) * | 2009-04-03 | 2010-05-12 | 深超光电(深圳)有限公司 | 高显示质量的画素电极结构 |
CN102023438A (zh) * | 2009-09-18 | 2011-04-20 | 上海天马微电子有限公司 | 液晶显示装置及制造方法、缺陷修复方法 |
CN108873529A (zh) * | 2018-07-27 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN114690497A (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7336093B2 (en) | Test circuit for flat panel display device | |
US7633469B2 (en) | Electro-optical device substrate, electro-optical device, and testing method | |
US7872644B2 (en) | Aging pad and flat panel display device having the same | |
US7675600B2 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
JP4783878B2 (ja) | 欠陥修理機能のある液晶ディスプレイ部材 | |
KR100690376B1 (ko) | 표시장치 | |
CN111524928B (zh) | 一种显示面板及显示装置 | |
KR101247023B1 (ko) | 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법 | |
US6825911B2 (en) | Array testing system on array substrate having multiple cells | |
KR101917853B1 (ko) | 정전기 방지 표시 패널과 그 제조 방법, 및 정전기 방지 표시 패널을 포함하는 표시 장치 | |
US7342579B2 (en) | Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge | |
US20110006780A1 (en) | Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device | |
KR20010017528A (ko) | 수리선을 가지는 액정 표시 장치용 박막 트랜지스터 기판 | |
KR20000035691A (ko) | 액정표시장치 | |
EP4152084A1 (en) | Display substrate and display device | |
KR102010492B1 (ko) | 액정표시장치 및 그의 제조방법 | |
KR20050015034A (ko) | 액정 디스플레이 패널 | |
CN101770744B (zh) | 等离子体显示器件 | |
KR20100018764A (ko) | 픽셀간 격벽을 갖는 디스플레이장치 | |
CN114690497B (zh) | 阵列基板、显示面板以及显示面板的断线修复方法 | |
CN110390900B (zh) | 显示器装置以及拼接式电子装置 | |
KR101165469B1 (ko) | 액정표시장치 | |
CN115768203A (zh) | 显示面板及显示装置 | |
KR101152491B1 (ko) | 액정표시소자 | |
KR100487433B1 (ko) | 액정 표시 장치의 어레이 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |