CN114676082B - 一种ampere服务器接口扩展结构及配置方法 - Google Patents

一种ampere服务器接口扩展结构及配置方法 Download PDF

Info

Publication number
CN114676082B
CN114676082B CN202210306925.3A CN202210306925A CN114676082B CN 114676082 B CN114676082 B CN 114676082B CN 202210306925 A CN202210306925 A CN 202210306925A CN 114676082 B CN114676082 B CN 114676082B
Authority
CN
China
Prior art keywords
pcie
interface
rear window
golden finger
ampere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210306925.3A
Other languages
English (en)
Other versions
CN114676082A (zh
Inventor
张世强
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210306925.3A priority Critical patent/CN114676082B/zh
Publication of CN114676082A publication Critical patent/CN114676082A/zh
Application granted granted Critical
Publication of CN114676082B publication Critical patent/CN114676082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本申请提供一种AMPERE服务器接口扩展结构及配置方法，该接口扩展结构包括：部署于后窗一区的后窗一区扩展接口；在AMPERE服务器单路配置情况下，还包括：适用于单路配置的单路RISER卡；单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各slimline接口连接主处理器对应的信号引出接口；单路RISER卡通过金手指连接后窗一区扩展接口。通过在原提供从处理器PCIe资源的后窗一区部署后窗一区扩展接口，在单路配置情况下，将单路RISER卡***到后窗一区扩展接口，以将后窗一区改配成提供主处理器PCIe资源，提高了AMPERE服务器接口配置结构的灵活性。

Description

一种AMPERE服务器接口扩展结构及配置方法
技术领域
本申请涉及服务器设计技术领域，尤其涉及一种AMPERE服务器接口扩展结构及配置方法。
背景技术
AMPERE平台处理器作为崭新平台，是目前业界内核密度最高的平台，基于AMPERE平台处理器构建的AMPERE服务器为各种工作负载提供了卓越性能和可扩展性。
在现有技术中，AMPERE服务器主要是双路应用，也就是两个CPU应用设计，设计上兼顾CPU0和CPU1资源均衡，CPU0的PCIe资源直接引出接入PCIe设备扩展相应功能。
但是，AMPERE服务器在单CPU配置应用上也有需求，而目前的AMPERE服务器的接口配置结构较为固定，缺乏灵活性。
发明内容
本申请提供一种AMPERE服务器接口扩展结构及配置方法，以解决现有技术中的AMPERE服务器接口配置结构的灵活性较低等缺陷。
本申请第一个方面提供一种AMPERE服务器接口扩展结构，应用于AMPERE服务器，该AMPERE服务器的后窗包括用于提供从处理器PCIe资源的后窗一区和用于提供主处理器PCIe资源的后窗二区，所述接口扩展结构包括：部署于所述后窗一区的后窗一区扩展接口；
在AMPERE服务器单路配置情况下，所述接口扩展结构还包括：适用于单路配置的单路RISER卡；
所述单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接主处理器对应的信号引出接口；
所述单路RISER卡通过所述金手指连接所述后窗一区扩展接口，以在后窗一区部署用于输出所述主处理器信号的所述若干个PCIe连接器。
可选的，所述主处理器包括6个信号引出接口，所述单路RISER卡包括5个slimline接口，连接所述主处理器上对应的5个信号引出接口；
所述slimline接口与所述PCIe连接器之间设有信号传输通道；
所述金手指分为固定金手指和供电金手指，所述固定金手指用于连接所述后窗一区扩展接口，所述固定金手指与所述PCIe连接器之间设有信号传输通道，所述供电金手指用于为所述PCIe连接器供电。
可选的，所述slimline接口包括4个标准PCIe*16slimline接口和1个标准PCIe*8slimline接口；
所述PCIe连接器包括2个标准PCIe*16PCIe连接器和1个标准PCIe*8PCIe连接器；
所述标准PCIe*16slimline接口与所述标准PCIe*16PCIe连接器之间设有信号传输通道；
所述标准PCIe*8slimline接口与所述标准PCIe*8PCIe连接器之间设有信号传输通道；
所述固定金手指为标准PCIe*16金手指。
可选的，在AMPERE服务器双路配置情况下，所述接口扩展结构还包括：适用于双路配置的双路RISER卡；
所述双路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接从处理器对应的信号引出接口；
所述单路RISER卡通过所述金手指连接所述后窗一区扩展接口，以在后窗一区部署用于输出所述从处理器信号的所述若干个PCIe连接器。
可选的，所述从处理器包括6个信号引出接口，所述双路RISER卡包括2个slimline接口，连接所述从处理器上对应的3个信号引出接口；
所述slimline接口与所述PCIe连接器之间设有信号传输通道；
所述金手指分为固定金手指和供电金手指，所述固定金手指用于连接所述后窗一区扩展接口，所述固定金手指与所述PCIe连接器之间设有信号传输通道，所述供电金手指用于为所述PCIe连接器供电。
可选的，所述slimline接口采用标准PCIe*16slimline接口；
所述PCIe连接器包括2个标准PCIe*16PCIe连接器和1个标准PCIe*8PCIe连接器；
所述固定金手指包括标准PCIe*16金手指和GENZ金手指；
所述slimline接口与其中一个所述标准PCIe*8PCIe连接器之间设有信号传输通道；
所述GENZ金手指与另一个所述标准PCIe*16PCIe连接器之间设有信号传输通道；
所述标准PCIe*8金手指与所述标准PCIe*8PCIe连接器之间设有信号传输通道。
可选的，所述后窗一区扩展接口上设有供电连接器和多种类型的PCIe连接器。
可选的，所述后窗一区扩展接口基于其设有的PCIe连接器与从处理器上的多个信号引出接口相连接。
可选的，所述后窗一区扩展接口上的PCIe连接器包括PCIe slot连接器和GENZ连接器。
本申请第二个方面提供一种AMPERE服务器接口配置方法，应用于AMPERE服务器，该AMPERE服务器的后窗包括用于提供从处理器PCIe资源的后窗一区和用于提供主处理器PCIe资源的后窗二区，所述方法包括：
当AMPERE服务器的配置需求为单路配置时，通过单路RISER卡上的金手指，将所述单路RISER卡***部署于所述后窗一区的后窗一区扩展接口；其中，所述单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接主处理器对应的信号引出接口；
当所述AMPERE服务器的配置需求为双路配置时，通过双路RISER卡上的金手指，将所述双路RISER卡***所述后窗一区扩展接口；其中，所述双路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接从处理器对应的信号引出接口。
本申请技术方案，具有如下优点：
本申请提供一种AMPERE服务器接口扩展结构及配置方法，该接口扩展结构包括：部署于后窗一区的后窗一区扩展接口；在AMPERE服务器单路配置情况下，接口扩展结构还包括：适用于单路配置的单路RISER卡；单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各slimline接口连接主处理器对应的信号引出接口；单路RISER卡通过金手指连接后窗一区扩展接口，以在后窗一区部署用于输出主处理器信号的若干个PCIe连接器。上述技术方案提供的接口扩展结构，通过在原本用于提供从处理器PCIe资源的后窗一区部署后窗一区扩展接口，在AMPERE服务器单路配置情况下，将单路RISER卡***到后窗一区扩展接口，以将后窗一区改配成提供主处理器PCIe资源，提高了AMPERE服务器接口配置结构的灵活性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种AMPERE服务器接口扩展结构的结构示意图；
图2为本申请实施例提供的单路RISER卡的结构示意图；
图3为本申请实施例提供的单路RISER卡的连接结构示意图；
图4为本申请实施例提供的另一种AMPERE服务器接口扩展结构的结构示意图；
图5为本申请实施例提供的后窗一区扩展接口的连接结构示意图；
图6为本申请实施例提供的双路RISER卡的结构示意图；
图7为本申请实施例提供的双路RISER卡的连接结构示意图；
图8为本申请实施例提供的一种AMPERE服务器接口配置方法的流程示意图；
图9为本申请实施例提供的AMPERE服务器接口配置***的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在以下各实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
在现有技术中，通常是AMPERE服务器主要是双路应用，也就是两个CPU应用设计，设计上兼顾CPU0和CPU1资源均衡，CPU0的PCIe资源直接引出接入PCIe设备扩展相应功能。但是，AMPERE服务器在单CPU配置应用上也有需求，而目前的AMPERE服务器的接口配置结构较为固定，缺乏灵活性。AMPERE服务器的单路配置往往要牺牲从处理器的相关接口资源，功能应用上对外只剩下原来主处理器的相关接口扩展功能，因此AMPERE服务器在功能上将大打折扣。
针对上述问题，本申请实施例提供的AMPERE服务器接口扩展结构及配置方法，该接口扩展结构包括：部署于后窗一区的后窗一区扩展接口；在AMPERE服务器单路配置情况下，接口扩展结构还包括：适用于单路配置的单路RISER卡；单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各slimline接口连接主处理器对应的信号引出接口；单路RISER卡通过金手指连接后窗一区扩展接口，以在后窗一区部署用于输出主处理器信号的若干个PCIe连接器。上述技术方案提供的接口扩展结构，通过在原本用于提供从处理器PCIe资源的后窗一区部署后窗一区扩展接口，在AMPERE服务器单路配置情况下，将单路RISER卡***到后窗一区扩展接口，以将后窗一区改配成提供主处理器PCIe资源，提高了AMPERE服务器接口配置结构的灵活性。
下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明实施例进行描述。
本申请实施例提供了一种AMPERE服务器接口扩展结构，应用于AMPERE服务器，该AMPERE服务器的后窗包括用于提供从处理器PCIe资源的后窗一区和用于提供主处理器PCIe资源的后窗二区，该接口扩展结构用于实现AMPERE服务器双路配置和单路配置的改配。
如图1所示，为本申请实施例提供的一种AMPERE服务器接口扩展结构的结构示意图，该AMPERE服务器接口扩展结构10包括：部署于所述后窗一区的后窗一区扩展接口101，在AMPERE服务器单路配置情况下，该接口扩展结构还包括：适用于单路配置的单路RISER卡102。
其中，所述单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接主处理器对应的信号引出接口；所述单路RISER卡通过所述金手指连接所述后窗一区扩展接口，以在后窗一区部署用于输出所述主处理器信号的所述若干个PCIe连接器。
需要说明的是，单路RISER卡中的slimline接口用于与主处理器的信号引出接口建立连接，主处理器的信号引出接口采用slimline接口，金手用于供电和固定连接，PCIe连接器用于在后窗一区输出该主处理器的信号。其中，该单路RESER卡能够以插拔的形式部署到后窗一区扩展接口，提高了AMPERE服务器接口配置结构的灵活性。
需要进一步说明的是，AMPERE服务器的后窗实际还包括即用于提供从处理器PCIe资源，也用于提供主处理器PCIe资源的后窗三区。
具体地，在一实施例中，所述主处理器包括6个信号引出接口，所述单路RISER卡包括5个slimline接口，连接所述主处理器上对应的5个信号引出接口；所述slimline接口与所述PCIe连接器之间设有信号传输通道；所述金手指分为固定金手指和供电金手指，所述固定金手指用于连接所述后窗一区扩展接口，所述固定金手指与所述PCIe连接器之间设有信号传输通道，所述供电金手指用于为所述PCIe连接器供电。
其中，主处理器包括6个信号引出接口分别为RCA2A、RCA2B、RCB0B、RCB1A、RCB3A、RCB2B信号的引出接口。这些信号都是PCIe*8信号，其中RCA2A和RCA2B可以组成PCIe*16信号，RCB0B和RCB1A可以组成PCIe*16信号，RCB3A和RCB2B可以组成PCIe*16信号。
相应地，在一实施例中，如图2所示，为本申请实施例提供的单路RISER卡的结构示意图，所述单路RISER卡的slimline接口包括4个标准PCIe*16slimline接口和1个标准PCIe*8slimline接口；所述PCIe连接器包括2个标准PCIe*16PCIe连接器和1个标准PCIe*8PCIe连接器；所述标准PCIe*16slimline接口与所述标准PCIe*16PCIe连接器之间设有信号传输通道；所述标准PCIe*8slimline接口与所述标准PCIe*8PCIe连接器之间设有信号传输通道；所述固定金手指为标准PCIe*16金手指。
具体地，该单路RISER卡扩展出3个PCIe槽位(PCIe连接器)适合单路配置最大化PCIe资源应用。供电金手指用于提供图2中3个PCIe连接器的P12V，P3V3，P3V3_AUX供电，另外一个固定金手指是标准PCIe*16金手指只用于固定，没有引入主处理器的PCIe信号。如图2所示，4个slimline接口提供SLOT2、SLOT1 PCIe连接器的PCIe*16信号，1个slimline接口提供SLOT0PCIe连接器的PCIe*8信号。
进一步地，如图3所示，为本申请实施例提供的单路RISER卡的连接结构示意图，在AMPERE服务器单路配置情况下，从处理器CPU1不安装，只安装主处理器CPU0，此配置CPU0的PCIe资源实现最大化应用。此时单路RISER卡安装在后窗一区扩展接口，另外需要5根slimline线缆连接主处理器CPU0信号引出接口与单路RISER卡的5个slimline接口，此应用单路服务器的后窗一区3个槽位PCIe信号都是来自CPU0，实现了后窗PCIe资源CPU0资源最大化应用。
在上述实施例的基础上，如图4所示，为本申请实施例提供的另一种AMPERE服务器接口扩展结构的结构示意图，作为一种可实施的方式，在一实施例中，在AMPERE服务器双路配置情况下，所述接口扩展结构还包括：适用于双路配置的双路RISER卡103。
其中，所述双路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接从处理器对应的信号引出接口；所述单路RISER卡通过所述金手指连接所述后窗一区扩展接口，以在后窗一区部署用于输出所述从处理器信号的所述若干个PCIe连接器。
需要说明的是，从处理器与主处理器类似，同样包括6个信号引出接口，分别为RCA2A、RCA2B、RCB0B、RCB1A、RCB3A、RCB2B信号的引出接口，并且，所述后窗一区扩展接口上设有供电连接器和多种类型的PCIe连接器，后窗一区扩展接口基于其设有的PCIe连接器与从处理器上的多个信号引出接口相连接。
其中，如图5所示，为本申请实施例提供的后窗一区扩展接口的连接结构示意图，后窗一区扩展接口与从处理器CPU1相连，主要负责从处理器CPU1的RCA2A、RCA2B、RCB2B、RCB3A信号引出来到扩展接口，最终可以和双路RISER卡配合实现标准PCIe插槽扩展；后窗一区扩展接口其中一种情况是与双路RISER卡对插互联，可实现双路服务器均衡扩展PCIe插槽配置；另外一种情况是与单路RISER相连，可实现单路处理器扩展PCIe插槽最大化配置。可以根据AMPERE服务器的PCIe信号分布特点构建后窗一区扩展接口，后窗一区扩展接口包括供电连接器、PCIe slot连接器和GENZ连接器。供电连接器可以支持3个标准PCIe*16PCIe连接器供电，PCIe slot连接器和GENZ连接器可以支持2个PCIe*16PCIe连接器的PCIe信号。
具体地，在一实施例中，如图6所示，为本申请实施例提供的双路RISER卡的结构示意图，所述双路RISER卡包括2个slimline接口，连接所述从处理器上对应的3个信号引出接口；所述slimline接口与所述PCIe连接器之间设有信号传输通道；所述金手指分为固定金手指和供电金手指，所述固定金手指用于连接所述后窗一区扩展接口，所述固定金手指与所述PCIe连接器之间设有信号传输通道，所述供电金手指用于为所述PCIe连接器供电。
其中，所述slimline接口采用标准PCIe*16slimline接口；所述PCIe连接器包括2个标准PCIe*16PCIe连接器和1个标准PCIe*8PCIe连接器；所述固定金手指包括标准PCIe*16金手指和GENZ金手指；所述slimline接口与其中一个所述标准PCIe*8PCIe连接器之间设有信号传输通道；所述GENZ金手指与另一个所述标准PCIe*16PCIe连接器之间设有信号传输通道；所述标准PCIe*8金手指与所述标准PCIe*8PCIe连接器之间设有信号传输通道。
具体地，如图7所示，本申请实施例提供的双路RISER卡的连接结构示意图，在AMPERE服务器双路配置情况下，主处理器CPU0和从处理器CPU1都有安装，CPU0和CPU1的PCIe资源均衡分配。此时双路RISER卡安装在后窗一区扩展接口，另外需要2根slimline线缆连接从处理器CPU1信号引出接口与双路RISER卡，此应用双路服务器的后窗一区3个槽位PCIe信号都是来自CPU1，实现了后窗PCIe资源均衡分布。
本申请实施例提供的AMPERE服务器接口扩展结构，包括：部署于后窗一区的后窗一区扩展接口；在AMPERE服务器单路配置情况下，接口扩展结构还包括：适用于单路配置的单路RISER卡；单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各slimline接口连接主处理器对应的信号引出接口；单路RISER卡通过金手指连接后窗一区扩展接口，以在后窗一区部署用于输出主处理器信号的若干个PCIe连接器。上述技术方案提供的接口扩展结构，通过在原本用于提供从处理器PCIe资源的后窗一区部署后窗一区扩展接口，在AMPERE服务器单路配置情况下，将单路RISER卡***到后窗一区扩展接口，以将后窗一区改配成提供主处理器PCIe资源，提高了AMPERE服务器接口配置结构的灵活性，以使AMPERE服务器既可以工作在双路PCIe均衡配置，也可以工作在单路PCIe资源最大化配置。
本申请实施例提供了一种AMPERE服务器接口配置方法，应用于AMPERE服务器，该AMPERE服务器的后窗包括用于提供主处理器PCIe资源的后窗一区和用于提供从处理器PCIe资源的后窗二区，为执行上述实施例提供的AMPERE服务器接口扩展结构的使用方法。
如图8所示，为本申请实施例提供的一种AMPERE服务器接口配置方法的流程示意图，该方法包括：
步骤801，当AMPERE服务器的配置需求为单路配置时，通过单路RISER卡上的金手指，将单路RISER卡***部署于后窗一区的后窗一区扩展接口。
其中，单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各slimline接口连接主处理器对应的信号引出接口。
步骤802，当AMPERE服务器的配置需求为双路配置时，通过双路RISER卡上的金手指，将双路RISER卡***后窗一区扩展接口。
其中，双路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各slimline接口连接从处理器对应的信号引出接口。
示例性的，如图9所示，为本申请实施例提供的AMPERE服务器接口配置***的结构示意图，双路配置可以改配为能够实现PCIe资源最大化的单路配置，改配过程包括拆除从处理器CPU1，拆除双路RISER卡，改用单路RISER卡。
关于本实施例中的AMPERE服务器接口配置方法，其中各个步骤的具体实施方式已经在有关该扩展结构的实施例中进行了详细描述，此处将不做详细阐述说明。
本申请实施例提供的AMPERE服务器接口配置方法，为上述实施例提供的AMPERE服务器接口扩展结构的使用方法，其实现方式与原理相同，不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种AMPERE服务器接口扩展结构，应用于AMPERE服务器，该AMPERE服务器的后窗包括用于提供从处理器PCIe资源的后窗一区和用于提供主处理器PCIe资源的后窗二区，其特征在于，所述接口扩展结构包括：部署于所述后窗一区的后窗一区扩展接口；
在AMPERE服务器单路配置情况下，所述接口扩展结构还包括：适用于单路配置的单路RISER卡；
所述单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接主处理器对应的信号引出接口；
所述单路RISER卡通过所述金手指连接所述后窗一区扩展接口，以在后窗一区部署用于输出所述主处理器信号的所述若干个PCIe连接器。
2.根据权利要求1所述的结构，所述主处理器包括6个信号引出接口，其特征在于，所述单路RISER卡包括5个slimline接口，连接所述主处理器上对应的5个信号引出接口；
所述slimline接口与所述PCIe连接器之间设有信号传输通道；
所述金手指分为固定金手指和供电金手指，所述固定金手指用于连接所述后窗一区扩展接口，所述固定金手指与所述PCIe连接器之间设有信号传输通道，所述供电金手指用于为所述PCIe连接器供电。
3.根据权利要求2所述的结构，其特征在于，所述slimline接口包括4个标准PCIe*16slimline接口和1个标准PCIe*8slimline接口；
所述PCIe连接器包括2个标准PCIe*16PCIe连接器和1个标准PCIe*8PCIe连接器；
所述标准PCIe*16slimline接口与所述标准PCIe*16PCIe连接器之间设有信号传输通道；
所述标准PCIe*8slimline接口与所述标准PCIe*8PCIe连接器之间设有信号传输通道；
所述固定金手指为标准PCIe*16金手指。
4.根据权利要求1所述的结构，其特征在于，在AMPERE服务器双路配置情况下，所述接口扩展结构还包括：适用于双路配置的双路RISER卡；
所述双路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接从处理器对应的信号引出接口；
所述单路RISER卡通过所述金手指连接所述后窗一区扩展接口，以在后窗一区部署用于输出所述从处理器信号的所述若干个PCIe连接器。
5.根据权利要求4所述的结构，所述从处理器包括6个信号引出接口，其特征在于，所述双路RISER卡包括2个slimline接口，连接所述从处理器上对应的3个信号引出接口；
所述slimline接口与所述PCIe连接器之间设有信号传输通道；
所述金手指分为固定金手指和供电金手指，所述固定金手指用于连接所述后窗一区扩展接口，所述固定金手指与所述PCIe连接器之间设有信号传输通道，所述供电金手指用于为所述PCIe连接器供电。
6.根据权利要求5所述的结构，其特征在于，所述slimline接口采用标准PCIe*16slimline接口；
所述PCIe连接器包括2个标准PCIe*16PCIe连接器和1个标准PCIe*8PCIe连接器；
所述固定金手指包括标准PCIe*16金手指和GENZ金手指；
所述slimline接口与其中一个所述标准PCIe*8PCIe连接器之间设有信号传输通道；
所述GENZ金手指与另一个所述标准PCIe*16PCIe连接器之间设有信号传输通道；
所述标准PCIe*16金手指与所述标准PCIe*8PCIe连接器之间设有信号传输通道。
7.根据权利要求1所述的结构，其特征在于，所述后窗一区扩展接口上设有供电连接器和多种类型的PCIe连接器。
8.根据权利要求7所述的结构，其特征在于，所述后窗一区扩展接口基于其设有的PCIe连接器与从处理器上的多个信号引出接口相连接。
9.根据权利要求7所述的结构，其特征在于，所述后窗一区扩展接口上的PCIe连接器包括PCIe slot连接器和GENZ连接器。
10.一种AMPERE服务器接口配置方法，应用于AMPERE服务器，该AMPERE服务器的后窗包括用于提供从处理器PCIe资源的后窗一区和用于提供主处理器PCIe资源的后窗二区，其特征在于，所述方法包括：
当AMPERE服务器的配置需求为单路配置时，通过单路RISER卡上的金手指，将所述单路RISER卡***部署于所述后窗一区的后窗一区扩展接口；其中，所述单路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接主处理器对应的信号引出接口；
当所述AMPERE服务器的配置需求为双路配置时，通过双路RISER卡上的金手指，将所述双路RISER卡***所述后窗一区扩展接口；其中，所述双路RISER卡包括若干个slimline接口、金手指和若干个PCIe连接器，各所述slimline接口连接从处理器对应的信号引出接口。
CN202210306925.3A 2022-03-25 2022-03-25 一种ampere服务器接口扩展结构及配置方法 Active CN114676082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210306925.3A CN114676082B (zh) 2022-03-25 2022-03-25 一种ampere服务器接口扩展结构及配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210306925.3A CN114676082B (zh) 2022-03-25 2022-03-25 一种ampere服务器接口扩展结构及配置方法

Publications (2)

Publication Number Publication Date
CN114676082A CN114676082A (zh) 2022-06-28
CN114676082B true CN114676082B (zh) 2023-08-29

Family

ID=82075428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210306925.3A Active CN114676082B (zh) 2022-03-25 2022-03-25 一种ampere服务器接口扩展结构及配置方法

Country Status (1)

Country Link
CN (1) CN114676082B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115344520B (zh) * 2022-10-18 2023-03-24 苏州浪潮智能科技有限公司 PCIe接口兼容银杉卡使用的方法、装置、存储介质及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207780766U (zh) * 2018-01-22 2018-08-28 郑州云海信息技术有限公司 一种具有多接口的Riser卡
CN112051904A (zh) * 2020-09-28 2020-12-08 山东云海国创云计算装备产业创新中心有限公司 一种服务器主板和服务器
CN112559408A (zh) * 2020-12-03 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种主板及其信号转接***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8693208B2 (en) * 2010-08-06 2014-04-08 Ocz Technology Group, Inc. PCIe bus extension system, method and interfaces therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207780766U (zh) * 2018-01-22 2018-08-28 郑州云海信息技术有限公司 一种具有多接口的Riser卡
CN112051904A (zh) * 2020-09-28 2020-12-08 山东云海国创云计算装备产业创新中心有限公司 一种服务器主板和服务器
CN112559408A (zh) * 2020-12-03 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种主板及其信号转接***

Also Published As

Publication number Publication date
CN114676082A (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
CN108763124B (zh) 一种PCIE Riser卡
US8364870B2 (en) USB port connected to multiple USB compliant devices
KR100585099B1 (ko) 적층형 메모리 모듈 및 메모리 시스템.
EP3029884A1 (en) Commissioning method, master control board, and service board
CN114676082B (zh) 一种ampere服务器接口扩展结构及配置方法
CN209044589U (zh) 一种三槽位pcie扩展装置
US20190370203A1 (en) Switch Board for Expanding Peripheral Component Interconnect Express Compatibility
CN107707362B (zh) 一种支持100g网络的转接卡、结构及方法
CN109684255A (zh) 一种fpga管脚复用电路及控制方法
EP3637270A1 (en) External electrical connector and computer system
EP3188117B1 (en) Electronic device and graphics processing unit card
CN114116564B (zh) 一种桥接PCIE总线与Raid卡的PCIE带宽资源拓展方法与装置
CN210807520U (zh) 一种双***联网一体机
CN213987487U (zh) 主板接口扩展电路及显示装置
CN104123259A (zh) Usb资源利用
CN202565296U (zh) 背板拼接结构及通信设备
CN113220622A (zh) 一种主板及时序控制方法、装置
KR100564570B1 (ko) 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템
JP7371260B2 (ja) 電子機器、及び接続検査方法
CN111061662A (zh) 一种基于连接器扩展fpga互联io的编译***及方法
CN101394329B (zh) 并行***总线结构及其端口配置管理方法
CN109144578A (zh) 一种基于龙芯计算机的显卡资源配置方法及装置
CN114003543B (zh) 一种高速串行总线时钟补偿方法及***
US20080307149A1 (en) Clustering System and Flexible Interconnection Architecture Thereof
CN114840461B (zh) 服务器的扩展装置和服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant