CN114628409A - 一种显示基板及其制备方法、显示面板 - Google Patents
一种显示基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN114628409A CN114628409A CN202210267335.4A CN202210267335A CN114628409A CN 114628409 A CN114628409 A CN 114628409A CN 202210267335 A CN202210267335 A CN 202210267335A CN 114628409 A CN114628409 A CN 114628409A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- layer
- active layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 89
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 236
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 claims abstract description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 14
- 239000011574 phosphorus Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000003054 catalyst Substances 0.000 claims description 15
- 239000002070 nanowire Substances 0.000 claims description 15
- 239000002245 particle Substances 0.000 claims description 14
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 262
- 239000011229 interlayer Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 17
- 230000006870 function Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种显示基板及其制备方法、显示面板，用以解决现有技术中存在的双层LTPS薄膜晶体管的过孔搭接不良的技术问题，该显示基板包括：位于衬底基板上的第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管的有源层位于所述衬底基板与所述第二薄膜晶体管的有源层之间的膜层，且所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层之间具有至少一层第一绝缘层，所述至少一层第一绝缘层具有贯穿厚度方向的第一过孔，所述第二薄膜晶体管的第一极通过所述第一过孔与所述第一薄膜晶体管的有源层电连接，所述第二薄膜晶体管的第一极的材料为富含磷元素的非晶硅。
Description
技术领域
本发明涉及薄膜晶体管领域，尤其是涉及一种显示基板及其制备方法、显示面板。
背景技术
在制作高分辨率有机发光二极管(Organic Light Emitting Diode，OLED)显示面板的过程中，需要使用双层低温多晶硅(Low Temperature Ploy Silicon，LTPS)技术来提高显示面板的分辨率。
目前，双层LTPS技术是将堆叠在不同层的两个LTPS薄膜晶体管(Thin FilmTransistor，TFT)通过过孔搭接连接在一起。在不考虑结晶工艺的问题下，采用常规的堆叠方式逐层沉积第一层非晶硅(1sta-Si)、栅绝缘层(GI)及缓冲层(Buffer)，开过孔后沉积第二层非晶硅(2nd a-Si)，在无经验的情况下直接进行晶化，将导致开孔处对应的过孔侧壁上的非晶硅无法有效结晶。在使用准分子激光热处理法(Excimer Laser Annealing，ELA)对2nd a-Si进行晶化时，由于过孔侧壁存在坡度，而ELA线扫描距离过短导致二者重叠率(Overlap)低，进而使过孔侧壁上的a-Si无法吸收足够激光能量使其结晶，从而导致过孔位置搭接不良，使上层LTPS薄膜晶体管的电阻异常。
鉴于此，如何改善双层LTPS薄膜晶体管的过孔搭接不良，成为一个亟待解决的技术问题。
发明内容
本发明提供一种显示基板及其制备方法、显示面板，用以解决现有技术中存在的双层LTPS薄膜晶体管的过孔搭接不良的技术问题。
第一方面，为解决上述技术问题，本发明实施例提供的一种显示基板，包括：位于衬底基板上的第一薄膜晶体管和第二薄膜晶体管；其中，
所述第一薄膜晶体管的有源层位于所述衬底基板与所述第二薄膜晶体管的有源层之间的膜层，且所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层之间具有至少一层第一绝缘层，所述至少一层第一绝缘层具有贯穿厚度方向的第一过孔，所述第二薄膜晶体管的第一极通过所述第一过孔与所述第一薄膜晶体管的有源层电连接，所述第二薄膜晶体管的第一极的材料为富含磷元素的非晶硅。
一种可能的实施方式，还包括与所述第二薄膜晶体管的第一极同层设置的刻蚀阻挡部，所述刻蚀阻挡部位于所述第二薄膜晶体管的第二极与有源层之间；其中，所述刻蚀阻挡部的材料为所述富含磷元素的非晶硅。
一种可能的实施方式，所述第二薄膜晶体管的第一极和所述刻蚀阻挡部分别与所述第二薄膜晶体管的有源层直接接触设置；
所述第二薄膜晶体管的第二极所在层与所述刻蚀阻挡部所在层之间具有第二绝缘层，所述第二绝缘层具有贯穿厚度方向的第二过孔，所述第二薄膜晶体管的第二极通过所述第二过孔与所述刻蚀阻挡部电连接。
一种可能的实施方式，所述刻蚀阻挡部在所述衬底基板的正投影，覆盖所述第二过孔在所述衬底基板的正投影。
一种可能的实施方式，所述第二薄膜晶体管的有源层的材料为硅基纳米线。
一种可能的实施方式，所述第一薄膜晶体管和所述第二薄膜晶体管均为顶栅型薄膜晶体管，或，所述第一薄膜晶体管和所述第二薄膜晶体管均为底栅型薄膜晶体管；
所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层在所述衬底基板上的正投影相互交叠设置。
第二方面，本发明实施例提供了一种复合器件结构的制备方法，包括：
在衬底基板上形成第一薄膜晶体管的有源层；
在所述第一薄膜晶体管的有源层上形成至少一层第一绝缘层；
在所述至少一层第一绝缘层上形成第二薄膜晶体管的有源层；
形成贯穿所述至少一层第一绝缘层的第一过孔；
采用富含磷元素的非晶硅材料，在所述第二薄膜晶体管的有源层上形成所述第二薄膜晶体管的第一极，第二薄膜晶体管的第一极通过所述第一过孔与所述第一薄膜晶体管的有源层电连接。
一种可能的实施方式，在所述至少一层第一绝缘层上形成第二薄膜晶体管的有源层，包括：
在顶层的所述第一绝缘层上形成沟槽；
在所述沟槽中沉积氧化铟锡材料；
对所述氧化铟锡材料进行氢等离子体处理，形成沿所述沟槽的延伸方向排列的多个铟球，将所述多个铟球作为诱导非晶硅生长为硅纳米线的催化剂颗粒；
在具有所述催化剂颗粒的沟槽内，沉积非晶硅层；
对所述非硅层进行退火处理，形成硅基纳米线为所述第二薄膜晶体管的有源层。
一种可能的实施方式，所述制备方法还包括：
在所述第二薄膜晶体管的有源层上形成所述第二薄膜晶体管的第一极的同时，形成刻蚀阻挡部；
形成覆盖所述第二薄膜晶体管的第一极和所述刻蚀阻挡部的第二绝缘层；
形成贯穿所述第二绝缘层的第二过孔；
在所述第二绝缘层上形成所述第二薄膜晶体管的第二极，所述第二薄膜晶体管的第二极通过所述第二过孔与所述刻蚀阻挡部电连接。
第三方面，本发明实施例还提供一种显示面板，包括如第一方面所述的显示基板。
附图说明
图1为相关技术中双层LTPS薄膜晶体管的结构示意图；
图2为a-Si在过孔的位置沉积的示意图；
图3所示为过孔侧壁的SEM图；
图4为图3中过孔侧壁正常结晶部分的局部放大图；
图5为本发明实施例提供一种复显示基板的结构示意图；
图6为本发明实施例提供的另一种显示基板的结构示意图；
图7为本发明实施例提供的另一种显示基板的结构示意图；
图8为本发明实施例提供的另一种显示基板的结构示意图；
图9为本发明实施例提供的另一种显示基板的结构示意图；
图10为本发明实施例提供的另一种显示基板的示意图；
图11为本发明实施例提供的一种显示基板的制备流程图；
图12为本发明实施例提供的制备显示基板中第二薄膜晶体管的流程图；
图13为本发明实施例提供的形成第二薄膜晶体管的有源层的流程图。
衬底基板1、第一薄膜晶体管2、第二薄膜晶体管3、第一绝缘层4、第一过孔41、第二绝缘层5、第二过孔51、第一薄膜晶体管2的有源层21、第二薄膜晶体管3的有源层31、第二薄膜晶体管3的第一极32、刻蚀阻挡部33、第二薄膜晶体管3的第二极34。
具体实施方式
本发明实施列提供一种显示基板及其制备方法、显示面板，用以解决现有技术中存在的双层LTPS薄膜晶体管的过孔搭接不良的技术问题。
为了更好的理解上述技术方案，下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
请参见图1为相关技术中双层LTPS薄膜晶体管的结构示意图。
图1示出了双层LTPS TFT包括第一层TFT和第二层TFT，第二层TFT与第一层TFT间的膜层具有垂直于膜层厚度方向的一个过孔(图1中虚线位置示出了该过孔的位置)，在沉积第二层TFT的a-Si后(如图2所示为a-Si在过孔的位置沉积的示意图)，对第二层TFT的a-Si进行ELA处理，得到p-Si形成第二层TFT的第二层有源层，第二层有源层穿过上述通孔与第一层TFT的漏极连接。
从图2可以看出，过孔的侧壁具有一定的坡度，在对第二层a-si进行ELA处理时，由于ELA线扫描距离过短导致二者重叠率低，上的a-Si无法吸收足够激光能量使其结晶，用扫描电子显微镜(scanning electron microscope，SEM)对上述通孔的侧壁进行扫描，得到对应的SEM图，如图3所示为过孔侧壁的SEM图。从图3可以看出过孔的部分上下边缘无法结晶，部分侧壁能够正常结晶，如图4所示为图3中过孔侧壁正常结晶部分的局部放大图，过孔的侧壁部分结晶形成p-Si，这就使得过孔位置出现搭接不良的现象，从而使第二层TFT的电阻异常。
为了解决上述问题，本发明提供了以下解决方案：
请参考图5，为本发明实施例提供一种显示基板的结构示意图，该显示基板包括：
位于衬底基板1上的第一薄膜晶体管2和第二薄膜晶体管3；其中，
第一薄膜晶体管2的有源层21位于衬底基板1与第二薄膜晶体管3的有源层31之间的膜层，且第一薄膜晶体管2的有源层21和第二薄膜晶体管3的有源层31之间具有至少一层第一绝缘层4，至少一层第一绝缘层4具有贯穿厚度方向的第一过孔41，第二薄膜晶体管3的第一极32通过第一过孔41与第一薄膜晶体管2的有源层21电连接，第二薄膜晶体管3的第一极32的材料为富含磷元素的非晶硅。
当第一薄膜晶体管2和第二薄膜晶体管3均为顶栅型薄膜晶体管时，第一薄膜晶体管2的有源层21和第二薄膜晶体管3的有源层31之间有3个第一绝缘层4，即为依次层叠在有源层21远离衬底基板1一侧的栅绝缘层(GI)、层间介质层(interlayer dielectrics，ILD)、缓冲层(buffer)。当第一薄膜晶体管2为顶栅型薄膜晶体管，第二薄膜晶体管3为底栅型薄膜晶体管时，第一薄膜晶体管2的有源层21和第二薄膜晶体管3的有源层31之间有2个第一绝缘层4，即为依次层叠在有源层21远离衬底基板1一侧的栅绝缘层、层间介质层。
上述栅绝缘层通常由氧化硅构成，层间介质层通常由氮化硅构成，缓冲层通常由氮化硅和氧化硅共同构成。
上述富含零元素的非晶硅可以是重掺杂N+a-Si，也可以是其它类型的重掺杂非晶硅，具体不做限制。
在本发明提供的实施例中，通过将富含零元素的非晶硅作为第二薄膜晶体管3的第一极32的材料，可以降低与第一薄膜晶体管2的有源层21、第二薄膜晶体管3的有源层31的接触势垒，增强界面处的隧穿效应，提高第二薄膜晶体3与第一薄膜晶体管2的开态电流，从而降低第二薄膜晶体管3的电阻，进而改善叠层薄膜晶体管搭接不良的问题。并且，由于在第二薄膜晶体3管的有源层31与第一薄膜晶体管2的有源层21之间的第一绝缘层4设置了第一过孔41，使得第二薄膜晶体管3的第一极32穿过第一过孔41直接与第一薄膜晶体管2的有源层21连接，从而无需像相关技术中那样既要为叠层薄膜晶体中位于下层的薄膜晶体管的金属电极(如漏极)设置与其有源层连接的过孔，又要为上层的薄膜晶体管的有源层设置连接下层的薄膜晶体管的漏极的过孔，因此本发明实施例中的显示基板还能够有效的减少过孔的数量，进而节约工艺。
请参见图6为本发明实施例提供的另一种显示基板的结构示意图。该显示基板还包括：
与第二薄膜晶体管3的第一极32同层设置的刻蚀阻挡部33，刻蚀阻挡部33位于第二薄膜晶体管3的第二极34与第二薄膜晶体管3的有源层31之间；其中，刻蚀阻挡部33的材料为富含磷元素的非晶硅。刻蚀阻挡部33的材料与第二薄膜晶体管3的第一极32的材料相同。
请参见图7为本发明实施例提供的另一种显示基板的结构示意图，第二薄膜晶体管3的第一极32和刻蚀阻挡部33分别与第二薄膜晶体管3的有源层31直接接触设置；
第二薄膜晶体管3的第二极34所在层与刻蚀阻挡部33所在层之间具有第二绝缘层5，第二绝缘层5具有贯穿厚度方向的第二过孔51，第二薄膜晶体管3的第二极34通过第二过孔51与刻蚀阻挡部33电连接。
当第二薄膜晶体管3为顶栅型薄膜晶体时，第二薄膜晶体管3的第二极34所在层与刻蚀阻挡部33所在层之间具有2个第二绝缘层5，为位于刻蚀阻挡部远离衬底基板一侧的栅绝缘层，以及位于该栅绝缘层远离衬底基板一侧的层间介质层。当第二薄膜晶体管3为底栅型薄膜晶体时，第二薄膜晶体管3的第二极34所在层与刻蚀阻挡部33所在层之间具有1个第二绝缘层5，为位于刻蚀阻挡部远离衬底基板一侧的层间介质层。
刻蚀阻挡部33在衬底基板1的正投影，覆盖第二过孔51在衬底基板的正投影。这样在形成第二过孔51时，可以防止第二薄膜晶体管3的有源层31被刻蚀。
在本发明提供的实施例中，通过在第二薄膜晶体管3的第二极34与有源层31之间设置与第二薄膜晶体管3的第一极32同层的刻蚀阻挡部33，并使用富含磷元素的非晶硅作为刻蚀阻挡部33的材料，在生产时可以同时形成第二薄膜晶体管3的第一极32同层和刻蚀阻挡部33，还可以在刻蚀第二薄膜晶体管3的第二极34的金属或第二过孔51时，防止因出现严重的过刻现象而对第二薄膜晶体管3的有源层31造成损伤，从而保护第二薄膜晶体3的有源层31的迁移率不因过刻而产生损失。
第二过孔51的底面在衬底基板1的正投影，位于刻蚀阻挡部33在衬底基板1的正投影内。通过将第二过孔51的底面在衬底基板1的正投影设置在刻蚀阻挡部33在衬底基板1的正投影内，可以确保在形成第二过孔51时不会损伤第二薄膜晶体管3的有源层31。
请参见图8，为本发明实施例提供的另一种显示基板的结构示意图，第二薄膜晶体管3的有源层31的材料为硅基纳米线。
通过将硅基纳米线作为第二薄膜晶体3的有源层31的材料，可以提高第二薄膜晶体管3的有源层31的迁移率，降低第二薄膜晶体3晶体管的电阻，进一步改善叠层薄膜晶体管搭接不良的问题。
一种可能的实施方式，第一薄膜晶体管2和第二薄膜晶体管3均为顶栅型薄膜晶体管，或，第一薄膜晶体管2和第二薄膜晶体管3均为底栅型薄膜晶体管；
第一薄膜晶体管2的有源层21和第二薄膜晶体管3的有源层31在衬底基板1上的正投影相互交叠设置。
例如，请参见图9为本发明实施例提供的另一种显示基板的结构示意图，图8中第一薄膜晶体管2和第二薄膜晶体管3均为顶栅型薄膜晶体管，在衬底基板1靠近第一薄膜晶体管2的一侧具有第一层缓冲层，此时第一绝缘层4包括第一层栅绝缘层、第一层层间介质层、第二层缓冲层。第一栅绝缘层位于第一薄膜晶体管2的有源层21背离衬底基板1的一侧，第一薄膜晶体管2的栅极位于第一层栅绝缘层背离衬底基板1的一侧，第一层层间介质层位于第一薄膜晶体管2的栅极背离衬底基板1的一侧，第二层缓冲层位于第一层层间介质层背离衬底基板1的一侧。若上述各第一绝缘层4对应的第一过孔41是在对应绝缘层进行图形化时形成的，第一过孔41在垂直于厚度的方向贯穿第二层缓冲层、第一层层间介质层、第一层栅绝缘层，理想情况下这3个第一绝缘层4的第一过孔41的中心是重合的，但在实际生产中进行mask时，可能会存在一定的对位偏差，因此这3个第一绝缘层4的第一过孔41的中心也可能不重合，但在允许的误差范围内。
第二绝缘层5包括第二层栅绝缘层、第二层层间介质层，第二层栅绝缘层位于第二薄膜晶体管3的第一极32背离衬底基板1的一侧，在第二层栅绝缘层背离衬底基板1的一侧，具有第二薄膜晶体管3的栅极，第二层层间介质层位于第二薄膜晶体管3的栅极背离衬底基板1的一侧。第二过孔51在垂直于厚度的方向贯穿第二层栅绝缘层、第二层层间介质层。同理，第二层栅绝缘层、第二层层间介质层中的第二过孔51的中心也可能不重合。上述第一过孔41第二过孔51也可以在分别形成第二层缓冲层、第二层层间介质层后形成，这样可以让各第一绝缘层4的第一过孔41的中心重合、各第二绝缘层5的第一过孔41的中心重合。
当第一薄膜晶体管2和第二薄膜晶体管3均为底栅型薄膜晶体管时其结构与同为顶栅型薄膜晶体管类似，不同之处在于栅极设置在对应薄膜晶体管的有源层靠近衬底基板1的一侧，具体可以参考相关技术中底栅型薄膜晶体管的结构。
在本发明提供的实施例中，通过将第一薄膜晶体管2和第二薄膜晶体3设置为相同类型的薄膜晶体，可以减小显示基板在衬底基板1的正投影面积，从而提高由上述显示基板构成的阵列基板的分辨率。
请参见图10为本发明实施例提供的另一种显示基板的示意图，第一薄膜晶体管2为顶栅型薄膜晶体管，第二薄膜晶体管3为底栅型薄膜晶体管；
第一薄膜晶体管2的栅极和第二薄膜晶体管3的栅极同层设置。
第一薄膜晶体管2为顶栅型薄膜晶体管，第二薄膜晶体管3为底栅型薄膜晶体管时，在衬底基板1靠近第一薄膜晶体管2的一侧具有第一层缓冲层，此时第一绝缘层4包括栅绝缘层、层间介质层，第一过孔41贯穿栅绝缘层和层间介质层；第二绝缘层5由第二层缓冲层构成，第二过孔51贯穿第二层缓冲层。
通过将第一薄膜晶体管2设置为顶栅型薄膜晶体管，第二薄膜晶体管3设置为底栅型薄膜晶体管；并将第一薄膜晶体管2的栅极和第二薄膜晶体管3的栅极同层设置，可以使第一薄膜晶体管2的栅极和第二薄膜晶体管3的栅极共用一道mask，并且可以在栅绝缘层将第一过孔41一起开孔，同时为硅基纳米线制备引导沟槽这样就可以省去VIA和Buffermask，从而缩短整体工艺流程。并且能减小制备的显示基板的厚度，便于产品轻薄化。
在本发明提供的实施例中，第一薄膜晶体管2的有源层21的材料为低温多晶硅。通过将第一薄膜晶体管2的有源层21的材料设置为低温多晶硅，能够减小第一层薄膜晶体的大小，使制得的显示基板更小，也能使第一薄膜晶体管2的栅极和第二薄膜晶体管3的栅极共用一道mask，节约工艺，从而提高生产效率。
基于同一发明构思，本发明一实施例中提供一种显示基板的制备方法，该制备方法制备的显示基板的具体实施方式可参见显示基板实施例部分的描述，重复之处不再赘述，请参见图11，该制备方法包括：
步骤111：在衬底基板上形成第一薄膜晶体管的有源层；
步骤112：在第一薄膜晶体管的有源层上形成至少一层第一绝缘层；
步骤113：在至少一层第一绝缘层上形成第二薄膜晶体管的有源层；
步骤114：形成贯穿至少一层第一绝缘层的第一过孔；
步骤115：采用富含磷元素的非晶硅材料，在第二薄膜晶体管的有源层上形成第二薄膜晶体管的第一极，第二薄膜晶体管的第一极通过第一过孔与第一薄膜晶体管的有源层电连接。
例如以制备图8中的第二薄膜晶体管为例，需要现在衬底基板上形成第一薄膜晶体的第一层缓冲层，在第一层缓冲层上形成第一薄膜晶体管的有源层，然后在第一薄膜晶体的有源层上形成第一层栅绝缘层，在第一层栅绝缘层上形成第一薄膜晶体管的栅极，在第一薄膜晶体管的栅极上形成第一层层间介质层，在第一层层间介质层上形成第一薄膜晶体管的第二极，在第二栅极上形成第二层缓冲层，此时第一个薄膜晶体管便制备完成(第二层缓冲层也可以视为第二薄膜晶体管中的绝缘层)，之后便可制备第二薄膜晶体管。
请参见图12为本发明实施例提供的制备显示基板中第二薄膜晶体管的流程图，具体如下：
S10：形成第一薄膜晶体管的有源层。
在第二层缓冲层上形成第一薄膜晶体管的有源层。
S11：形成第一过孔。
图10中，第一层栅绝缘层到第二层缓冲层这3绝缘层，即构成第一薄膜晶体的有源层到第二薄膜晶体的有源层间的第一绝缘层，在这3个第一绝缘层上形成贯穿它们的第一过孔。
S12：形成富含磷元素的非晶硅层。
在第二薄膜晶体管的有源层背离衬底基板的一侧沉积富含磷元素的非晶硅层，形成第一薄膜晶体管的第一极、刻蚀阻挡部。
S13：形成第二层栅绝缘层。
在富含磷元素的非晶硅层上形成第二层栅绝缘层。
S14：依次形成栅极、第二层层间介质层、第二过孔。
在第二层栅绝缘层上依次形成第二薄膜晶体管的栅极、第二层层间介质层，第二层栅绝缘层和第二层栅介质层构成即为刻蚀阻挡部到第二薄膜晶体的第二极间的第二绝缘层，在第二层栅绝缘层和第二层栅介质层上形成贯通它们的第二过孔。
S15：形成第二极。
在第二层栅绝缘层上形成第二薄膜晶体管的第二极，第二极的材料为金属。
一种可能的实施方式，在所述至少一层第一绝缘层上形成第二薄膜晶体管的有源层，可以通过下列方式实现：
在顶层的第一绝缘层上形成沟槽；在沟槽中形成催化剂颗粒，催化剂颗粒用于诱导非晶硅生长为硅纳米线；在具有催化剂颗粒的沟槽内，沉积非晶硅层；对非硅层进行退火处理，形成硅基纳米线为第二薄膜晶体管的有源层。
上述催化剂颗粒可以为铟、锡、镉、氧化铟等，具体不做限制。
当上述催化剂为铟时，可以采用下列方式在沟槽中形成催化剂颗粒：
在沟槽中沉积氧化铟锡(Indium Tin Oxides，ITO)材料；对氧化铟锡材料进行氢等离子体处理，形成沿沟槽的延伸方向排列的多个铟球，多个铟球为催化剂颗粒。
在本发明提供的实施例中，制备显示基板的制备方法还包括：
在第二薄膜晶体管的有源层上形成第二薄膜晶体管的第一极的同时，形成刻蚀阻挡部；形成覆盖第二薄膜晶体管的第一极和刻蚀阻挡部的第二绝缘层；形成贯穿第二绝缘层的第二过孔；在第二绝缘层上形成第二薄膜晶体管的第二极，第二薄膜晶体管的第二极通过第二过孔与刻蚀阻挡部电连接。
例如，以图12中形成第一薄膜晶体管的有源层为例，催化剂颗粒为铟，请参见图13为本发明实施例提供的形成第二薄膜晶体管的有源层的流程图。
S21：形成沟槽。
在第二缓冲层(即顶层的第一绝缘层)上形成沟槽。
S22：形成ITO层。
在沟槽上沉积氧化铟锡层并图案化，其中保留的ITO区域为硅基纳米线生长起始区域。
S23：形成铟球。
对ITO层进行氢等离子体处理，形成沿沟槽的延伸方向排列的多个铟球，这些铟球即为催化剂颗粒。
S24：沉积非晶硅层。
在具有铟球的沟槽内沉积非晶硅层。
S25：形成第二薄膜晶体管的有源层。
对非晶硅层进行退火处理，形成由硅基纳米线构成的第二薄膜晶体管的有源层。
通过使用ITO制备硅基纳米线的催化剂颗粒，可以不用引入新的材料便能制得催化剂颗粒，从而便于进行生产原料的管理。
在第二薄膜晶体管的第二极与有源层之间设置刻蚀阻挡部，可以防止在刻蚀第二薄膜晶体管的第二极的金属层时，因过刻而损伤有硅基纳米线形成的第二薄膜晶体管的有源层。
基于同一发明构思，本发明实施例中提供了一种显示面板，包括如上所述的符合器件结构。
该阵列基板可以用于显示面板中，如可以用于液晶显示面板、OLED显示面板、平板探测器等，具体不做限制。
本领域内的技术人员应明白，本发明实施例可提供为方法、***、或程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机/处理器可用程序代码的可读存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的可读存储器中，使得存储在该可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机/处理器实现的处理，从而在计算机/处理器或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种显示基板，其特征在于，包括：位于衬底基板上的第一薄膜晶体管和第二薄膜晶体管；其中，
所述第一薄膜晶体管的有源层位于所述衬底基板与所述第二薄膜晶体管的有源层之间的膜层，且所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层之间具有至少一层第一绝缘层，所述至少一层第一绝缘层具有贯穿厚度方向的第一过孔，所述第二薄膜晶体管的第一极通过所述第一过孔与所述第一薄膜晶体管的有源层电连接，所述第二薄膜晶体管的第一极的材料为富含磷元素的非晶硅。
2.如权利要求1所述的显示基板，其特征在于，还包括与所述第二薄膜晶体管的第一极同层设置的刻蚀阻挡部，所述刻蚀阻挡部位于所述第二薄膜晶体管的第二极与有源层之间；其中，所述刻蚀阻挡部的材料为所述富含磷元素的非晶硅。
3.如权利要求2所述的显示基板，其特征在于，所述第二薄膜晶体管的第一极和所述刻蚀阻挡部分别与所述第二薄膜晶体管的有源层直接接触设置；
所述第二薄膜晶体管的第二极所在层与所述刻蚀阻挡部所在层之间具有第二绝缘层，所述第二绝缘层具有贯穿厚度方向的第二过孔，所述第二薄膜晶体管的第二极通过所述第二过孔与所述刻蚀阻挡部电连接。
4.如权利要求3所述的显示基板，其特征在于，所述刻蚀阻挡部在所述衬底基板的正投影，覆盖所述第二过孔在所述衬底基板的正投影。
5.如权利要求3所述的显示基板，其特征在于，所述第二薄膜晶体管的有源层的材料为硅基纳米线。
6.如权利要求1-5任一项所述的显示基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管均为顶栅型薄膜晶体管，或，所述第一薄膜晶体管和所述第二薄膜晶体管均为底栅型薄膜晶体管；
所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层在所述衬底基板上的正投影相互交叠设置。
7.一种显示基板的制备方法，其特征在于，包括：
在衬底基板上形成第一薄膜晶体管的有源层；
在所述第一薄膜晶体管的有源层上形成至少一层第一绝缘层；
在所述至少一层第一绝缘层上形成第二薄膜晶体管的有源层；
形成贯穿所述至少一层第一绝缘层的第一过孔；
采用富含磷元素的非晶硅材料，在所述第二薄膜晶体管的有源层上形成所述第二薄膜晶体管的第一极，第二薄膜晶体管的第一极通过所述第一过孔与所述第一薄膜晶体管的有源层电连接。
8.如权利要求7所述的制备方法，其特征在于，在所述至少一层第一绝缘层上形成第二薄膜晶体管的有源层，包括：
在顶层的所述第一绝缘层上形成沟槽；
在所述沟槽中沉积氧化铟锡材料；
对所述氧化铟锡材料进行氢等离子体处理，形成沿所述沟槽的延伸方向排列的多个铟球，将所述多个铟球作为诱导非晶硅生长为硅纳米线的催化剂颗粒；
在具有所述催化剂颗粒的沟槽内，沉积非晶硅层；
对所述非硅层进行退火处理，形成硅基纳米线为所述第二薄膜晶体管的有源层。
9.如权利要求7或8所述的制备方法，其特征在于，还包括：
在所述第二薄膜晶体管的有源层上形成所述第二薄膜晶体管的第一极的同时，形成刻蚀阻挡部；
形成覆盖所述第二薄膜晶体管的第一极和所述刻蚀阻挡部的第二绝缘层；
形成贯穿所述第二绝缘层的第二过孔；
在所述第二绝缘层上形成所述第二薄膜晶体管的第二极，所述第二薄膜晶体管的第二极通过所述第二过孔与所述刻蚀阻挡部电连接。
10.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210267335.4A CN114628409A (zh) | 2022-03-17 | 2022-03-17 | 一种显示基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210267335.4A CN114628409A (zh) | 2022-03-17 | 2022-03-17 | 一种显示基板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114628409A true CN114628409A (zh) | 2022-06-14 |
Family
ID=81902861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210267335.4A Pending CN114628409A (zh) | 2022-03-17 | 2022-03-17 | 一种显示基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114628409A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024065176A1 (zh) * | 2022-09-27 | 2024-04-04 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和用于制造阵列基板的方法 |
-
2022
- 2022-03-17 CN CN202210267335.4A patent/CN114628409A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024065176A1 (zh) * | 2022-09-27 | 2024-04-04 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和用于制造阵列基板的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103499906B (zh) | 一种阵列基板、其制备方法及显示装置 | |
| US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
| KR101282897B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 | |
| KR101267499B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
| US8592832B2 (en) | Organic light emission diode display device and method of fabricating the same | |
| EP2728619B1 (en) | Array substrate, display device manufacturing method | |
| CN104916584A (zh) | 一种制作方法、阵列基板及显示装置 | |
| TWI446408B (zh) | 光罩與使用該光罩之薄膜電晶體陣列面板之製造方法 | |
| KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
| CN109860109A (zh) | 一种薄膜晶体管及其制作方法、显示面板 | |
| KR102532306B1 (ko) | 디스플레이 장치와, 이의 제조 방법 | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| CN114628409A (zh) | 一种显示基板及其制备方法、显示面板 | |
| US20120097953A1 (en) | Display apparatus and method of manufacturing the same | |
| US11367791B2 (en) | Thin film transistor and fabricating method thereof, array substrate and display device | |
| CN110600482A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| WO2019165824A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和电子装置 | |
| JP2010039393A (ja) | 表示装置及び表示装置の製造方法 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR102363930B1 (ko) | 단결정립 나노와이어 제조 방법 및 이를 적용하는 반도체 소자의 제조 방법 | |
| KR20160133994A (ko) | 박막 트랜지스터 및 이를 포함한 백플레인 기판 | |
| CN114373771A (zh) | 阵列基板、制作方法及显示装置 | |
| KR101066489B1 (ko) | 폴리형 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |