CN114623855A - 一种编码器测试方法及伺服转台控制*** - Google Patents

Abstract

本发明公开了一种编码器测试方法及伺服转台控制***，所述编码器测试方法包括以下步骤：S1：将被测编码器安装到编码器测试伺服控制台上；S2：上电并打开控制台上位机；S3：在上位机上设定电机测试指令，微电脑控制模块接收到测试指令后对伺服控制模块进行初始化，控制伺服电机运行并记录被测编码器的运行状态，微电脑控制模块根据记录被测编码器的运行状态进行计算得到相关数据；S4：在上位机上显示S3中计算得到的相关数据。本发明的测试方法结合本发明的控制***，实现了人机交互功能，使得本发明在进行编码器测试时操作简单，效率更高。

Description

一种编码器测试方法及伺服转台控制***

技术领域

本发明涉及编码器测试领域，尤其是指一种编码器测试方法及伺服转台控制***。

背景技术

目前有很多编码器测试装置或***只有单一校准***功能,功能单一，且无人机交互功能。例如，一种在中国专利文献上公开的“单电机多编码器测试台”，其公告号CN202522256U，包括底板、电动机和编码器，电动机固定于底板上，其输出轴通过联轴器与轴相连接，轴上通过安装板固定连接有若干个编码器。虽然单电机多编码器测试台具有设备简单，易于安装和拆卸，工作安全可靠，利用弹性联轴器的稳定性，实现了电机轴的延长，从而使多个编码器同时连接在一台电动机上，具有很大的应用价值，节省了研发成本等优点，但是并没有解决该测试台只有单一校准***功能,功能单一，且无人机交互功能的缺陷。

发明内容

本发明是为了克服现有技术的只有单一校准***功能,功能单一，且无人机交互功能的问题，提供一种编码器测试方法及伺服转台控制***。

为了实现上述目的，本发明采用以下技术方案：

一种编码器测试方法，包括以下步骤：S1：将被测编码器安装到编码器测试伺服控制台上；S2：上电并打开控制台上位机；S3：在上位机上设定电机测试指令，微电脑控制模块接收到测试指令后对伺服控制模块进行初始化，控制伺服电机运行并记录被测编码器的运行状态，微电脑控制模块根据记录被测编码器的运行状态进行计算得到相关数据；S4：在上位机上显示S3中计算得到的相关数据。本发明的测试方法结合本发明的控制***，实现了人机交互功能，使得本发明在进行编码器测试时操作简单，效率更高。

作为本发明的优选方案，所述S3中电机测试指令包括单圈测试指令、多圈测试指令和高速测试指令。本发明通过一组测试台实现编码器的单圈、多圈、高速等多项编码器相关的***测试，通过PC机的上位机与微电脑***进行功能交互实现各种命令控制，以及结果反馈，功能多样。

作为本发明的优选方案，所述S3中，在上位机上设定单圈测试指令时的具体步骤为：在上位机上设定电机单圈测试指令，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后旋转伺服电机运行一周后停止，记录被测编码器输出的脉冲个数，根据被测编码器输出的脉冲个数和高精度编码器的脉冲个数，计算出被测编码器的脉冲偏差值，得到偏差率。

作为本发明的优选方案，所述S3中，在上位机上设定多圈测试指令时的具体步骤为：在上位机上设定电机多圈测试指令，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后伺服电机以S型加减速曲线运行相应的圈数后停止，记录被测编码器输出的脉冲个数，根据被测编码器输出的脉冲个数、高精度编码器的脉冲个数和伺服电机运行圈数计算出被测编码器的脉冲偏差值，得到偏差率。

作为本发明的优选方案，所述S3中，在上位机上设定高速测试指令时的具体步骤为：在上位机上设定电机高速测试指令，并设定伺服电机的最大运行速度，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后伺服电机以S型加减速曲线运行至最大速度后进行减速并停止，记录被测编码器输出的脉冲个数，同时结合高精度编码器的脉冲个数得到圈数值，根据被测编码器输出的脉冲个数和伺服电机运行圈数计算出被测编码器的脉冲偏差值，得到偏差率。本发明的微电脑控制模块根据上位机发送的测试指令，控制伺服***进行相应的运转，同时检测高精度标定编码器的脉冲数，以及待测编码器的脉冲数，通过判断两者差别，以及待测编码器的状态，综合分析待测编码器的性能，将测试结果发送至上位机显示。大大减少测试人员的工作压力以及效率

作为本发明的优选方案，所述伺服转台控制***包括微电脑控制模块，所述微电脑控制模块分别与上位机控制显示模块、伺服控制模块、待测编码器和高精度编码器相连，所述伺服控制模块包括高精度机架转台，所述高精度机架转台、高精度编码器和待测编码器通过转轴串接。

作为本发明的优选方案，所述微电脑控制模块包括编码器信号调理电路、主控电路和供电处理电路，主控电路分别与编码器信号调理电路和供电处理电路相连。

作为本发明的优选方案，所述上位机控制显示模块向微电脑控制模块发送测试指令，微电脑控制模块控制伺服控制模块进行运转。

因此，本发明具有以下有益效果：本发明实现一组测试台实现综合测试功能，实现编码器的单圈、多圈、高速等多项编码器相关的***测试，通过PC机的上位机与微电脑***进行功能交互实现各种命令控制，以及结果反馈；微电脑控制根据上位机发送的测试指令，控制伺服***进行相应的运转，同时检测高精度标定编码器的脉冲数，以及待测编码器的脉冲数，通过判断两者差别，以及待测编码器的状态，综合分析待测编码器的性能，将测试结果发送至上位机显示。大大减少测试人员的工作压力以及效率。

附图说明

图1是本发明的编码器测试方法流程图；

图2是本发明的编码器测试伺服转台控制***结构示意图；

图3是本发明编码器信号调理电路的第一部分电路原理图；

图4是本发明编码器信号调理电路的第二部分电路原理图；

图5是本发明编码器信号调理电路的第三部分电路原理图；

图6是本发明编码器信号调理电路的第四部分电路原理图；

图7是本发明的主控电路的第一部分电路原理图；

图8是本发明的主控电路的第二部分电路原理图；

图9是本发明的供电处理电路的电路原理图。

具体实施方式

下面结合附图与具体实施方式对本发明做进一步的描述。

如图1所示，一种编码器测试方法，包括以下步骤：S1：将被测编码器安装到编码器测试伺服控制台上；S2：上电并打开控制台上位机；S3：在上位机上设定电机测试指令，微电脑控制模块接收到测试指令后对伺服控制模块进行初始化，控制伺服电机运行并记录被测编码器的运行状态，微电脑控制模块根据记录被测编码器的运行状态进行计算得到相关数据；S4：在上位机上显示S3中计算得到的相关数据。本发明的测试方法结合本发明的控制***，实现了人机交互功能，使得本发明在进行编码器测试时操作简单，效率更高

S3中电机测试指令包括单圈测试指令、多圈测试指令和高速测试指令。本发明通过一组测试台实现编码器的单圈、多圈、高速等多项编码器相关的***测试，通过PC机的上位机与微电脑***进行功能交互实现各种命令控制，以及结果反馈，功能多样。

S3中，在上位机上设定单圈测试指令时的具体步骤为：在上位机上设定电机单圈测试指令，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后旋转伺服电机运行一周后停止，记录被测编码器输出的脉冲个数，根据被测编码器输出的脉冲个数和高精度编码器的脉冲个数，计算出被测编码器的脉冲偏差值，得到偏差率。

S3中，在上位机上设定多圈测试指令时的具体步骤为：在上位机上设定电机多圈测试指令，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后伺服电机以S型加减速曲线运行相应的圈数后停止，记录被测编码器输出的脉冲个数，根据被测编码器输出的脉冲个数、高精度编码器的脉冲个数和伺服电机运行圈数计算出被测编码器的脉冲偏差值，得到偏差率。

S3中，在上位机上设定高速测试指令时的具体步骤为：在上位机上设定电机高速测试指令，并设定伺服电机的最大运行速度，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后伺服电机以S型加减速曲线运行至最大速度后进行减速并停止，记录被测编码器输出的脉冲个数，同时结合高精度编码器的脉冲个数得到圈数值，根据被测编码器输出的脉冲个数和伺服电机运行圈数计算出被测编码器的脉冲偏差值，得到偏差率。本发明的微电脑控制模块根据上位机发送的测试指令，控制伺服***进行相应的运转，同时检测高精度标定编码器的脉冲数，以及待测编码器的脉冲数，通过判断两者差别，以及待测编码器的状态，综合分析待测编码器的性能，将测试结果发送至上位机显示。大大减少测试人员的工作压力以及效率

如图2所示，伺服转台控制***包括微电脑控制模块，微电脑控制模块分别与上位机控制显示模块、伺服控制模块、待测编码器和高精度编码器相连，伺服控制模块包括高精度机架转台，高精度机架转台、高精度编码器和待测编码器通过转轴串接。微电脑控制模块包括编码器信号调理电路、主控电路和供电处理电路，主控电路分别与编码器信号调理电路和供电处理电路相连。上位机控制显示模块向微电脑控制模块发送测试指令，微电脑控制模块控制伺服控制模块进行运转。

被测编码器输出为增量编码器，输出信号是ABN正交脉冲，通过微控制器将高级定时器配置成正交解码模式，该模式是专门针对正交脉冲的计数功能，精度高。

被测编码器输出信号为HTL的差分信号，而微控制器接收的为TTL单端信号。电路中设计通过光耦将HTL转为TTL差分电路，然后经过AM26C32差分转单端后将信号输入至微控制器。从而可以读取待测编码器的脉冲数。

在一个实施例中，如图3、图4、图5、图6所示，编码器信号调理电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R34、电阻R36、电阻R37、电阻R38、电阻R39、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C18、电容C19、电容C20、电容C21、电容C22、电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、TVS管Z1、TVS管Z2、TVS管Z3、TVS管Z4、TVS管Z5、TVS管Z6、TVS管Z7、TVS管Z3、TVS管Z9、TVS管Z10、TVS管Z11、TVS管Z12、TVS管Z13、TVS管Z14、TVS管Z15、TVS管Z16、TVS管Z17、TVS管Z18、TVS管Z19、TVS管Z20、TVS管Z21、TVS管Z22、TVS管Z23、TVS管Z24、TVS管Z25、排针P1、排针P2、排针P3、排针P4、磁珠L1、磁珠L2、模数转换芯片U3、电平转换芯片U2、四路差动线路接收器U1，电阻R3的一端与编码器A的第一脉冲输出端相连，电阻R3的另一端与四路差动线路接收器U1的第一同相差分输入引脚相连，电阻R4的一端与编码器A的第二脉冲输出端相连，电阻R4的另一端与四路差动线路接收器U1的第一逆变差分输入引脚相连，电容C3的一端接地，容C3的另一端与四路差动线路接收器U1的第一同相差分输入引脚相连，电容C4的一端与四路差动线路接收器U1的第一同相差分输入引脚相连，电容C4的另一端与四路差动线路接收器U1的第一逆变差分输入引脚相连，电容C5的一端与四路差动线路接收器U1的第一逆变差分输入引脚相连，电容C5的另一端接地，TVS管Z3的一端与编码器A的第一脉冲输出端相连，TVS管Z3的另一端接地，TVS管Z4的一端与编码器A的第二脉冲输出端相连，TVS管Z4的另一端接地，电阻R13的一端与编码器B的第一脉冲输出端相连，电阻R13的另一端与四路差动线路接收器U1的第二同相差分输入引脚相连，电阻R15的一端与编码器B的第二脉冲输出端相连，电阻R15的另一端与四路差动线路接收器U1的第二逆变差分输入引脚相连，电容C12的一端接地，容C12的另一端与四路差动线路接收器U1的第二同相差分输入引脚相连，电容C15的一端与四路差动线路接收器U1的第二同相差分输入引脚相连，电容C15的另一端与四路差动线路接收器U1的第二逆变差分输入引脚相连，电容C16的一端与四路差动线路接收器U1的第二逆变差分输入引脚相连，电容C16的另一端接地，TVS管Z9的一端与编码器B的第一脉冲输出端相连，TVS管Z9的另一端接地，TVS管Z10的一端与编码器B的第二脉冲输出端相连，TVS管Z10的另一端接地，电阻R20的一端与编码器Z的第一脉冲输出端相连，电阻R20的另一端与四路差动线路接收器U1的第三同相差分输入引脚相连，电阻R21的一端与编码器B的第三脉冲输出端相连，电阻R21的另一端与四路差动线路接收器U1的第三逆变差分输入引脚相连，电容C19的一端接地，容C19的另一端与四路差动线路接收器U1的第三同相差分输入引脚相连，电容C20的一端与四路差动线路接收器U1的第三同相差分输入引脚相连，电容C20的另一端与四路差动线路接收器U1的第三逆变差分输入引脚相连，电容C23的一端与四路差动线路接收器U1的第三逆变差分输入引脚相连，电容C23的另一端接地，TVS管Z13的一端与编码器C的第一脉冲输出端相连，TVS管Z13的另一端接地，TVS管Z14的一端与编码器C的第二脉冲输出端相连，TVS管Z14的另一端接地，四路差动线路接收器U1的接地引脚接地，四路差动线路接收器U1的电源引脚接5V电源，四路差动线路接收器U1的主动高选择引脚与主动低选择引脚均接5V电源，四路差动线路接收器U1的第一逻辑电平输出引脚经电阻R12与电平转换芯片U2的第一参考输入引脚相连，电阻R12的一端与四路差动线路接收器U1的第一逻辑电平输出引脚相连，电阻R12的另一端经电阻R7与主控电路中主控芯片U4的I/O引脚PB6相连，四路差动线路接收器U1的第二逻辑电平输出引脚经电阻R14与电平转换芯片U2的第二参考输入引脚相连，电阻R14的一端与四路差动线路接收器U1的第二逻辑电平输出引脚相连，电阻R14的另一端经电阻R10与主控电路中主控芯片U4的I/O引脚PB7相连，四路差动线路接收器U1的第三逻辑电平输出引脚经电阻R16与电平转换芯片U2的第三参考输入引脚相连，电阻R16的一端与四路差动线路接收器U1的第三逻辑电平输出引脚相连，电阻R16的另一端经电阻R11与主控电路中主控芯片U4的I/O引脚PB8相连，电平转换芯片U2的参考输入电压与5V电源相连，电平转换芯片U2的参考输出电压与3.3V电源相连，电平转换芯片U2的接地引脚接地，电平转换芯片U2的三态输出模式使能引脚经电阻R19与3.3V电源相连，电平转换芯片U2的第一参考输出引脚与主控电路中主控芯片U4的I/O引脚PB6相连，电平转换芯片U2的第二参考输出引脚与主控电路中主控芯片U4的I/O引脚PB7相连，电平转换芯片U2的第三参考输出引脚与主控电路中主控芯片U4的I/O引脚PB8相连，电容C6的一端接地，电容C6的另一端与5V电源相连，电容C7与电容C6并联，电容C8的一端接地，电容C8的另一端与5V电源相连，电容C9的一端接地，电容C9的另一端与3.3V电源相连，电容C1的一端接地，电容C1的另一端分别与电阻R1的一端、模数转换芯片U3的第九模拟输入引脚相连，电阻R1的另一端分别与排针P3的第一引脚、TVS管Z1的一端相连，TVS管Z1的另一端接地，电容C10的一端接地，电容C10的另一端分别与电阻R5的一端、模数转换芯片U3的第八模拟输入引脚相连，电阻R5的另一端分别与排针P3的第三引脚、TVS管Z5的一端相连，TVS管Z5的另一端接地，电容C13的一端接地，电容C13的另一端分别与电阻R8的一端、模数转换芯片U3的第七模拟输入引脚相连，电阻R8的另一端分别与排针P3的第五引脚、TVS管Z7的一端相连，TVS管Z7的另一端接地，电容C17的一端接地，电容C17的另一端分别与电阻R17的一端、模数转换芯片U3的第六模拟输入引脚相连，电阻R17的另一端分别与排针P3的第七引脚、TVS管Z11的一端相连，TVS管Z11的另一端接地，电容C2的一端接地，电容C2的另一端分别与电阻R2的一端、模数转换芯片U3的第五模拟输入引脚相连，电阻R2的另一端分别与排针P3的第九引脚、TVS管Z2的一端相连，TVS管Z2的另一端接地，电容C11的一端接地，电容C11的另一端分别与电阻R6的一端、模数转换芯片U3的第四模拟输入引脚相连，电阻R6的另一端分别与排针P3的第十一引脚、TVS管Z6的一端相连，TVS管Z6的另一端接地，电容C14的一端接地，电容C14的另一端分别与电阻R9的一端、模数转换芯片U3的第三模拟输入引脚相连，电阻R9的另一端分别与排针P3的第十三引脚、TVS管Z8的一端相连，TVS管Z8的另一端接地，电容C18的一端接地，电容C18的另一端分别与电阻R18的一端、模数转换芯片U3的第二模拟输入引脚相连，电阻R18的另一端分别与排针P3的第十五引脚、TVS管Z12的一端相连，TVS管Z12的另一端接地，排针P3的第二、四、六、八、十、十二、十四、十六引脚均与5V电源相连，排针P3的第十七、十八、十九、二十、二十一、二十二、二十三、二十四引脚均接地，电容C29的一端与5V电源相连，电容C29的另一端接地，电容C30、电容C31、电容C32、均与电容C30并联，排针P1的第一引脚与5V电源相连，排针P1的第二引脚与3.3V电源相连，排针P1的第三、四引脚接地，排针P1的第五引脚与主控电路中的主控芯片U4的第二串口的发送引脚相连，排针P1的第六引脚与主控电路中的主控芯片U4的第二串口的接收引脚相连，TVS管Z15的一端与排针P1的第五引脚相连，TVS管Z15的另一端接地，TVS管Z16的一端与排针P1的第六引脚相连，TVS管Z16的另一端接地，排针P2的第一引脚与主控电路中主控芯片U4的I/O引脚PB0相连，排针P2的第二引脚与主控电路中主控芯片U4的I/O引脚PC5相连，排针P2的第三引脚与主控电路中主控芯片U4的I/O引脚PC4相连，排针P2的第四引脚与主控电路中主控芯片U4的I/O引脚PA1相连，排针P2的第五引脚与主控电路中主控芯片U4的I/O引脚PA0相连，排针P2的第六引脚与主控电路中主控芯片U4的I/O引脚PC3相连，排针P2的第七引脚与主控电路中主控芯片U4的I/O引脚PC2相连，排针P2的第八引脚与主控电路中的主控芯片U4的第三串口的发送引脚相连，排针P2的第九引脚与主控电路中的主控芯片U4的第三串口的接收引脚相连，排针P2的第十引脚接5V电源，排针P2的第十一引脚接3.3V电源，排针P2的第十二引脚接地，TVS管Z17的一端与排针P2的第一引脚相连，TVS管Z17的另一端接地，TVS管Z18的一端与排针P2的第二引脚相连，TVS管Z18的另一端接地，TVS管Z19的一端与排针P2的第三引脚相连，TVS管Z19的另一端接地，TVS管Z20的一端与排针P2的第四引脚相连，TVS管Z20的另一端接地，TVS管Z21的一端与排针P2的第五引脚相连，TVS管Z21的另一端接地，TVS管Z22的一端与排针P2的第六引脚相连，TVS管Z22的另一端接地，TVS管Z23的一端与排针P2的第七引脚相连，TVS管Z23的另一端接地，TVS管Z24的一端与排针P2的第八引脚相连，TVS管Z24的另一端接地，TVS管Z25的一端与排针P2的第九引脚相连，TVS管Z25的另一端接地，排针P4的第一引脚与编码器A的第一脉冲输出端相连，排针P4的第三引脚与编码器A的第二脉冲输出端相连，排针P4的第五引脚与编码器B的第一脉冲输出端相连，排针P4的第七引脚与编码器B的第二脉冲输出端相连，排针P4的第二引脚与编码器Z的第一脉冲输出端相连，排针P4的第四引脚与编码器Z的第二脉冲输出端相连，排针P4的第六引脚接5V电源，排针P4的第八引脚接地，电容C28的一端接5V电源，电容C28的另一端接地，电容C21的一端分别与磁珠L1的一端、模数转换芯片U3的正模拟电源引脚相连，电容C21的另一端接地，磁珠L1的另一端接5V电源，电容C22与电容C21并联，电阻R28的一端接5V电源，电阻R28的另一端与模数转换芯片U3的数字电源引脚相连，电阻R31的一端接3.3V电源，电阻R31的另一端与模数转换芯片U3的数字电源引脚相连，电容C24的一端与模数转换芯片U3的数字电源引脚相连，电容C24的另一端接地，模数转换芯片U3的第零模拟输入引脚接2.5V参考电压，模数转换芯片U3的第一模拟输入引脚接第，电阻R38的一端接2.5V参考电压，电阻R38的另一端分别与模数转换芯片U3的模拟公共输入引脚、电阻R39的一端相连，电阻R39的另一端接地，电容C26的一端接2.5V参考电压，电容C26的另一端接地，模数转换芯片U3的参考输出引脚与电容C26的一端相连，模数转换芯片U3的区域旁路引脚经电容C27接地，模数转换芯片U3的启动转换控制引脚经电阻R29接地，电阻R30的一端与模数转换芯片U3的关断引脚相连，电阻R30的另一端分别与电阻R22、电阻R23、电阻R32的一端相连，电阻R22的另一端接3.3V电源，电阻R23的另一端接5V电源，电阻R32的另一端与模数转换芯片U3的复位引脚相连，电阻R33的一端与模数转换芯片U3的时钟引脚相连，电阻R33的另一端分别与电阻R24的一端、主控电路中主控芯片U4的I/O引脚PA5相连，电阻R24的另一端接5V电源，电阻R34的一端与模数转换芯片U3的串行接口数据输入引脚相连，电阻R34的另一端分别与电阻R25的一端、主控电路中主控芯片U4的I/O引脚PA7相连，电阻R25的另一端接5V电源，电阻R35的一端与模数转换芯片U3的串行接口数据输出引脚相连，电阻R35的另一端分别与电阻R26的一端、主控电路中主控芯片U4的I/O引脚PA6相连，电阻R26的另一端接5V电源，电阻R35的一端与模数转换芯片U3的串行接口数据输出引脚相连，电阻R35的另一端分别与电阻R26的一端、主控电路中主控芯片U4的I/O引脚PA6相连，电阻R26的另一端接5V电源，电阻R36的一端与模数转换芯片U3的串行接口数据选择引脚相连，电阻R36的另一端分别与电阻R27的一端、主控电路中主控芯片U4的I/O引脚PA4相连，电阻R27的另一端接5V电源，模数转换芯片U3的内部振荡器引脚经电阻R37接地，电容C25的一端与模数转换芯片U3的PGA输出P引脚相连，电容C25的另一端与模数转换芯片U3的PGA输出N引脚相连，模数转换芯片U3的数字地引脚接地，模数转换芯片U3的模拟地引脚经磁珠L2接地，模数转换芯片U3的接地引脚接地。

如图7、图8所示，主控电路包括主控芯片U4、电阻R40、电阻R41、电阻R42、电阻R43、电阻R44、电阻R45、电阻R46、电阻R47、电阻R48、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、二极管D1、二极管D2、晶振X1、排针P5、存储芯片U5，二极管D1的阴极端与主控芯片U4的I/O引脚PC0相连，二极管D1的阳极端经电阻R40接3.3V电源，二极管D2的阴极端与主控芯片U4的I/O引脚PC1相连，二极管D2的阳极端经电阻R41接3.3V电源，存储芯片U5的接地端接地，存储芯片U5的数据输入输出端与主控芯片U4的I/O引脚PC9相连，存储芯片U5的串行时钟端与主控芯片U4的I/O引脚PA8相连，存储芯片U5的写入保护端经电阻R48接地，存储芯片U5的电源端接3.3V电源，电容C42的一端接3.3V电源，电容C42的另一端接地，电阻R44的一端接3.3V电源，电阻R44的另一端与主控芯片U4的I/O引脚PC9相连，电阻R45的一端接3.3V电源，电阻R45的另一端与主控芯片U4的I/O引脚PA8相连，晶振X1的第一端子与主控芯片U4的I/O引脚PH0相连，晶振X1的第二端子与主控芯片U4的I/O引脚PH1相连，电阻R47的一端与晶振X1的第一端子相连，电阻R47的另一端与晶振X1的第二端子相连，电容C35的一端与晶振X1的第一端子相连，电容C35的另一端与晶振X1的第三端子相连，电容C44的一端接地，电容C44的另一端与晶振X1的第二端子相连，晶振X1的第三端子接地，电阻R46的一端接3.3V电源，电阻R46的另一端与主控芯片U4的异步复位引脚相连，电容C43的一端接地，电容C43的另一端与主控芯片U4的异步复位引脚相连，电容C36的一端接地，电容C36的另一端接3.3V电源，电容C37、电容C38、电容C39、电容C40、电容C41均与电容C36并联，排针P5的第一引脚接3.3V电源，排针P5的第四引脚接地，排针P5的第二引脚与主控芯片U4的I/O引脚PA14相连，排针P5的第三引脚与主控芯片U4的I/O引脚PA13相连，主控芯片U4的电源引脚均接3.3V电源，主控芯片U4的接地引脚接地，主控芯片U4的I/O引脚PB2经电阻R43接地，主控芯片U4的第一外部电容器引脚经电容C34接地，主控芯片U4的第二外部电容器引脚经电容C33接地，主控芯片U4的第一存储器选择引脚经电阻R42接地。

如图9所示，供电处理电路包括电阻R54、电阻R55、电阻R56、电阻R57、电阻R58、电阻R59、电阻R60、电阻R61、电阻R62、电阻R63、电阻R64、电容C45、电容C46、电容C47、电容C48、电容C49、电容C50、电容C51、电容C51、电容C53、电容C54、电容C55、电容C56、电容C57、电容C58、电容C59、电容C60、TVS管Z26、TVS管Z27、二极管D4、二极管D5、二极管D6、电感L3、磁珠L4、电感L5、磁珠L6、电感L7、熔断器F1、排针P6、开关稳压器P7、电源芯片U7和低压差线性稳压器U8，排针P6的第一引脚与电源输入相连，排针P6的第二引脚与电源地相连，排针P6的第一引脚经熔断器F1与电阻R56的一端相连，电阻R56的另一端与排针P6的第二引脚相连，电容C46与电阻R56并联，电感L3的一端经熔断器F1与排针P6的第一引脚相连，电感L3的另一端经TVS管Z26与排针P6的第二引脚相连，电阻R54与电感L3并联，电容C48与TVS管Z26并联，电容C47的正极端与二极管D4的阳极端相连，电容C47的负极端接地，二极管D4的阳极端与电感L3的另一端相连，二极管D4的阴极端经TVS管Z27与排针P6的第二引脚相连，电容C45的一端与二极管D4的阳极端相连，电容C45的另一端经电阻R55与二极管D4的阴极端相连，磁珠L4的一端与二极管D4的阴极端相连，磁珠L4的另一端与直流电源端相连，电感L5与磁珠L4并联，磁珠L6的一端与排针P6的第二引脚相连，磁珠L6的另一端接地，电感L5与磁珠L6并联，电容C49的一端与磁珠L4的另一端相连，电容C49的另一端接地，电容C50与电容C49并联，电容C54的一端与直流电源端相连，电容C54的另一端接地，电容C55与电容C54并联，电源芯片U7的电源输入引脚与直流电源端相连，电阻R57的一端与电源芯片U7的电源输入引脚相连，电阻R57的另一端经电阻R61接地，电源芯片U7的使能引脚与电阻R57的另一端相连，电源芯片U7的时序输入引脚经电阻 R26接地，电源芯片U7的开漏输出引脚分别与电容C56和电容C60的一端相连，电容C56的另一端经电阻R64接地，电容C60的另一端接地，电源芯片U7的栅极驱动电压引脚经电容C51与电感L7的一端相连，电感L7的另一端与5V电源相连，二极管D5的阴极端与电源芯片U7的开关输出引脚相连，二极管D5的阳极端接地，电源芯片U7的栅极驱动电压引脚经电容C51与电源芯片U7的开关输出引脚相连，电阻R59的一端与5V电源相连，电阻R59的另一端与电源芯片U7的反馈输入引脚相连，电阻R63的一端与电源芯片U7的反馈输入引脚相连，电阻R63的另一端接地，电容C57的一端与5V电源相连，电容C57的另一端接地，电容C58与电容C57并联，电容C59的正极端与5V电源相连，电容C59的负极端接地，电阻R60的一端与5V电源相连，电阻R60的另一端与二极管D6的阳极端相连，二极管D6的阴极端接地，低压差线性稳压器U8的输入引脚与5V电源相连，低压差线性稳压器U8的使能引脚经电阻R58与5V电源相连，电容C52的一端与5V电源相连，电容C52的另一端接地，低压差线性稳压器U8的输出引脚与3.3V电源相连，低压差线性稳压器U8的接地引脚接地，电容C53的一端与3.3V电源相连，电容C53的另一端接地，开关稳压器P7的第一端子与直流电源端相连，开关稳压器P7的第二端子接地，开关稳压器P7的第三段子接5V电源。***供电处理部分，使用多种防护手段使***能稳定供电，为***提供5V、3.3V等不同电压等级的电压。

在一个实施例中，采用一个高精度机架转台，一个高精度伺服控制模块，一个高精度高分辨率校准编码器，通过一根轴将以上部件串接起来，然后通过微控制器实现伺服的控制、编码器数值的读取以及待测编码器数值的读取，实现一组测试台实现综合测试功能，实现编码器相关的***测试，通过PC机的上位机与微电脑模块进行功能交互实现各种命令控制，以及结果反馈。编码器信号调理电路在信号输入端使用TVS防护管以及RC滤波后输入四路差动线路接收器后，在经过电平转换芯片进行电平转换，输入到主控电路的主控芯片进行采用。主控电路采用STM32F405主控芯片，该芯片性能强，动态响应快，其中两路定时器用来捕获编码器信号，一路串口USART2用于和伺服控制***通信，用以伺服的控制，一路串口USART1用以和电脑通信，用以人机交互，主要是测试模式、标定等指令以及状态的显示。上位机控制显示模块向微电脑控制模块发送测试指令，微电脑控制模块控制伺服控制模块进行运转。测试指令包括单圈指令、多圈指令和高速旋转指令。本发明实现一组测试台实现综合测试功能，实现编码器的标定，单圈，多圈，高速等多项编码器相关的***测试，通过PC机的上位机与微电脑控制模块进行功能交互实现各种命令控制，以及结果反馈。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本发明保护范围为准。

Claims (8)

1.一种编码器测试方法，其特征是，包括以下步骤：

S1：将被测编码器安装到编码器测试伺服控制台上；

S2：上电并打开控制台上位机；

S3：在上位机上设定电机测试指令，微电脑控制模块接收到测试指令后对伺服控制模块进行初始化，控制伺服电机运行并记录被测编码器的运行状态，微电脑控制模块根据记录被测编码器的运行状态进行计算得到相关数据；

S4：在上位机上显示S3中计算得到的相关数据及被测编码器的合格情况。

2.根据权利要求1所述的一种编码器测试方法，其特征是，所述S3中电机测试指令包括单圈测试指令、多圈测试指令和高速测试指令。

3.根据权利要求2所述的一种编码器测试方法，其特征是，所述S3中，在上位机上设定单圈测试指令时的具体测试步骤为：在上位机上设定电机单圈测试指令，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后旋转伺服电机运行一周后停止，记录被测编码器输出的脉冲个数，根据被测编码器输出的脉冲个数和高精度编码器的脉冲个数，计算出被测编码器的脉冲偏差值，得到偏差率。

4.根据权利要求2所述的一种编码器测试方法，其特征是，所述S3中，在上位机上设定多圈测试指令时的具体测试步骤为：在上位机上设定电机多圈测试指令，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后伺服电机以S型加减速曲线运行相应的圈数后停止，记录被测编码器输出的脉冲个数，根据被测编码器输出的脉冲个数、高精度编码器的脉冲个数和伺服电机运行圈数计算出被测编码器的脉冲偏差值，得到偏差率。

5.根据权利要求1所述的一种编码器测试方法，其特征是，所述S3中，在上位机上设定高速测试指令时的具体步骤为：在上位机上设定电机高速测试指令，并设定伺服电机的最大运行速度，微电脑控制模块接收到上位机指令后，对伺服控制模块进行初始化，然后伺服电机以S型加减速曲线运行至最大速度后停止，记录被测编码器输出的脉冲个数，同时结合高精度编码器的脉冲个数得到圈数值，根据被测编码器输出的脉冲个数和伺服电机运行圈数计算出被测编码器的脉冲偏差值，得到偏差率。

6.一种适用于权利要求1所述的一种编码器测试方法的伺服转台控制***，其特征是，所述伺服转台控制***包括微电脑控制模块，所述微电脑控制模块分别与上位机控制显示模块、伺服控制模块、待测编码器和高精度编码器相连，所述伺服控制模块包括高精度机架转台，所述高精度机架转台、高精度编码器和待测编码器通过转轴串接。

7.根据权利要求6所述的一种编码器测试伺服转台控制***，其特征是，所述微电脑控制模块包括编码器信号调理电路、主控电路和供电处理电路，主控电路分别与编码器信号调理电路和供电处理电路相连。

8.根据权利要求6所述的一种编码器测试伺服转台控制***，其特征是，所述上位机控制显示模块向微电脑控制模块发送测试指令，微电脑控制模块控制伺服控制模块进行运转。

Images