CN114584140A - 一种级间增益误差校准方法、装置、设备及介质 - Google Patents
一种级间增益误差校准方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN114584140A CN114584140A CN202210156931.5A CN202210156931A CN114584140A CN 114584140 A CN114584140 A CN 114584140A CN 202210156931 A CN202210156931 A CN 202210156931A CN 114584140 A CN114584140 A CN 114584140A
- Authority
- CN
- China
- Prior art keywords
- stage
- analog
- inter
- digital converter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000003860 storage Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 238000013139 quantization Methods 0.000 claims description 8
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- 238000005457 optimization Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 23
- 230000008569 process Effects 0.000 description 12
- 238000004422 calculation algorithm Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000002087 whitening effect Effects 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000013215 result calculation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种级间增益误差校准方法、装置、设备及介质,涉及模数转换器技术领域,以解决流水线型模数转换器级间增益误差校准的问题。该方法包括:在流水线型模数转换器的其中一级子数模转换器注入伪随机噪声序列得到后级模数转换器的数字码,对该数字码注入伪随机噪声序列得到后级数字输出,根据递归最小二乘法提取级间增益系数,根据级间增益系数对级间增益误差进行校准。本发明提供的级间增益误差校准方法用于提高流水线型模数转换器级间增益系数提取的收敛速度和跟踪性能。
Description
技术领域
本发明涉及模数转换器技术领域,尤其涉及一种级间增益误差校准方法、 装置、设备及介质。
背景技术
流水线型模数转换器在速度和精度间折中,可以达到比较高的采样速度和 比较高的采样精度,因此得到了广泛的应用。流水线型模数转换器主要由n级 流水线,以及最终的延时编码电路组成。对于每一级流水线来说,包括子模数 转换器,子数模转换器,减法器,余量放大器,其中,子数模转换器,减法器 和余量放大器合称为MDAC。
流水线型ADC的误差主要来源于MDAC,具体有两处:受工艺精度带来的 电容失配、先进工艺下的运放增益有限,前者引起DAC误差及线性的级间增益 误差(Inter-stage-error,IGE),后者引起高阶非线性的级间增益误差;幸运的是这 些误差可以通过全数字方式校准,转换性能得到极大地改善;而目前由于低功 耗发展,SHA-less、开环运放等电路创新不断涌现,并相应地更加依赖数字校准 以维持转换性能。
现有技术中采用的LMS迭代实现级间增益误差校准的方法,具有以下问题, 一是梯度噪声过大、稳健性不佳;二是信息利用不充分,历史信息仅反映在级 间增益系数上,收敛过慢;三是随机梯度受输入信号和伪随机噪声序列的影响, 幅值较低则梯度小,影响收敛速度。这些问题导致级间增益误差校准误差大、 收敛慢。
发明内容
本发明的目的在于提供一种级间增益误差校准方法、装置、设备及介质, 用于解决现有级间增益误差校准方法误差大、收敛慢的问题。
为了实现上述目的,本发明提供如下技术方案:
一方面,本发明提供一种级间增益误差校准方法,包括:
获取伪随机噪声序列;
将所述伪随机噪声序列注入流水线型模数转换器的其中一级的子数模转换 器中,得到后级模数转换器的数字码,对所述数字码注入所述伪随机噪声序列 得到后级数字输出;所述流水线型模数转换器包括N级流水线;所述后级模数 转换器包括注入所述伪随机噪声序列的流水线之后的所有流水线;
根据递归最小二乘法,提取流水线型模数转换器的级间增益系数;
基于所述级间增益系数对级间增益误差进行校准。
可选的,根据递归最小二乘法,提取流水线型模数转换器的级间增益系数, 包括:
对所述伪随机噪声序列和所述后级数字输出进行相关运算,得到相关运算 结果;
根据所述相关运算结果将所述伪随机噪声序列和所述数字码进行递归最小 二乘计算,得到流水线型模数转换器的级间增益系数。
可选的,所述根据所述相关运算结果将所述伪随机噪声序列和所述数字码 进行递归最小二乘计算,得到流水线型模数转换器的级间增益系数,包括:
对所述相关运算结果进行优化,得到优化结果;
对所述优化结果构建损失函数;
对所述损失函数建立n时刻正则方程,得到级间增益系数的估计;n为正整 数;
对所述级间增益系数的估计进行迭代计算得到级间增益系数;
根据所述级间增益系数对级间增益误差进行校准;
可选的,所述对所述级间增益系数的估计进行迭代计算得到级间增益系数, 包括:
设定第n时刻与第n-1时刻的级间增益系数的估计的差值的阈值;
对所述级间增益的估计进行迭代处理,当第n时刻与第n-1时刻的级间增益 系数的估计的差值小于设定的阈值,得到所述级间增益系数。
可选的,所述数字码是后级模数转换器对注入所述伪随机噪声序列后得到 本级流水线模拟信号进行量化得到的。
可选的,所述基于所述级间增益系数对级间增益误差进行校准,包括:
子模数转换器对所述的伪随机噪声序列进行量化,得到子模数转换器量化 结果;
将所述子模数转换器量化结果进行增益放大,得到放大结果;
根据所述放大结果以及所述后级数字输出,对所述流水线型模数转换器进 行级间增益误差校准,所述子模数转换器为注入伪随机噪声序列的本级流水线 的子模数转换器。
另一方面,本发明还提供一种级间增益误差校准装置,包括:
伪随机噪声序列产生模块,用于产生伪随机噪声序列;
伪随机噪声序列注入模块,用于将所述伪随机噪声序列注入流水线型模数 转换器的其中一级的子数模转换器中,得到后级模数转换器的数字码,对所述 数字码注入所述伪随机噪声序列得到后级数字输出;所述流水线型模数转换器 包括N级流水线,每一级流水线包括子数模转换器;所述后级模数转换器包括 注入所述伪随机噪声序列的流水线之后的所有流水线;
递归最小二乘模块,用于根据递归最小二乘法,提取流水线型模数转换器 的级间增益系数;
校准模块,用于基于所述级间增益系数对级间增益误差进行校准。
另一方面,本发明还提供一种级间增益误差校准设备,包括处理器以及处 理器耦合的通信接口;所述处理器用于运行计算机程序或指令,以实现所述流 水线型模数转换器级间增益误差校准方法。
另一方面,本发明还提供一种计算机存储介质,所述计算机存储介质中存 储有指令,当所述指令被运行时,实现所述流水线型模数转换器级间增益误差 校准方法。
与现有技术相比,本发明提供的一种级间增益误差校准方法中,注入伪随 机噪声序列使得谐波被打散,频谱更加光滑。使用递归最小二乘方法提取流水 线型模数转换器级间增益系数,有白化作用,在一定程度上降低问题复杂度、 加快收敛。采用本级间增益误差校准方法可以兼容前台校准,实现快速实时校 准,从仿真结果上看,RLS后台校准的收敛速率比LMS后台校准高一个数量级。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分, 本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限 定。在附图中:
图1为本说明书实施例提供的RLS校准级间增益误差过程图;
图2为本说明书实施例中提供的一种级间增益误差校准方法流程示意图;
图3为本说明实施例提供的一种级间增益误差装置的结构示意图;
图4为级间增益估计的收敛过程的仿真结果图;
图5为本说明书实施例提供的一种级间增益误差设备的结构示意图。
具体实施方式
为了便于清楚描述本发明实施例的技术方案,在本发明的实施例中,采用 了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例 如,第一阈值和第二阈值仅仅是为了区分不同的阈值,并不对其先后顺序进行 限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进 行限定,并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是,本发明中,“示例性的”或者“例如”等词用于表示作例子、例 证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不 应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例 性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和 /或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可 以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以 是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少 一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复 数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a, b,c,a和b的结合,a和c的结合,b和c的结合,或a、b和c的结合,其中 a,b,c可以是单个,也可以是多个。
在介绍本发明实施例之前首先对本发明实施例中涉及到的相关名词作如下 释义:
模数转换器,即A/D转换器,或简称ADC,通常是指一个将模拟信号转变 为数字信号的电子元件。
数模转换器,即D/A转换器,简称DAC,它是把数字量转变成模拟的器件。 D/A转换器基本上由4个部分组成,即权电阻网络、运算放大器、基准电源和 模拟开关。
流水线模数转换器:是一种常用模数转换结构,其转换速率较高,常用于 无线通信、CCD图像数据处理、超声监测等高速应用领域。大多数流水线ADC 都采用开关电容电路实现,可以达到较高精度。如果不进行自校正(calibration) 或者电容修正(trimming),流水线ADC只能达到10~12bit的精度,这主要是由 于开关电容电路对电容匹配精度比较敏感。另外,运放的有限增益、参考电压 的精度、开关的电荷注入等因素也都限制了转换器精度的提高。同时,由于工 艺制造过程和工作环境等造成的影响是随机变化的,要消除这类影响需要芯片 本身有自校正的功能。通过自校正,转换器的精度可以达到13~15bit。
递归最小二乘法:简称RLS,以递归方式求解最小平方损失函数来获得最 优解的学习过程。
最小均方算法:简称LMS,LMS算法是基于维纳滤波,然后借助于最速下 降算法发展起来的。通过维纳滤波所求解的维纳解,必须在已知输入信号与期 望信号的先验统计信息,以及再对输入信号的自相关矩阵进行求逆运算的情况 下才能得以确定。因此,这个维纳解仅仅是理论上的一种最优解。所以,又借 助于最速下降算法,以递归的方式来逼近这个维纳解,从而避免了矩阵求逆运 算,但仍然需要信号的先验信息,故而再使用瞬时误差的平方来代替均方误差, 从而最终得出了LMS算法。
目前流水线型模数转换器级间增益误差校准采用的LMS法的每次迭代只具 体使用了当前时刻的数据的伪随机噪声序列和后级数字输出,这会带来几个问 题:一是梯度噪声过大、稳健性不佳;二是信息利用不充分,历史信息仅反映 在级间增益系数上,收敛慢;三是随机梯度受输入信号和伪随机噪声序列的影 响,幅值较低则梯度小,影响收敛速度。这些问题导致LMS自适应滤波器误差 大、收敛慢。
基于上述问题,本发明提出一种级间增益误校准方法,本方案不增加模拟 电路复杂度,也比原有的LMS级间增益校准方法有更快的收敛速度与跟踪性能。 接下来,结合附图对本说明书的实施例进行说明:
本发明的流程原理可以基于图1进行说明:
图1中为一个两级的流水型模数转换器,在实现时,可以包括子模数转换 器1、子数模转换器2,后级模数转换器3,实现原理过程为:输入的模拟信号 Vin首先进入第一级流水线进行转换,同时将缩放后的伪随机噪声序列PN注入 到第一级流水线的子数模转换器2的输入端,第一级的子模数转换器1对输入 信号进行量化得到数字码D1,加上伪随机噪声序列Pn缩放α倍后输入进子数模 转换器2,输入的模拟信号Vin减去子数模转换器2的输出得到模拟信号Vo, 再将模拟信号Vo放大ra倍得到模拟信号Vres送入后级模数转换3,后级模数 转换器3对该模拟信号进行量化得到数字码D2,对D2注入伪随机噪声序列的 补偿得到后级数字输出DoB,将伪随机噪声序列PN和D2进行递归最小二乘计 算,得到级间增益系数的估计ra',D1放大ra'倍后与后级数字输出DoB进行计 算得到整体数字输出Dout。
图2为本说明书实施例中提供的一种级间增益误校准方法流程示意图,如 图2所示,该流程可以包括以下步骤:
步骤201:获取伪随机噪声序列。
伪随机噪声序列是具有某种随机特性的确定的序列,伪随机噪声序列可通 过PN码产生器获取。
步骤202:将伪随机噪声序列注入流水线型模数转换器的其中一级的子数模 转换器中,得到后级模数转换器的数字码,对该数字码注入伪随机噪声序列得 到后级数字输出。
流水线型模数转换器包括N级流水线,在需要校准的流水级注入伪随机噪 声序列。
步骤203:根据递归最小二乘法,提取流水线型模数转换器的级间增益系数。
级间增益系数含有误差,需要对实际的级间增益系数进行提取。
步骤204:基于级间增益系数对级间增益误差进行校准。
级间增益误差是因先进工艺下的运放增益有限引起的。
图2中的方法,通过获取伪随机噪声序列,将伪随机序列注入到流水级模 数转换器其中一级的子数模转换器中,得到后级模数转换器的数字码,对所述 数字码注入所述伪随机噪声序列得到后级数字输出;根据递归最小二乘法,提 取流水线型模数转换器的级间增益系数,基于级间增益系数对级间增益误差进 行校准。通过注入伪随机噪声序列使得谐波被打散,频谱更加光滑。使用递归 最小二乘方法提取流水线型模数转换器级间增益系数,有白化作用,在一定程 度上降低问题复杂度、加快收敛。采用本级间增益误差校准方法可以兼容前台 校准,实现快速实时校准。
基于图2的方案,本说明书实施例还提供了方案的一些具体实施方式,下 面进行说明。
对前述内容提到的根据递归最小二乘法提取流水线型模数转换器的级间增 益系数和基于级间增益系数对级间增益误差进行校准进行说明:
以两级的流水线型模数转换器为例,对根据递归最小二乘法提取流水线型 模数转换器的级间增益系数可以根据以下方式进行实现:
第二级流水级的数字输出D2可以基于公式(1)进行计算:
D2=(QN1-α×Pn)×ra (1)
其中,QN1是第一级流水级的量化噪声,Pn是伪随机噪声序列,ra是第一 级流水级的级间增益系数,α伪随机噪声序列的缩放系数。
注入伪随机噪声序列的补偿的后级ADC的数字输出DoB可以基于公式(2) 进行计算:
其中,ra'是估计的级间增益系数,如果ADC是理想的,即ra不含误差, 对D2作简单加法可以消去Pn的影响。如果估计的级间增益系数ra'不等于实际的 级间增益系数ra,则添加的伪随机噪声序列将不会被完全消除。
对后级ADC的数字输出与相同的伪随机噪声序列进行相关运算,如公式(3) 所示;
因此可以实现实际的级间增益系数ra的提取,如公式(5)所示:
其中samples→∞表示伪随机噪声序列长度趋于无穷,此时e的结果接近于零,实 际的级间增益系数等于级间增益系数的估计。
ra'[n+1]=ra'[n]+μ×DoB[n]×Pn[n] (6)
其中μ为LMS的固定迭代步长,当n趋近于无穷大时,ra'[n]即收敛于实际 的级间增益系数ra。此方法导致LMS自适应滤波器误差大、收敛慢。
为了减小误差,提高收敛速度,可以使用递归最小二乘法进行级间增益系 数的提取,下面进行说明:
对伪随机噪声序列Pn和后级ADC数字输出DoB的相关运算进行优化,即第 二级流水级数字输出D2注入补偿伪随机电平的数字域信息Pn后,与相同的伪随 机电平的数字域信息Pn进行相关运算,随着伪随机噪声序列长度的增加,它们 的相关运算结果将接近零,如公式(7)所示:
其中DoB与Pn均为(1,k)的矩阵,k是迭代次数。
对目标函数公式(6)构建损失函数,如公式(8)所示:
其中λ为遗忘因子(0<λ≤1)。为提取准确的级间增益系数,下面证明该损 失函数的有效性。
将D2带入公式(8),并计算损失函数J(n)对ra'的偏导函数,如公式(9) 所示:
其中,当公式(9)等于0时,可以得到此时ra'-ra=0,即此时估计的级间 增益系数ra'等于实际的级间增益系数ra。
对构建的损失函数建立n时刻正则方程,得到n时刻的级间增益系数的估 计,如公式(10)所示:
其中:
由矩阵求逆定理可得φ(n)的逆矩阵,如公式(13)所示:
对公式(13)进行简化得到公式(14):
其中k(n)为:
对公式(10)中Z(n)对应的式子进行化简得到公式(16):
将上述的公式13-16得到的结果带入公式10中得到RLS迭代公式(17):
根据公式(17)进行RLS迭代计算,设定第n时刻与第n-1时刻的级间增 益系数的估计的差值的阈值,当第n时刻与第n-1时刻的级间增益系数的估计的 差值小于设定的阈值,系数更新结束,得到的级间增益级的估计即为级间增益 系数,从而实现实际级间增益系数的提取。
RLS在实际迭代时,其中参数初始化为:δ=0.004,Θ(0)=1/δ,λ=0.99, 循环迭代过程如下:
上述循环迭代n次实现实际级间增益系数的提取。
基于级间增益系数对级间增益误差进行校准可以根据以下方式进行实现:
同样以两级的流水型模数转换器为例,第一级的子模数转换器对输入信号 进行量化得到数字码D1,该数字码经过增益放大器放大ra倍,得到的放大结果 与后级数字输出进行求和得到总体数字输出,如公式(18)所示:
Dout=D1×ra'+DoB (18)
提取级间增益系数后根据公式(18)即可实现级间增益误差的校准。
为了进一步对上述算法进行验证,可以在MATLAB上构建14bit流水线ADC 模型。令级间增益误差为2%,则ra=3.92,数字域级间增益的估计的初始值 ra′|n=0=4,收敛过程如图4所示:上面的线代表LMS收敛过程,下面的线代 表RLS收敛过程,从仿真结果看,RLS后台校准的收敛速度比LMS后台校准 高一个数量级,随着迭代次数趋于无限大,RLS算法的额外均方误差收敛于零, 收敛曲线平缓。
上述级间增益误差校准的方法,其中RLS为解决实时滤波问题,对新采样 数据的处理都基于之前的数据,是一种迭代的处理方法,同时通过加入的遗忘 因子λ合理权衡了数据沿时间轴上的权值。与LMS相比,RLS将集平均思想改 为时间平均,具体体现在损失函数(loss-function)上;同时LMS的固定迭代步长 μ也被伪随机噪声序列的自相关动逆[φ(n)]-1替代,有白化作用,进而可以一定 程度上降低问题复杂度、加快收敛,同时本方案可以根据实际应用对需要校准 的流水级进行校准。
上述主要从各个网元之间交互的角度对本发明实施例提供的方案进行了介 绍。可以理解的是,各个网元为了实现上述功能,其包含了执行各个功能相应 的硬件结构和/或软件模块。本领域技术人员应该很容易意识到,结合本文中所 公开的实施例描述的各示例的单元及算法步骤,本发明能够以硬件或硬件和计 算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的 方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以 对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认 为超出本发明的范围。
本发明实施例可以根据上述方法示例进行功能模块的划分,例如,可以对 应各个功能划分各个功能模块,也可以将两个或两个以上的功能集成在一个处 理模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能 模块的形式实现。需要说明的是,本发明实施例中对模块的划分是示意性的, 仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
在采用对应各个功能划分各个功能模块的情况下,图3示出了本说明书实 施例提供的一种流水线型模数转换器级间增益误差校准装置的结构示意图。如 图3所示,该装置可以包括:
伪随机噪声序列产生模块301,用于产生伪随机噪声序列;
伪随机噪声序列注入模块302,用于将所述伪随机噪声序列注入流水线型模 数转换器的其中一级的子数模转换器中,得到后级模数转换器的数字码,对所 述数字码注入所述伪随机噪声序列得到后级数字输出,每一级流水线包括子数 模转换器;所述后级模数转换器包括注入所述伪随机噪声序列的流水线之后的 所有流水线;
递归最小二乘模块303,用于根据递归最小二乘法,提取流水线型模数转换 器的级间增益系数;
校准模块304,用于基于所述级间增益系数对级间增益误差进行校准。
可选的,所述递归最小二乘模块,可以包括:
相关运算结果计算子模块,用于对所述伪随机噪声序列和所述后级数字输 出进行相关运算,得到相关运算结果;
递归最小二乘子模块,用于根据所述相关运算结果将所述伪随机噪声序列 和所述数字码进行递归最小二乘计算,得到流水线型模数转换器的级间增益系 数。
可选的,所述递归最小二乘子模块,具体可以包括:
优化单元,用于对所述相关运算结果进行优化,得到优化结果;
损失函数单元,用于对所述优化结果构建损失函数;
正则方程单元,用于对所述损失函数建立n时刻正则方程,得到级间增益 系数的估计;n为正整数;
迭代单元,用于对所述级间增益系数的估计进行迭代计算得到级间增益系 数;
可选的,所述迭代单元,具体可以用于:
设定第n时刻与与第n-1时刻的级间增益系数的估计的差值的阈值;
对所述级间增益的估计进行迭代处理,当第n时刻与第n-1时刻的级间增益 系数的估计的差值小于设定的阈值,得到所述级间增益系数。
可选的,所述伪随机噪声注入模块中提到的数字码是后级模数转换器对注 入所述伪随机噪声序列后得到本级流水线模拟信号进行量化得到的。
可选的,所述校准模块,可以包括:
量化单元,用于子模数转换器对所述伪随机噪声序列进行量化,得到子模 数转换器量化结果;
放大单元,用于对所述子模数转换器量化结果进行增益方法,得到放大结 果;
校准单元,用于根据所述放大结果以及所述后级数字输出对所述流水线行 模数转换器进行级间增益误差校准;所述子模数转换器为注入伪随机噪声序列 的本级流水线的子模数转换器。
在采用对应集成单元的情况下,图5示出本说明书实施例提供的一种级间 增益误差校准设备的结构示意图。如图5所示,该级间增益误差校准设备,可 以包括:
通信单元/通信接口:用于获取伪随机噪声序列;
处理单元/处理器,用于将所述伪随机噪声序列注入流水线型模数转换器的 其中一级的子数模转换器中,得到后级模数转换器的数字码,对所述数字码注 入所述伪随机噪声序列得到后级数字输出;
根据递归最小二乘法,提取流水线型模数转换器的级间增益系数;
基于所述级间增益系数对级间增益误差进行校准。
如图5所示,该终端设备还可以包括通信线路。通信线路可包括一通路, 在上述组件之间传送信息。
可选的,如图5所示,该终端设备还可以包括存储器。存储器用于存储执 行本发明方案的计算机执行指令,并由处理器来控制执行。处理器用于执行存 储器中存储的计算机执行指令,从而实现本发明实施例提供的方法。
如图5所示,存储器可以是只读存储器(read-only memory,ROM)或可存 储静态信息和指令的其他类型的静态存储设备,随机存取存储器(random access memory,RAM)或者可存储信息和指令的其他类型的动态存储设备,也可以是 电可擦可编程只读存储器(electrically erasable programmable read-only memory, EEPROM)、只读光盘(compact disc read-only memory,CD-ROM)或其他光 盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟 等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令 或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质,但不 限于此。存储器可以是独立存在,通过通信线路与处理器相连接。存储器也可 以和处理器集成在一起。
可选的,本发明实施例中的计算机执行指令也可以称之为应用程序代码, 本发明实施例对此不作具体限定。
在具体实现中,作为一种实施例,如图5所示,处理器可以包括一个或多 个CPU,如图5中的CPU0和CPU1。
在具体实现中,作为一种实施例,如图5所示,终端设备可以包括多个处 理器,如图5中的处理器。这些处理器中的每一个可以是一个单核处理器,也 可以是一个多核处理器。
基于同样的思路,本说明书实施例还提供了上述实施例对应的一种计算机 存储介质,计算机存储介质中存储有指令,当指令被运行时,用于实现:
获取伪随机噪声序列;
将所述伪随机噪声序列注入流水线型模数转换器的其中一级的子数模转换 器中,得到后级模数转换器的数字码,对所述数字码注入所述伪随机噪声序列 得到后级数字输出;
根据递归最小二乘法,提取流水线型模数转换器的级间增益系数;
基于所述级间增益系数对级间增益误差进行校准。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组 合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实 现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载 和执行所述计算机程序或指令时,全部或部分地执行本发明实施例所述的流程 或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用 户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存 储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输, 例如,所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中 心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传 输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集 成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可 以是磁性介质,例如,软盘、硬盘、磁带;也可以是光介质,例如,数字视频 光盘(digital video disc,DVD);还可以是半导体介质,例如,固态硬盘(solid state drive,SSD)。
尽管在此结合各实施例对本发明进行了描述,然而,在实施所要求保护的 本发明过程中,本领域技术人员通过查看附图、公开内容、以及所附权利要求 书,可理解并实现公开实施例的其他变化。在权利要求中,“包括”(comprising) 一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器 或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求 中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述,显而易见的,在不脱 离本发明的精神和范围的情况下,可对其进行各种修改和组合。相应地,本说 明书和附图仅仅是所附权利要求所界定的本发明的示例性说明,且视为已覆盖 本发明范围内的任意和所有修改、变化、组合或等同物。显然,本领域的技术 人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样, 倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内, 则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种级间增益误差校准方法,其特征在于,包括:
获取伪随机噪声序列;
将所述伪随机噪声序列注入流水线型模数转换器的其中一级的子数模转换器中,得到后级模数转换器的数字码,对所述数字码注入所述伪随机噪声序列得到后级数字输出;所述流水线型模数转换器包括N级流水线;所述后级模数转换器包括注入所述伪随机噪声序列的流水线之后的所有流水线;
根据递归最小二乘法,提取流水线型模数转换器的级间增益系数;
基于所述级间增益系数对级间增益误差进行校准。
2.根据权利要求1所述一种级间增益误差校准方法,其特征在于,根据递归最小二乘法,提取流水线型模数转换器的级间增益系数,包括:
对所述伪随机噪声序列和所述后级数字输出进行相关运算,得到相关运算结果;
根据所述相关运算结果将所述伪随机噪声序列和所述数字码进行递归最小二乘计算,得到流水线型模数转换器的级间增益系数。
3.根据权利要求2所述一种级间增益误差校准方法,其特征在于,所述根据所述相关运算结果将所述伪随机噪声序列和所述数字码进行递归最小二乘计算,得到流水线型模数转换器的级间增益系数,包括:
对所述相关运算结果进行优化,得到优化结果;
对所述优化结果构建损失函数;
对所述损失函数建立n时刻正则方程,得到级间增益系数的估计;n为正整数;
对所述级间增益系数的估计进行迭代计算得到级间增益系数;
根据所述级间增益系数对级间增益误差进行校准。
4.根据权利要求3所述一种级间增益误差校准方法,其特征在于,所述对所述级间增益系数的估计进行迭代计算得到级间增益系数,包括:
设定第n时刻与第n-1时刻的级间增益系数的估计的差值的阈值;
对所述级间增益的估计进行迭代处理,当第n时刻与第n-1时刻的级间增益系数的估计的差值小于设定的阈值,得到所述级间增益系数。
5.根据权利要求1所述一种级间增益误差校准方法,其特征在于,所述数字码是后级模数转换器对注入所述伪随机噪声序列后得到本级流水线模拟信号进行量化得到的。
6.根据权利要求1所述一种级间增益误差校准方法,其特征在于,所述基于所述级间增益系数对级间增益误差进行校准,包括:
子模数转换器对所述伪随机噪声序列进行量化,得到子模数转换器量化结果;
将所述子模数转换器量化结果进行增益放大,得到放大结果;
根据所述放大结果以及所述后级数字输出,对所述流水线型模数转换器进行级间增益误差校准,所述子模数转换器为注入伪随机噪声序列的本级流水线的子模数转换器。
7.一种级间增益误差校准装置,其特征在于,包括:
伪随机噪声序列产生模块,用于产生伪随机噪声序列;
伪随机噪声序列注入模块,用于将所述伪随机噪声序列注入流水线型模数转换器的其中一级的子数模转换器中,得到后级模数转换器的数字码,对所述数字码注入所述伪随机噪声序列得到后级数字输出;所述流水线型模数转换器包括N级流水线,每一级流水线包括子数模转换器;所述后级模数转换器包括注入所述伪随机噪声序列的流水线之后的所有流水线;
递归最小二乘模块,用于根据递归最小二乘法,提取流水线型模数转换器的级间增益系数;
校准模块,用于基于所述级间增益系数对级间增益误差进行校准。
8.一种级间增益误差校准设备,其特征在于,包括处理器以及处理器耦合的通信接口;所述处理器用于运行计算机程序或指令,以实现如权利要求1~6任一项所述流水线型模数转换器级间增益误差校准方法。
9.一种计算机存储介质,其特征在于,所述计算机存储介质中存储有指令,当所述指令被运行时,实现权利要求1~6任一项所述流水线型模数转换器级间增益误差校准方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210156931.5A CN114584140B (zh) | 2022-02-21 | 2022-02-21 | 一种级间增益误差校准方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210156931.5A CN114584140B (zh) | 2022-02-21 | 2022-02-21 | 一种级间增益误差校准方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114584140A true CN114584140A (zh) | 2022-06-03 |
CN114584140B CN114584140B (zh) | 2022-09-20 |
Family
ID=81773140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210156931.5A Active CN114584140B (zh) | 2022-02-21 | 2022-02-21 | 一种级间增益误差校准方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114584140B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115589228A (zh) * | 2022-11-24 | 2023-01-10 | 奉加微电子(昆山)有限公司 | Pipeline-SAR ADC非线性误差的校准方法、*** |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080232453A1 (en) * | 2007-03-22 | 2008-09-25 | Zoran Corporation | Combining least squares and least mean squares algorithms to determine equalizer tap values |
JP2011205191A (ja) * | 2010-03-24 | 2011-10-13 | Renesas Electronics Corp | アナログ・デジタル変換器 |
US20140062738A1 (en) * | 2012-09-05 | 2014-03-06 | Broadcom Corporation | Successive equalizer for analog-to-digital converter (adc) error correction |
CN103840827A (zh) * | 2013-12-19 | 2014-06-04 | 北京时代民芯科技有限公司 | 一种流水线adc级间增益校准方法 |
CN103973306A (zh) * | 2014-04-04 | 2014-08-06 | 华南理工大学 | 一种流水线adc的后台数字校准装置及方法 |
CN203984396U (zh) * | 2014-04-04 | 2014-12-03 | 华南理工大学 | 一种流水线adc的后台数字校准装置 |
US9143147B1 (en) * | 2014-07-03 | 2015-09-22 | Keysight Technologies, Inc. | Calibration of inter-slice gain and offset errors in time-interleaved analog-to- digital converter |
CN110880935A (zh) * | 2019-12-11 | 2020-03-13 | 西安邮电大学 | 一种用于高速模数转换器的误差校准方法及*** |
CN111585574A (zh) * | 2020-05-29 | 2020-08-25 | 成都华微电子科技有限公司 | 一种流水线模数转换器 |
US11025262B1 (en) * | 2020-09-30 | 2021-06-01 | Chengdu Huawei Electronic Technology Co., Ltd. | Pipelined analog-to-digital converter |
CN113114247A (zh) * | 2021-04-19 | 2021-07-13 | 电子科技大学 | 基于比较时间探测器的流水线adc级间增益校准方法 |
CN113169738A (zh) * | 2018-12-07 | 2021-07-23 | 斯维尔***公司 | 使用混合信号电路中的正交函数的自适应非线性识别与补偿 |
-
2022
- 2022-02-21 CN CN202210156931.5A patent/CN114584140B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080232453A1 (en) * | 2007-03-22 | 2008-09-25 | Zoran Corporation | Combining least squares and least mean squares algorithms to determine equalizer tap values |
JP2011205191A (ja) * | 2010-03-24 | 2011-10-13 | Renesas Electronics Corp | アナログ・デジタル変換器 |
US20140062738A1 (en) * | 2012-09-05 | 2014-03-06 | Broadcom Corporation | Successive equalizer for analog-to-digital converter (adc) error correction |
CN103840827A (zh) * | 2013-12-19 | 2014-06-04 | 北京时代民芯科技有限公司 | 一种流水线adc级间增益校准方法 |
CN103973306A (zh) * | 2014-04-04 | 2014-08-06 | 华南理工大学 | 一种流水线adc的后台数字校准装置及方法 |
CN203984396U (zh) * | 2014-04-04 | 2014-12-03 | 华南理工大学 | 一种流水线adc的后台数字校准装置 |
US9143147B1 (en) * | 2014-07-03 | 2015-09-22 | Keysight Technologies, Inc. | Calibration of inter-slice gain and offset errors in time-interleaved analog-to- digital converter |
CN113169738A (zh) * | 2018-12-07 | 2021-07-23 | 斯维尔***公司 | 使用混合信号电路中的正交函数的自适应非线性识别与补偿 |
CN110880935A (zh) * | 2019-12-11 | 2020-03-13 | 西安邮电大学 | 一种用于高速模数转换器的误差校准方法及*** |
CN111585574A (zh) * | 2020-05-29 | 2020-08-25 | 成都华微电子科技有限公司 | 一种流水线模数转换器 |
US11025262B1 (en) * | 2020-09-30 | 2021-06-01 | Chengdu Huawei Electronic Technology Co., Ltd. | Pipelined analog-to-digital converter |
CN113114247A (zh) * | 2021-04-19 | 2021-07-13 | 电子科技大学 | 基于比较时间探测器的流水线adc级间增益校准方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115589228A (zh) * | 2022-11-24 | 2023-01-10 | 奉加微电子(昆山)有限公司 | Pipeline-SAR ADC非线性误差的校准方法、*** |
Also Published As
Publication number | Publication date |
---|---|
CN114584140B (zh) | 2022-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9768793B2 (en) | Adaptive digital quantization noise cancellation filters for mash ADCs | |
Chiu | Inherently linear capacitor error-averaging techniques for pipelined A/D conversion | |
Yuan et al. | A 12-bit 20 MS/s 56.3 mW pipelined ADC with interpolation-based nonlinear calibration | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
CN114465622B (zh) | 一种流水线模数转换器误差提取方法、装置、设备及介质 | |
CN113114247B (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
JPH11274927A (ja) | パイプライン接続a/d変換器のためのデジタル自己較正方式 | |
Centurelli et al. | Behavioral modeling for calibration of pipeline analog-to-digital converters | |
CN110880935A (zh) | 一种用于高速模数转换器的误差校准方法及*** | |
CN114584140B (zh) | 一种级间增益误差校准方法、装置、设备及介质 | |
CN116015292A (zh) | 一种基于全连接神经网络的adc校准方法 | |
CN113271102B (zh) | 流水线模数转换器 | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
Liu et al. | High-order multi-bit incremental converter with Smart-DEM algorithm | |
CN115642915B (zh) | 一种流水线逐次逼近型adc位权校准***和方法 | |
Peng et al. | A neural network based calibration technique for TI-ADCs with derivative information | |
CN112953546B (zh) | 基于自动归零的逐次逼近型模拟数字转换器及工作方法 | |
US20120274492A1 (en) | Method for improving the performance of the summing-node sampling calibration algorithm | |
CN117335802B (zh) | 一种基于神经网络的流水线模数转换器后台校准方法 | |
Verma | An ultra low power ADC for wireless micro-sensor applications | |
CN116979965A (zh) | 一种多维度多路模数转换器校准方法、装置及电子设备 | |
CN113872598A (zh) | 基于直方图统计的流水线adc后台数字校准方法及装置 | |
Du et al. | A/D converter architectures for energy-efficient vision processor | |
CN114448435B (zh) | 一种比较器阈值误差校准方法、装置、设备及介质 | |
Li et al. | 1.5 bit-per-stage 8-bit Pipelined CMOS A/D Converter for Neuromophic Vision Processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |