CN114580340A - 芯片电源去耦仿真优化方法和装置 - Google Patents
芯片电源去耦仿真优化方法和装置 Download PDFInfo
- Publication number
- CN114580340A CN114580340A CN202210196484.6A CN202210196484A CN114580340A CN 114580340 A CN114580340 A CN 114580340A CN 202210196484 A CN202210196484 A CN 202210196484A CN 114580340 A CN114580340 A CN 114580340A
- Authority
- CN
- China
- Prior art keywords
- resource consumption
- resource
- preset
- total
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 129
- 238000004088 simulation Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 215
- 238000013461 design Methods 0.000 claims abstract description 36
- 238000004364 calculation method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000004643 material aging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及一种芯片电源去耦仿真优化方法和装置。本申请能够在保证芯片电源满足质量标准，提高芯片***设计成功率的同时，又能满足预设资源范围，节约资源消耗成本，减少试错成本，提高芯片设计效率。该方法包括：获取待设计芯片的初始印刷电路板设计图，基于该初始印刷电路板设计图采集初始电路参数；将初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整上述电容器件参数直至电源完整性仿真模型的电源仿真性能参数满足预设需求标准；基于调整后的电容器件参数计算资源消耗分量，并将资源消耗分量输入预设的资源优化模型，调整上述资源消耗分量直至预设的资源优化模型输出的资源消耗总量满足预设资源范围；输出调整后的资源消耗分量。
Description
技术领域
本申请涉及半导体芯片技术领域，特别是涉及一种芯片电源去耦仿真优化方法和装置。
背景技术
处理器芯片被广泛应用于电脑、手机、深度学***整，而是有较多的波动和噪声，进而影响整个芯片的性能，例如显卡硬件电路工作不稳定导致的花屏问题。
为了保证电源完整性，目前芯片设计中多采用电源去耦方法，电源去耦是指为电源引脚设计合适的电容，以滤除电源噪声，保证电源能够满足***性能需求。现有的电源去耦方法多为堆料派或经验派，堆料派是指为电源芯片的每个引脚处增加电容的类型、数量，越多越好。经验派是指凭借工程师过往积累的经验设计电源去耦电路。
但随着目前的芯片电路向着大规模集成化电路方向发展，单板的密度也越来越高，对电源完整性的要求也越来越高，而堆料派容易增加一堆不必要的电容，占据宝贵的PCB空间，经验派每次需要对处理器芯片进行实测，因此至少需要一次到两次的制版迭代周期，增加了试错成本。可见，现有的电源去耦方法耗费较多的资源成本，不利于提高芯片设计效率。
发明内容
基于此，有必要针对上述技术问题，提供一种芯片电源去耦仿真优化方法和装置。
第一方面，本申请提供了一种芯片电源去耦仿真优化方法。所述方法包括：
获取待设计芯片的初始印刷电路板设计图，基于所述初始印刷电路板设计图采集初始电路参数；
将所述初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整所述电容器件参数直至所述电源完整性仿真模型输出的电源仿真性能参数满足预设需求标准；
基于调整后的电容器件参数计算资源消耗分量，并将所述资源消耗分量输入预设的资源优化模型，调整所述资源消耗分量直至所述预设的资源优化模型输出的资源消耗总量满足预设资源范围；
输出调整后的资源消耗分量。
在其中一个实施例中，所述将所述资源消耗分量输入预设的资源优化模型，调整所述资源消耗分量直至所述预设的资源优化模型输出的资源消耗总量满足预设资源范围，包括：
将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量；
调整各个所述资源消耗分量，直至所述资源消耗总量满足所述预设范围。
在其中一个实施例中，所述资源消耗分量包括电容数量和电容平均资源消耗量；所述将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量，包括：
将所述电容数量和所述电容平均资源消耗量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述电容数量和所述电容平均资源消耗量的第一乘积，将所述第一乘积作为所述资源消耗总量。
在其中一个实施例中，所述资源消耗分量还包括电容种类；所述将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量，包括：
将所述电容数量、所述电容平均资源消耗量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述电容数量、所述电容平均资源消耗量和所述电容种类的第二乘积，将所述第二乘积作为所述资源消耗总量。
在其中一个实施例中，所述方法还包括：
基于所述电容数量和所述电容种类计算总电容所占面积；
将所述总电容所占面积、所述电容数量、所述电容平均资源消耗量、所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类的第三乘积，将所述第三乘积作为所述资源消耗总量。
在其中一个实施例中，所述资源消耗分量还包括时间资源；所述将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量，包括：
将所述时间资源、所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述时间资源、所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类的第四乘积，将所述第四乘积作为所述资源消耗总量。
在其中一个实施例中，所述资源消耗分量包括电容数量、电容种类；所述方法还包括：
将所述电容数量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算总电容所占面积，将所述总电容所占面积作为所述资源消耗总量。
在其中一个实施例中，所述方法还包括：
将所述调整后的资源消耗分量输入所述电源完整性仿真模型中，输出二次仿真性能参数；
若所述二次仿真性能参数满足所述需求标准，则将所述调整后的资源消耗分量作为最佳去耦电容组合结果。
在其中一个实施例中，所述方法还包括：
若所述二次仿真性能参数不满足所述需求标准，则继续调整所述电容器件参数，直至最终调整后的电容器件参数能够使得所述电容仿真性能参数满足所述需求标准，且相应的资源消耗分量能够使得资源消耗总量满足所述预设资源范围；
将所述最终调整后的电容器件参数对应的资源消耗分量作为最佳去耦电容组合结果。
第二方面，本申请还提供了一种芯片电源去耦仿真优化装置。所述装置包括：
电路板设计图获取模块，用于获取待设计芯片的初始印刷电路板设计图，基于所述初始印刷电路板设计图采集初始电路参数；
电源完整性仿真模块，用于将所述初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整所述电容器件参数直至所述电源完整性仿真模型输出的电源仿真性能参数满足预设需求标准；
资源消耗分量调整模块，用于基于调整后的电容器件参数计算资源消耗分量，并将所述资源消耗分量输入预设的资源优化模型，调整所述资源消耗分量直至所述预设的资源优化模型输出的资源消耗总量满足预设资源范围；
资源消耗分量输出模块，用于输出调整后的资源消耗分量。
上述芯片电源去耦仿真优化方法和装置，通过获取待设计芯片的初始印刷电路板设计图，基于该初始印刷电路板设计图采集初始电路参数；将初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整上述电容器件参数直至电源完整性仿真模型的电源仿真性能参数满足预设需求标准；基于调整后的电容器件参数计算资源消耗分量，并将资源消耗分量输入预设的资源优化模型，调整上述资源消耗分量直至预设的资源优化模型输出的资源消耗总量满足预设资源范围；输出调整后的资源消耗分量。本申请首先通过电源完整性仿真模型设计出满足质量标准的去耦电容器件参数，再资源优化模型对上述去耦电容器件参数进行调整优化，使得优化后的去耦电容的数量、类型能够满足预设资源范围，与传统的堆料派和经验派去耦方法相比，这种方法在保证芯片电源满足质量标准，提高芯片***设计成功率的同时，又能满足预设资源范围，节约资源消耗成本，也能减少试错成本，加快研发进度，进一步提高了芯片设计效率。
附图说明
图1为一个实施例中芯片电源去耦仿真优化方法的流程示意图；
图2为一个实施例中单个电容的工作特性曲线；
图3为一个实施例中多个电容的工作特性曲线；
图4为另一个实施例中芯片电源去耦仿真优化方法的流程示意图；
图5为一个实施例中芯片电源去耦仿真优化装置的结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请实施例提供的芯片电源去耦仿真优化方法，可以应用于终端设备或服务器。其中，终端设备可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备，物联网设备可为智能音箱、智能电视、智能空调、智能车载设备等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。服务器可以用独立的服务器或者是多个服务器组成的服务器集群来实现。
在一个实施例中，如图1所示，提供了一种芯片电源去耦仿真优化方法，以该方法应用于上述终端为例进行说明，包括以下步骤：
步骤S101，获取待设计芯片的初始印刷电路板设计图，基于该初始印刷电路板设计图采集初始电路参数；
其中，芯片是半导体元件产品的统称，例如可以是计算机设备中的CPU(centralprocessing unit，中央处理器)、GPU(graphics processing unit，图形处理器)，或者自动控制***的微芯片(microchip)等，普遍来讲，芯片是由集成电路和O-S-D器件(Optoelectronic，Sensor，Discrete)(即光电器件，传感器和分立器件)构成，其中，集成电路占比80％左右，集成电路主要是由晶体管构成。本文对芯片类型不作限制。待设计芯片是指需要设计的目标芯片，该目标芯片根据实际应用场景的不同可以为不同类型，例如车载***中的芯片或计算机设备中的中央处理器。在芯片设计过程中，首先根据***原理完成初始PCB(printed circuit board，印刷电路板)的设计，该初始PCB即为上述初始印刷电路板设计图。初始电路参数是指该待设计芯片的工作电压、电流、负载大小、负载频率以及初始PCB设计图中走线产生的阻抗、寄生电感等。
具体地，在芯片初步设计完成，形成***原理图和初始PCB设计图后，计算机设备可基于该初始PCB设计图统计该芯片用到的电路元器件，并形成物料表(BOM，Bill ofMaterial)，根据上述***原理图、初始PCB设计图和上述物料表(BOM)提取该待设计芯片中影响电源层(由于PCB是一层一层设计的，可将电源部分称为电源层，也可称为电源模块)的初始电路参数，其中，电源模块可以不止一块，可对每一块电源模块单独分析，本文仅以一个电源模块的去耦仿真优化过程进行说明，其他类同。
步骤S102，将初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整所述电容器件参数直至该电源完整性仿真模型的输出的电源仿真性能参数满足预设需求标准。
其中，电源完整性(PI)仿真是指在电路设计阶段通过对芯片的各种参数的模拟和分析，设计合适的电源去耦电路，使得电源分配***能够提供稳定可靠的电能，保证***性能。电源完整性仿真模型可以是提前设置好的软件模型。电容器件参数包括电容的自谐振频率和阻抗等。电容器件参数是指电容的容值、封装属性等。
此处先介绍电源去耦的工作原理。众所周知，电源模块(或称电源分配模块)是将电源功率从电源端输送给负载的电路，电流通过电源分配模块从电源端流向负载端，再经过电源分配模块流回电源端。理想模型中，电路中的导线都是无阻抗、无寄生电感、无寄生电容的，理想电源也是能够稳定地保持所需电压，且能够在负载需求电流突然变大时能够提供瞬时响应电流，但实际应用中，由于导线也是带有阻抗、且负载需求会随时波动的，导致电源不能达到理想电源的效果，电源输出波形具有较多噪声。为了保持电源的稳定供应，实践发现为电源引脚处接上足够的电容能够起到滤波作用，能够滤除多余噪声，使得电源更趋向完美，即去除电源受导线或负载的影响(也称去耦作用)，本文中的电容也称为去耦电容，电源模块去耦的基本要求是使得等效电源的阻抗足够小。
对于单个电容来说，其工作特性曲线如图2所示，横轴代表工作频率f，纵轴代表电容的阻抗z，每个电容都具有一个自谐振点(也称谐振点)，在自谐振点处，电容的阻抗最小，因此可在电源模块中添加电容降低阻抗，实现去耦(滤波)作用。
但是由于单个电容的自谐振点仅有一个，这是电容的固有属性，由电容的容值、材料和封装类型决定，无法随意更改，使用单个电容无法使得电源模块适应宽范围的工作频率，因此需要多个电容联合使用。目前常用的做法是利用多个不同容值的电容，构成一个低阻抗的频带，如图3所示，可以保证在电源能够工作在较宽的低阻抗频带范围，保证***的稳定工作。
具体来说，上述步骤S102中，先将初始电路参数例如负载大小、负载频率等以及电容器件参数例如容值等输入电源完整性仿真模型中，得到电源仿真性能参数例如阻抗、寄生电感等，通过调整到电容器件参数例如增加电容类型、数量等经过多次仿真，得到最终电源仿真性能参数满足预设需求标准，该预设需求标准并不唯一，可根据芯片应用场景和用户的实际需求灵活设置。此时，电源完整性仿真完成，该芯片电源模块能够在上述调整后的电容器件参数的作用下稳定工作。
步骤S103，基于调整后的电容器件参数计算资源消耗分量，并将资源消耗分量输入预设的资源优化模型，调整资源消耗分量直至预设的资源优化模型输出的资源消耗总量满足预设资源范围。
其中，资源消耗分量是指在电源去耦过程中所消耗的资源，例如电容数量、电容类型、花费时间、PCB面积以及其他成本因素。资源消耗总量是指在上述资源消耗分量综合影响下，整个芯片电源优化过程中所消耗的资源消耗总体结果，实践表明，该总体结果并非各个分量的简单叠加。资源优化模型是指能够使得减少上述资源消耗总体结果的优化方法。该资源优化模型可以是各个资源消耗分量的总乘积。
具体来说，针对调整后的电容器件参数计算资源消耗分量，例如本次优化过程共计消耗的电容的总数量、电容的种类、使用电容占PCB板的总面积、花费时间等资源消耗分量，将这些分量输入上述预设的资源优化模型，不断调整各个分量的大小，直至最终个分量的总乘积(即资源消耗总量)满足预设资源范围，该预设资源范围是指事先预设的投入资源总成本，可根据实际需求灵活设置。
进一步来说，上述资源消耗分量的调整并非随意调整，还需要考虑到调整后的分量能够使得电源完整性满足预设需求标准，可调整花费时间、使用电容占PCB板的总面积等。
步骤S104，输出调整后的资源消耗分量。
具体地，输出上述调整后的资源消耗分量，并按各个分量对应的电容类型、电容数量进行下一步处理，例如开始采购并投板生产。
上述实施例，首先通过电源完整性仿真模型设计出满足质量标准的去耦电容器件参数，再资源优化模型对上述去耦电容器件参数进行调整优化，使得优化后的去耦电容的数量、类型能够满足预设资源范围，与传统的堆料派和经验派去耦方法相比，这种方法在保证芯片电源满足质量标准，提高芯片***设计成功率的同时，又能满足预设资源范围，节约资源消耗成本，也能减少试错成本，加快研发进度，进一步提高了芯片设计效率。
在一实施例中，上述步骤S103包括：将资源消耗分量输入预设的资源优化模型，通过预设的资源优化模型计算各个资源消耗分量的总乘积，将乘积作为资源消耗总量；调整各个资源消耗分量，直至资源消耗总量满足预设范围。
我们经过计算发现，资源消耗总量与各个资源消耗分量的总乘积直接相关，因此可将各个资源消耗分量的总乘积作为资源消耗总量。
具体地，将资源消耗分量例如使用电容的总数量、使用电容的种类输入上述资源优化模型，调整模型输入分量的大小直至各资源消耗分量的总乘积满足预设资源范围例如在[10，25]区间范围内。
上述实施例，通过经验分析得到资源消耗总量与各分量的关系，有利于构建资源优化模型实现资源投入的自动优化，提高资源优化的效率。
在一实施例中，上述资源消耗分量包括电容数量和电容平均资源消耗量，上述步骤S103包括：将电容数量和电容平均资源消耗量输入预设的资源优化模型，通过预设的资源优化模型计算电容数量和电容平均资源消耗量的第一乘积，将第一乘积作为资源消耗总量。
具体地，可以设置资源消耗总量的计算方式如下述公式(1)所示：
Decoupling Cap Total Cost＝Quantity×Mean Vlue (1)
其中，Quantity表示电容数量；Mean Vlue表示使用电容的平均消耗资源(例如可以是平均单价或平均制造时间等)；Decoupling Cap Total Cost表示资源消耗总量，也即述电容数量和电容平均资源消耗量的第一乘积。
上述实施例，通过经验分析得到资源消耗总量与电容数量、电容的平均消耗资源的相关性，有利于构建合适的资源优化模型实现资源投入的自动优化，提高资源优化的效率。
在一实施例中，上述资源消耗分量还包括电容种类，上述步骤S103包括：将电容数量、电容平均资源消耗量和电容种类输入预设的资源优化模型，通过预设的资源优化模型计算电容数量、电容平均资源消耗量和电容种类的第二乘积，将第二乘积作为资源消耗总量。
具体地，可以设置资源消耗总量的计算方式如下述公式(2)所示：
Decoupling Cap Total Cost＝Quantity×Mean Vlue×Kinds (2)
其中，Quantity表示电容数量；Mean Vlue表示使用电容的平均消耗资源(例如可以是平均单价或平均制造时间等)；Kinds表示电容种类；Decoupling Cap Total Cost表示资源消耗总量，也即述电容数量、电容平均资源消耗量和电容种类的第二乘积。
上述实施例，通过经验分析得到资源消耗总量与电容数量、电容种类和电容的平均消耗资源的相关性，有利于构建合适的资源优化模型实现资源投入的自动优化，提高资源优化的效率。
在一实施例中，上述步骤S103包括：基于电容数量和电容种类计算总电容所占面积；将总电容所占面积、电容数量、电容平均资源消耗量、电容种类输入预设的资源优化模型，通过预设的资源优化模型计算总电容所占面积、电容数量、电容平均资源消耗量和电容种类的第三乘积，将第三乘积作为资源消耗总量。
具体地，由于电容会根据种类的不同而具有不同的底面积，因此，可基于电容种类查询每种电容的底面积，根据电容数量和电容种类计算总电容所占面积PCB Area；在上述公式(2)的基础上，可以设置资源消耗总量的计算方式如下述公式(3)所示：
Decoupling Cap Total Cost＝Quantity×Mean Vlue×Kinds×PCB Area (3)
其中，Quantity表示电容数量；Mean Vlue表示使用电容的平均消耗资源(例如可以是平均单价或平均制造时间等)；Kinds表示电容种类；PCB Area表示总电容所占面积；Decoupling Cap Total Cost表示资源消耗总量，也即述电容数量、电容平均资源消耗量、电容种类、总电容所占面积的第三乘积。
上述实施例，通过经验分析得到资源消耗总量与电容数量、电容平均资源消耗量、电容种类、总电容所占面积的相关性，有利于构建合适的资源优化模型实现资源投入的自动优化，提高资源优化的效率。
在一实施例中，上述资源消耗分量还包括时间资源，上述步骤S103包括：将时间资源、总电容所占面积、电容数量、电容平均资源消耗量和电容种类输入预设的资源优化模型，通过预设的资源优化模型计算时间资源、总电容所占面积、电容数量、电容平均资源消耗量和电容种类的第四乘积，将第四乘积作为资源消耗总量。
具体来说，我们归纳资源消耗总量的计算方式如下述公式(4)所示：
Decoupling Cap Total Cost＝Quantity×Kinds×Mean Vlue×PCB Area×Time(4)
其中，Quantity表示使用电容的总数量；Kinds：表示使用电容的种类；Mean Vlue表示使用电容的平均消耗资源(例如平均单价)；PCB Area表示使用电容占PCB板的总面积；Time表示花费时间；Decoupling Cap Total Cost表示资源消耗总量，也即述各个分量的第四乘积。
上述实施例，通过经验分析得到资源消耗总量与电容数量、电容平均资源消耗量、电容种类、总电容所占面积、花费时间的相关性，有利于构建合适的资源优化模型实现资源投入的自动优化，提高资源优化的效率。
在一实施例中，上述资源消耗分量包括电容数量、电容种类；该方法还包括：将电容数量和电容种类输入预设的资源优化模型，通过预设的资源优化模型计算总电容所占面积，将总电容所占面积作为资源消耗总量。
具体地，上述资源优化模型可根据输入的电容种类查询得到与种类对应的底面积，并根据每种电容的数量计算出总电容所占面积PCB Area，将该总电容所占面积PCBArea作为资源消耗总量。
上述实施例，通过计算总电容所占面积的相关性，有利于后续调整电容种类和数量，介绍总电容所占面积，节约宝贵的PCB面积资源。
在一实施例中，上述方法还包括：将调整后的资源消耗分量输入电源完整性仿真模型中，输出二次仿真性能参数；若二次仿真性能参数满足需求标准，则将调整后的资源消耗分量作为最佳去耦电容组合结果。
具体地，如图4所示，图4展示了芯片电源去耦仿真优化方法的又一流程示意图，包括：
第一步，***初步设计。主要完成***原理图和PCB的设计，并且列出物料表(BOM)，用于后续步骤计算；
第二步，电源完整性仿真(PI)。设计完成的PCB进行电源完整性仿真，通过冗余的电容进行去耦，保证仿真性能良好。
第三步，代入上述公式(1)-(4)中任一项计算，进行优化。如果资源消耗总量在预设资源范围内，则进行下一步PCB投板和上件生产。
进一步地，如果资源消耗总量过高，则需要修改电容的数量和电容的容值等参数后，进行二次PI仿真，仿真输出的二次仿真性能参数满足上述预设需求标准，则将上述调整后的资源消耗分量作为最佳去耦电容组合结果。
第四步，PCB投板/生产。
第五步，PCB规模量产。
上述实施例，通过对优化后的电容器件参数进行二次PI仿真，进一步保证了优化的器件参数既能满足电源完整性要求又能保证节约资源投入。
在一实施例中，如图4所示，上述方法还包括：若二次仿真性能参数不满足需求标准，则继续调整电容器件参数，直至最终调整后的电容器件参数能够使得电容仿真性能参数满足预设需求标准，且相应的资源消耗分量能够使得资源消耗总量满足预设资源范围；将最终调整后的电容器件参数对应的资源消耗分量作为最佳去耦电容组合结果。
上述实施例，通过对优化后的电容器件参数反复进行PI仿真，进一步保证了优化的器件参数既能满足电源完整性要求又能保证节约资源投入。
下面以一具体应用阐明上述方法带来的技术效果，将上述方法应用于以车载芯片的电源完整性优化过程中：
首先针对CPU的核心电源VDD_CORE的优化方案和原始方案进行对比，并对BOM(物料清单)成本及总成本利用公式(4)进行核算。然后对内存单元VDD_MEM的优化方案和原始方案进行对比，并对BOM成本及总成本利用公式(4)进行核算。
针对CPU的核心电源VDD_CORE的优化方案和原始方案，对比如下表1
表1 VDD_CORE优化方案与原始方案BOM对比
从表1中可以看出，虽然优化前后，方案使用的电容数量一样，但是由于不同电容的单价不一样，通过更换物料能够达到相同的去耦滤波效果，同时让种类减少，使得BOM成本降低，上件成本间接也降低了。
下表2则列出了VDD_CORE优化前后相对BOM成本和相对的总成本。
表2 VDD_CORE优化方案与原始方案成本对比
*1注：相对BOM成本是指，以Murata GRM 100nF电容之价格为1，将所有电容成本的采购单价做均一化得到的。在本方案的计算中，100nF之相对BOM成本为1.0，330nF为4.6，4.7μF为5.2，10μF为6.1。
*2注：相对总成本是指，考虑公式(4)，对电容数量，单个成本，种类，占板面积，时间，5因素同时考虑，总的相对BOM成本进行叠加。
由表2可以看出，优化后的方案，仅VDD_CORE一项，可以压缩对应成本为-9.7％。
针对内存的供电电源VDD_MEM的优化方案和原始方案，对比如下表3：
| 方案 | 100nF电容 | 4.7μF电容 | 10μF电容 |
| 原始方案 | 23 | 5 | 0 |
| 优化方案 | 11(-12) | 0(-5) | 4(+4) |
表3 VDD_MEM优化方案与原始方案对比
从表中可以看出，VDD_MEM优化前后，方案使用的电容数量少了13颗，并且种类也由3种减小为2种，优化后的方案经过仿真和实测都达到了更好的效果，同时，优化对备料，采购，PCB的设计都带来了明显的提高。综合使得，BOM成本降低。
下表4则列出了VDD_CORE优化前后相对BOM成本和相对的总成本。
| 方案 | 相对BOM成本<sup>*1</sup> | 相对总成本<sup>*2</sup> |
| 原始方案 | 49.0 | 49.0 |
| 优化方案 | 35.4(-27.8％) | 29.1(-40.6％) |
表4 VDD_MEM优化方案与原始方案对比
*1注：相对BOM成本是指，以Murata GRM 100nF电容之价格为1，将所有电容成本的采购单价做均一化得到的。在本方案的计算中，100nF之相对BOM成本为1.0，330nF为4.6，4.7μF为5.2，10μF为6.1。
*2注：相对总成本是指，考虑公式(4)，对电容数量，单个成本，种类，占板面积，时间，5因素同时考虑，总的相对BOM成本进行叠加。
由表4可以看出，优化后的方案，仅VDD_MEM一项，可以压缩对应总成本为-40.6％。
因此，综合CPU核心电源以及内存电源的电容优化方案，优化后实际对总成本的压缩可以达到25％以上。实验表明，本方案能够实现良好的效果，不仅能压缩开发成本，而且也能提高***开发流程，加快研发进度，确保整体的稳定性。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的芯片电源去耦仿真优化方法的芯片电源去耦仿真优化装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个芯片电源去耦仿真优化装置实施例中的具体限定可以参见上文中对于芯片电源去耦仿真优化方法的限定，在此不再赘述。
在一个实施例中，如图5所示，提供了一种芯片电源去耦仿真优化装置500，包括：电路板设计图获取模块501、电源完整性仿真模块502、资源消耗分量调整模块503和资源消耗分量输出模块504，其中：
电路板设计图获取模块，用于获取待设计芯片的初始印刷电路板设计图，基于所述初始印刷电路板设计图采集初始电路参数；
电源完整性仿真模块，用于将所述初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整所述电容器件参数直至所述电源完整性仿真模型的输出的电源仿真性能参数满足预设需求标准；
资源消耗分量调整模块，用于基于调整后的电容器件参数计算资源消耗分量，并将所述资源消耗分量输入预设的资源优化模型，调整所述资源消耗分量直至所述预设的资源优化模型输出的资源消耗总量满足预设资源范围；
资源消耗分量输出模块，用于输出调整后的资源消耗分量。
在一实施例中，上述资源消耗分量调整模块503，进一步用于：
将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量；调整各个所述资源消耗分量，直至所述资源消耗总量满足所述预设范围。
在一实施例中，所述资源消耗分量包括电容数量和电容平均资源消耗量；上述资源消耗分量调整模块503，进一步用于：
将所述电容数量和所述电容平均资源消耗量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述电容数量和所述电容平均资源消耗量的第一乘积，将所述第一乘积作为所述资源消耗总量。
在一实施例中，所述资源消耗分量还包括电容种类，上述资源消耗分量调整模块503，进一步用于：
将所述电容数量、所述电容平均资源消耗量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述电容数量、所述电容平均资源消耗量和所述电容种类的第二乘积，将所述第二乘积作为所述资源消耗总量。
在一实施例中，上述资源消耗分量调整模块503，还用于：
基于所述电容数量和所述电容种类计算总电容所占面积；将所述总电容所占面积、所述电容数量、所述电容平均资源消耗量、所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类的第三乘积，将所述第三乘积作为所述资源消耗总量。
在一实施例中，所述资源消耗分量还包括时间资源；上述资源消耗分量调整模块503，进一步用于：
将所述时间资源、所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述时间资源、所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类的第四乘积，将所述第四乘积作为所述资源消耗总量。
在一实施例中，所述资源消耗分量包括电容数量、电容种类；上述资源消耗分量调整模块503，还用于：
将所述电容数量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算总电容所占面积，将所述总电容所占面积作为所述资源消耗总量。
在一实施例中，上述电源完整性仿真模块502，还用于：
将所述调整后的资源消耗分量输入所述电源完整性仿真模型中，输出二次仿真性能参数；若所述二次仿真性能参数满足所述预设需求标准，则将所述调整后的资源消耗分量作为最佳去耦电容组合结果。
在一实施例中，上述资源消耗分量调整模块503，还用于：
若所述二次仿真性能参数不满足所述预设需求标准，则继续调整所述电容器件参数，直至最终调整后的电容器件参数能够使得所述电容仿真性能参数满足所述预设需求标准，且相应的资源消耗分量能够使得资源消耗总量满足所述预设资源范围；将所述最终调整后的电容器件参数对应的资源消耗分量作为最佳去耦电容组合结果。
上述芯片电源去耦仿真优化装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种芯片电源去耦仿真优化方法，其特征在于，所述方法包括：
获取待设计芯片的初始印刷电路板设计图，基于所述初始印刷电路板设计图采集初始电路参数；
将所述初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整所述电容器件参数直至所述电源完整性仿真模型输出的电源仿真性能参数满足预设需求标准；
基于调整后的电容器件参数计算资源消耗分量，并将所述资源消耗分量输入预设的资源优化模型，调整所述资源消耗分量直至所述预设的资源优化模型输出的资源消耗总量满足预设资源范围；
输出调整后的资源消耗分量。
2.根据权利要求1所述的方法，其特征在于，所述将所述资源消耗分量输入预设的资源优化模型，调整所述资源消耗分量直至所述预设的资源优化模型输出的资源消耗总量满足预设资源范围，包括：
将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量；
调整各个所述资源消耗分量，直至所述资源消耗总量满足所述预设范围。
3.根据权利要求2所述的方法，其特征在于，所述资源消耗分量包括电容数量和电容平均资源消耗量；所述将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量，包括：
将所述电容数量和所述电容平均资源消耗量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述电容数量和所述电容平均资源消耗量的第一乘积，将所述第一乘积作为所述资源消耗总量。
4.根据权利要求3所述的方法，其特征在于，所述资源消耗分量还包括电容种类；所述将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量，包括：
将所述电容数量、所述电容平均资源消耗量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述电容数量、所述电容平均资源消耗量和所述电容种类的第二乘积，将所述第二乘积作为所述资源消耗总量。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
基于所述电容数量和所述电容种类计算总电容所占面积；
将所述总电容所占面积、所述电容数量、所述电容平均资源消耗量、所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类的第三乘积，将所述第三乘积作为所述资源消耗总量。
6.根据权利要求5所述的方法，其特征在于，所述资源消耗分量还包括时间资源；所述将所述资源消耗分量输入所述预设的资源优化模型，通过所述预设的资源优化模型计算各个所述资源消耗分量的总乘积，将所述乘积作为资源消耗总量，包括：
将所述时间资源、所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算所述时间资源、所述总电容所占面积、所述电容数量、所述电容平均资源消耗量和所述电容种类的第四乘积，将所述第四乘积作为所述资源消耗总量。
7.根据权利要求2所述的方法，其特征在于，所述资源消耗分量包括电容数量、电容种类；所述方法还包括：
将所述电容数量和所述电容种类输入所述预设的资源优化模型，通过所述预设的资源优化模型计算总电容所占面积，将所述总电容所占面积作为所述资源消耗总量。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述调整后的资源消耗分量输入所述电源完整性仿真模型中，输出二次仿真性能参数；
若所述二次仿真性能参数满足所述预设需求标准，则将所述调整后的资源消耗分量作为最佳去耦电容组合结果。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
若所述二次仿真性能参数不满足所述预设需求标准，则继续调整所述电容器件参数，直至最终调整后的电容器件参数能够使得所述电容仿真性能参数满足所述预设需求标准，且相应的资源消耗分量能够使得资源消耗总量满足所述预设资源范围；
将所述最终调整后的电容器件参数对应的资源消耗分量作为最佳去耦电容组合结果。
10.一种芯片电源去耦仿真优化装置，其特征在于，所述装置包括：
电路板设计图获取模块，用于获取待设计芯片的初始印刷电路板设计图，基于所述初始印刷电路板设计图采集初始电路参数；
电源完整性仿真模块，用于将所述初始电路参数以及电容器件参数输入电源完整性仿真模型中，调整所述电容器件参数直至所述电源完整性仿真模型输出的电源仿真性能参数满足预设需求标准；
资源消耗分量调整模块，用于基于调整后的电容器件参数计算资源消耗分量，并将所述资源消耗分量输入预设的资源优化模型，调整所述资源消耗分量直至所述预设的资源优化模型输出的资源消耗总量满足预设资源范围；
资源消耗分量输出模块，用于输出调整后的资源消耗分量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210196484.6A CN114580340B (zh) | 2022-03-01 | 2022-03-01 | 芯片电源去耦仿真优化方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210196484.6A CN114580340B (zh) | 2022-03-01 | 2022-03-01 | 芯片电源去耦仿真优化方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114580340A true CN114580340A (zh) | 2022-06-03 |
| CN114580340B CN114580340B (zh) | 2023-11-28 |
Family
ID=81771356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210196484.6A Active CN114580340B (zh) | 2022-03-01 | 2022-03-01 | 芯片电源去耦仿真优化方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114580340B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100107134A1 (en) * | 2008-10-29 | 2010-04-29 | Nec Electronics Corporation | Designing apparatus, designing method, and designing program for semiconductor integrated circuit |
| WO2010104521A1 (en) * | 2009-03-13 | 2010-09-16 | Hewlett-Packard Development Company, L.P. | Determining status assignments that optimize entity utilization and resource power consumption |
| CN102236728A (zh) * | 2010-04-30 | 2011-11-09 | 国际商业机器公司 | 一种集成电路设计方法和设计仿真*** |
| US20130326459A1 (en) * | 2012-05-31 | 2013-12-05 | International Business Machines Corporation | Power/performance optimization through temperature/voltage control |
| CN104112048A (zh) * | 2014-07-15 | 2014-10-22 | 西安电子科技大学 | 基于最大反谐振点的电源分配网络去耦电容器选择方法 |
| CN108694262A (zh) * | 2017-04-11 | 2018-10-23 | 中兴通讯股份有限公司 | 一种去耦电容优化方法和装置 |
| CN109508505A (zh) * | 2018-11-28 | 2019-03-22 | 郑州云海信息技术有限公司 | 一种印刷电路板电源完整性的仿真方法 |
| US20190384887A1 (en) * | 2018-06-15 | 2019-12-19 | International Business Machines Corporation | Using unused wires on very-large-scale integration chips for power supply decoupling |
-
2022
- 2022-03-01 CN CN202210196484.6A patent/CN114580340B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100107134A1 (en) * | 2008-10-29 | 2010-04-29 | Nec Electronics Corporation | Designing apparatus, designing method, and designing program for semiconductor integrated circuit |
| WO2010104521A1 (en) * | 2009-03-13 | 2010-09-16 | Hewlett-Packard Development Company, L.P. | Determining status assignments that optimize entity utilization and resource power consumption |
| CN102236728A (zh) * | 2010-04-30 | 2011-11-09 | 国际商业机器公司 | 一种集成电路设计方法和设计仿真*** |
| US20130326459A1 (en) * | 2012-05-31 | 2013-12-05 | International Business Machines Corporation | Power/performance optimization through temperature/voltage control |
| CN104112048A (zh) * | 2014-07-15 | 2014-10-22 | 西安电子科技大学 | 基于最大反谐振点的电源分配网络去耦电容器选择方法 |
| CN108694262A (zh) * | 2017-04-11 | 2018-10-23 | 中兴通讯股份有限公司 | 一种去耦电容优化方法和装置 |
| US20190384887A1 (en) * | 2018-06-15 | 2019-12-19 | International Business Machines Corporation | Using unused wires on very-large-scale integration chips for power supply decoupling |
| CN109508505A (zh) * | 2018-11-28 | 2019-03-22 | 郑州云海信息技术有限公司 | 一种印刷电路板电源完整性的仿真方法 |
Non-Patent Citations (3)
| Title |
|---|
| 孙海峰;张博;梁贵书;: "模块化多电平换流器子模块电源完整性与电磁兼容仿真研究", 华北电力大学学报(自然科学版), no. 03, pages 13 - 19 * |
| 王寅;: "高速电路中的信号完整性及仿真", 电子测试, no. 08, pages 8 - 11 * |
| 蔡懿慈;熊焰;傅静静;洪先龙;: "采用启发式方法放置去耦合电容的供电网络优化算法", 计算机辅助设计与图形学学报, no. 04, pages 41 - 46 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114580340B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101872377B (zh) | 使用去耦合电容抑制集成电路供电网络噪声的方法 | |
| CN104112048B (zh) | 基于最大反谐振点的电源分配网络去耦电容器选择方法 | |
| Khaitan et al. | A class of new preconditioners for linear solvers used in power system time-domain simulation | |
| US10878157B2 (en) | Variant cell height integrated circuit design | |
| CN105190757A (zh) | 用于动态地确定存储器设备的定时参数的***和方法 | |
| CN106463180A (zh) | 通过共同优化逻辑核块和存储器冗余来实现面积减小的技术 | |
| CN104915440A (zh) | 一种商品排重方法和*** | |
| US7076749B2 (en) | Method and system for improving integrated circuit manufacturing productivity | |
| CN114580340B (zh) | 芯片电源去耦仿真优化方法和装置 | |
| CN112231866A (zh) | 电源分配网络的电容选择方法、装置、服务器和介质 | |
| CN108053034A (zh) | 模型参数处理方法、装置、电子设备及存储介质 | |
| Wang et al. | A method of estimating operational risk: loss distribution approach with piecewise-defined frequency dependence | |
| TWI837999B (zh) | 分析積體電路的方法、電腦系統及非暫態電腦可讀媒體 | |
| CN103778247A (zh) | 数据分摊方法和装置及设备 | |
| Chan et al. | Signal/power integrity co-simulation of DDR3 memory module | |
| CN114757143A (zh) | 一种去耦电容选择方法、装置、服务器及可读存储介质 | |
| CN103810239A (zh) | 转化数据的统计方法和装置 | |
| CN101866375A (zh) | 过孔尺寸分布检查***及方法 | |
| CN105740328B (zh) | 一种银保报表生成的方法 | |
| Zhao et al. | Hierarchical cross-entropy optimization for fast on-chip decap budgeting | |
| CN113408239A (zh) | Pcb插损阻抗测试分析方法、***、终端及存储介质 | |
| CN102495788B (zh) | 一种嵌入式***内存统计方法及装置 | |
| CN103745301B (zh) | 基于表维度的报表取数设置方法及装置 | |
| TWI835065B (zh) | 對系統進行模擬的方法及相關的電子裝置 | |
| Tripathi et al. | Power integrity analysis and discrete optimization of decoupling capacitors on high speed power planes by particle swarm optimization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 200135, 11th Floor, Building 3, No. 889 Bibo Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Granfei Intelligent Technology Co.,Ltd. Country or region after: China Address before: 200135 Room 201, No. 2557, Jinke Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee before: Gryfield Intelligent Technology Co.,Ltd. Country or region before: China |