CN114578153B - 一种晶振振荡检测电路 - Google Patents
一种晶振振荡检测电路 Download PDFInfo
- Publication number
- CN114578153B CN114578153B CN202210094632.3A CN202210094632A CN114578153B CN 114578153 B CN114578153 B CN 114578153B CN 202210094632 A CN202210094632 A CN 202210094632A CN 114578153 B CN114578153 B CN 114578153B
- Authority
- CN
- China
- Prior art keywords
- frequency
- crystal oscillator
- time
- detection circuit
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 112
- 238000001514 detection method Methods 0.000 title claims abstract description 55
- 230000010355 oscillation Effects 0.000 title claims abstract description 33
- 230000007958 sleep Effects 0.000 claims description 19
- 239000002699 waste material Substances 0.000 abstract description 5
- 238000002474 experimental method Methods 0.000 abstract description 4
- 230000006641 stabilisation Effects 0.000 abstract description 4
- 238000011105 stabilization Methods 0.000 abstract description 4
- 238000012795 verification Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
Abstract
本申请提供了一种晶振振荡检测电路，该晶振振荡检测电路包括用于检测高频晶振由起振至平稳的第一检测电路和第二检测电路；第一检测电路在第一时间内利用RC时钟对高频晶振的振动频次多次检测，在第一时间之内的任意时段的两次振动频次相差最小数值时，第一检测电路停止检测；振动频次处于平稳状态的高频晶振进行分频；第二检测电路在第二时间内利用RC时钟对的高频晶振的分频振动频次多次检测，在第二时间之内的任意时段的两次分频振动频次相差最小数值时，第二检测电路停止检测。以上描述中可以看出，利用RC时钟精确计算高频晶振由起振至完全稳定的时间点，不需要再反复试验得出起振时间，最大程度规避资源浪费，降低芯片死机概率。
Description
技术领域
本申请涉及到集成电路技术领域，尤其涉及到一种晶振振荡检测电路。
背景技术
芯片的工作期间可以分为“休眠期”和“唤醒期”，休眠期内，高频晶振休眠，由低频的RC振荡器(RC振荡器，电阻，电容元件组成的选频网络，产生低频信号。)为芯片休眠期间提供时间基准。唤醒期内，高频晶振(XTAL，External Crystal Oscillator，外接高频晶振；)起振至平稳，为芯片提供精确度极高的时间基准。
然而高频晶振从起振至平稳需要一定的时间，高频晶振起振平稳后芯片才能开始工作，否则芯片将有可能死机。现有的方案大多通过多次反复测试估算起振时间(T)，让芯片固定延迟一段时间后再开始工作。这种解决方案的缺陷是，由于晶振品质不同，起振至平稳所需时间各异，有可能在T时间前晶振就已经达到平稳状态，浪费芯片工作时间；也有可能T时间后晶振仍未达到平稳状态，芯片开始工作导致死机；且每块开发板都需要做大量的测试以估算时间T。
发明内容
本申请提供了一种晶振振荡检测电路，以最大程度保证芯片工作的稳定性，避免芯片造成死机，
一种晶振振荡检测电路，包括：用于检测高频晶振由起振至平稳的第一检测电路和第二检测电路；其中，
所述第一检测电路在第一时间内利用RC时钟对所述高频晶振的振动频次多次检测，在所述第一时间之内的任意时段的两次振动频次相差最小数值时，所述第一检测电路停止检测；
振动频次处于平稳状态的所述高频晶振进行分频；
所述第二检测电路在第二时间内利用所述RC时钟对的所述高频晶振的分频振动频次多次检测，在所述第二时间之内的任意时段的两次分频振动频次相差最小数值时，所述第二检测电路停止检测。
在一个具体的可实施方案中，所述第一时间和所述第二时间为芯片由休眠期至唤醒期的时间基准。
在一个具体的可实施方案中，所述第一检测电路包括：低频振荡器；
所述低频振荡器连接所述RC时钟，追踪所述第一时间内的所述高频晶振的振动频次。
在一个具体的可实施方案中，所述低频振荡器在所述芯片的休眠期持续工作。
在一个具体的可实施方案中，所述高频晶振在所述第一时间内的振动频次未处于平稳状态时，所述芯片进入休眠期，并在第三时间后所述芯片上电对所述高频晶振重新起振。
在一个具体的可实施方案中，所述第三时间的时长随多次所述第一时间内的振动频次未处于平稳状态的次数延长。
在一个具体的可实施方案中，振动频次处于平稳状态的所述高频晶振通过所述芯片打开锁相环进行分频。
在一个具体的可实施方案中，所述第二检测电路包括：分频时钟；
所述分频时钟连接所述RC时钟，追踪所述第二时间内的所述高频晶振的分频振动频次。
在一个具体的可实施方案中，所述第二时间内的所述高频晶振的分频振动频次未处于平稳状态时，所述分频时钟关闭，所述高频晶振重新分频。
在一个具体的可实施方案中，多次所述第二时间内的所述高频晶振的分频振动频次未处于平稳状态时，所述芯片进入休眠期，并在间隔所述第三时间后所述芯片上电对所述高频晶振重新起振。
本申请实施中，利用RC时钟测算高频晶振的起振频次，判断高频晶振是否达到稳定状态；并利用锁相环产生高频晶振分频，RC时钟测算分频进行二次验证。从而利用RC时钟精确计算高频晶振由起振至完全稳定的时间点，不需要再反复试验得出起振时间，最大程度规避资源浪费，降低芯片死机概率。
附图说明
图1为本申请实施例提供的芯片由休眠期至唤醒期的状态示意图；
图2为本申请实施例提供的高频晶振起振时间示意图；
图3为本申请实施例提供的晶振振荡检测电路的流程图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
首选说明本申请实施例的晶振振荡检测电路的应用场景，高频晶振从起振至平稳需要一定的时间，高频晶振起振平稳后芯片才能开始工作，否则芯片将有可能死机。现有的方案大多通过多次反复测试估算起振时间(T)，让芯片固定延迟一段时间后再开始工作。这种解决方案的缺陷是，由于晶振品质不同，起振至平稳所需时间各异，有可能在T时间前晶振就已经达到平稳状态，浪费芯片工作时间；也有可能T时间后晶振仍未达到平稳状态，芯片开始工作导致死机；且每块开发板都需要做大量的测试以估算时间T。为此，本申请实施例中利用RC时钟精确计算高频晶振由起振至完全稳定的时间点，不需要再反复试验得出起振时间，最大程度规避资源浪费，降低芯片死机概率。
首先说明的，本申请实施例借助低频振荡器结合RC时钟对高频晶振(XTAL)从起振到平稳状态进行检测，第一时间(T1)检测高频晶振(XTAL)由起振到平稳状态的连续N次的计数振动频次；振动频次平稳后的高频晶振(XTAL)经过分频。第二时间(T2)对分频后的连续M次的计数分频振动频次，直至平稳后，启动芯片运行。
参考图1～2，本申请中的晶振振荡检测电路用于利用持续工作的RC振荡器计算高频晶振(XTAL)的振动频次，若振动频次在合理范围内，则判定高频晶振(XTAL)已实现稳定起振，芯片开始工作。且为保证高频晶振(XTAL)稳定起振的可靠性，将进行多次反复验证，以最大程度保证芯片工作的稳定性。
芯片由休眠期至唤醒期的单次最大时间基准为第一时间(T1)加第二时间(T2)，然而在检测高频晶振(XTAL)在第一时间(T1)或第二时间(T2)内振动或分振异常时，则第一时间(T1)和第二时间(T2)反复进行检测，确保芯片处于稳定状态下运行。同时高频晶振(XTAL)在第一时间(T1)内运行稳定后，则无需等待第一时间(T1)检测完成后对高频晶振(XTAL)进行分频，从而缩短检测时间。同理，在第二时间(T2)内高频晶振(XTAL)的分频振动频次稳定后，则无需等待第二时间(T2)检测完成后启动芯片，缩短因品质不同造成的额定时间检测，避免启动时间的浪费。
参考图3，图3为申请实施例提供的晶振振荡检测电路的流程图。该晶振振荡检测电路包括用于检测高频晶振(XTAL)由起振至平稳的第一检测电路和第二检测电路。第一检测电路在第一时间(T1)内利用RC时钟对高频晶振(XTAL)的振动频次连续N次检测，在第一时间(T1)之内的任意时段的两次振动频次相差最小数值时，第一检测电路停止检测。该第一检测电路包括：低频振荡器；低频振荡器在芯片的休眠期持续工作。低频振荡器连接RC时钟，追踪第一时间(T1)内的高频晶振(XTAL)的振动频次。
在第一时间(T1)的高频晶振(XTAL)的任意相邻的两次振动频次相差最小数值时，则判定为高频晶振(XTAL)的振动频次稳定。然而在高频晶振(XTAL)在第一时间(T1)内的振动频次未处于平稳状态时，芯片进入休眠期，并在第三时间后芯片上电对高频晶振(XTAL)重新起振。
由以上描述中可以看出，第一时间(T1)内的任意时段相邻的两次振动频次相差最小数值时，则判定为高频晶振(XTAL)处于稳定运行状态，从而可对高频晶振(XTAL)进行再次分频检测，减少检测时长。然而在，第一时间(T1)内的高频晶振(XTAL)的振动频次进行检测完毕后，第一时间(T1)内的振动频次连续多次无法达到要求，则认为本次高频晶振(XTAL)的起振异常，此时让芯片重新进入休眠期，该第三时间(休眠期持续时长)随连续异常次数增加，第三时间结束后重新唤醒，使高频晶振(XTAL)重新起振。
继续参阅图3，在第一时间(T1)内，高频晶振(XTAL)的计数振动频次达到要求后，则追加二次验证。第二次验证采用对振动频次处于平稳状态的高频晶振(XTAL)通过芯片打开锁相环进行分频。第二检测电路在第二时间(T2)内利用RC时钟对的高频晶振(XTAL)的分频振动频次连续M次检测；该第二检测电路包括：分频时钟；分频时钟连接RC时钟，追踪第二时间(T2)内的高频晶振(XTAL)的分频振动频次。
在第二时间(T2)之内的任意时段的两次分频振动频次相差最小数值时，第二检测电路停止检测，则判定为高频晶振(XTAL)的分频振动频次稳定，芯片开始启动。然而在高频晶振(XTAL)在第二时间(T2)内的分频振动频次未处于平稳状态时，分频时钟关闭，高频晶振(XTAL)重新分频。多次第二时间(T2)内的高频晶振(XTAL)的分频振动频次未处于平稳状态时，芯片进入休眠期，并在间隔第三时间后芯片上电对高频晶振(XTAL)重新起振。
由以上描述中可以看出，第二时间(T2)内的任意时段相邻的两次分振动频次相差最小数值时，则判定为高频晶振(XTAL)处于稳定运行状态，从而可使芯片运行工作，减少检测时长。然而在，第二时间(T2)内的高频晶振(XTAL)的分频振动频次进行检测完毕后，第二时间(T2)内的分频振动频次连续多次无法达到要求，则关闭该分频时钟，一段时间后重启锁相环，重新判断新的分频时钟的稳定性。多次循环检测后分频时钟均未达到稳定数值时，则让芯片重新进入休眠期，并在第三时间结束后重新唤醒，使高频晶振(XTAL)重新起振。
本申请实施中，利用RC时钟测算高频晶振(XTAL)的起振频次，判断高频晶振(XTAL)是否达到稳定状态；并利用锁相环产生高频晶振(XTAL)分频，RC时钟测算分频进行二次验证。从而利用RC时钟精确计算高频晶振(XTAL)由起振至完全稳定的时间点，不需要再反复试验得出起振时间，最大程度规避资源浪费，降低芯片死机概率。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种晶振振荡检测电路，其特征在于，包括用于检测高频晶振由起振至平稳的第一检测电路和第二检测电路；其中，
所述第一检测电路在第一时间内利用RC时钟对所述高频晶振的振动频次多次检测，在所述第一时间之内的任意时段的两次振动频次相差最小数值时，所述第一检测电路停止检测；
振动频次处于平稳状态的所述高频晶振进行分频；
所述第二检测电路在第二时间内利用所述RC时钟对的所述高频晶振的分频振动频次多次检测，在所述第二时间之内的任意时段的两次分频振动频次相差最小数值时，所述第二检测电路停止检测；
所述第一时间和所述第二时间为芯片由休眠期至唤醒期的时间基准。
2.根据权利要求1所述的晶振振荡检测电路，其特征在于，所述第一检测电路包括：低频振荡器；
所述低频振荡器连接所述RC时钟，追踪所述第一时间内的所述高频晶振的振动频次。
3.根据权利要求2所述的晶振振荡检测电路，其特征在于，所述低频振荡器在所述芯片的休眠期持续工作。
4.根据权利要求3所述的晶振振荡检测电路，其特征在于，所述高频晶振在所述第一时间内的振动频次未处于平稳状态时，所述芯片进入休眠期，并在第三时间后所述芯片上电对所述高频晶振重新起振。
5.根据权利要求4所述的晶振振荡检测电路，其特征在于，所述第三时间的时长随多次所述第一时间内的振动频次未处于平稳状态的次数延长。
6.根据权利要求4所述的晶振振荡检测电路，其特征在于，振动频次处于平稳状态的所述高频晶振通过所述芯片打开锁相环进行分频。
7.根据权利要求6所述的晶振振荡检测电路，其特征在于，所述第二检测电路包括：分频时钟；
所述分频时钟连接所述RC时钟，追踪所述第二时间内的所述高频晶振的分频振动频次。
8.根据权利要求7所述的晶振振荡检测电路，其特征在于，所述第二时间内的所述高频晶振的分频振动频次未处于平稳状态时，所述分频时钟关闭，所述高频晶振重新分频。
9.根据权利要求8所述的晶振振荡检测电路，其特征在于，多次所述第二时间内的所述高频晶振的分频振动频次未处于平稳状态时，所述芯片进入休眠期，并在间隔所述第三时间后所述芯片上电对所述高频晶振重新起振。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210094632.3A CN114578153B (zh) | 2022-01-26 | 2022-01-26 | 一种晶振振荡检测电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210094632.3A CN114578153B (zh) | 2022-01-26 | 2022-01-26 | 一种晶振振荡检测电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114578153A CN114578153A (zh) | 2022-06-03 |
| CN114578153B true CN114578153B (zh) | 2023-05-16 |
Family
ID=81772266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210094632.3A Active CN114578153B (zh) | 2022-01-26 | 2022-01-26 | 一种晶振振荡检测电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114578153B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063617A (zh) * | 2017-11-20 | 2018-05-22 | 珠海慧联科技有限公司 | 一种低频rc振荡器的时钟频率校准方法和*** |
| CN111142654A (zh) * | 2019-12-27 | 2020-05-12 | 安凯(广州)微电子技术有限公司 | 一种多唤醒源输入的低功耗芯片架构***及快速启动方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304253A (ja) * | 2003-03-28 | 2004-10-28 | Seiko Epson Corp | 発振器とこれを用いた電子機器 |
| US6900701B2 (en) * | 2003-03-31 | 2005-05-31 | Texas Instruments Incorporated | Automatic detection, selection and configuration of clock oscillator circuitry |
| JP2005094644A (ja) * | 2003-09-19 | 2005-04-07 | Mitsumi Electric Co Ltd | 電圧制御型発振回路 |
| JP5139958B2 (ja) * | 2008-11-18 | 2013-02-06 | 川崎マイクロエレクトロニクス株式会社 | デッドロック検出回路およびデッドロック復帰回路 |
| US9484940B2 (en) * | 2013-01-25 | 2016-11-01 | Medtronic, Inc. | Using high frequency crystal from external module to trim real time clock |
| CN106156396B (zh) * | 2015-04-24 | 2019-06-21 | 中芯国际集成电路制造(上海)有限公司 | 一种检测晶体振荡器电路是否起振的方法和电路结构 |
| CN107390045B (zh) * | 2017-06-16 | 2023-03-14 | 宗仁科技(平潭)有限公司 | 一种晶振检测电路及晶振检测方法 |
| CN107748831B (zh) * | 2017-11-17 | 2021-01-08 | 上海伟世通汽车电子***有限公司 | 仪表计时误差补偿方法及其*** |
| JP2019174268A (ja) * | 2018-03-28 | 2019-10-10 | 日本電波工業株式会社 | 感知方法 |
| US10673383B2 (en) * | 2018-09-20 | 2020-06-02 | Silicon Laboratories Inc. | Clock circuit and method for recalibrating an injection oscillator coupled to kick-start a crystal oscillator |
| CN111162737B (zh) * | 2019-09-02 | 2021-02-05 | 奉加微电子（上海）有限公司 | 实时时钟的工作方法及工作*** |
| CN110739911B (zh) * | 2019-11-04 | 2023-04-11 | 湖南品腾电子科技有限公司 | 稳定起振的晶体振荡器电路 |
| CN113037219A (zh) * | 2019-12-24 | 2021-06-25 | 炬芯科技股份有限公司 | 一种晶振控制电路、晶振的起振控制方法及电子设备 |
| CN111541450B (zh) * | 2020-06-19 | 2024-01-30 | 小华半导体有限公司 | 时钟自动校准电路及方法 |
| CN112732067B (zh) * | 2020-12-31 | 2022-11-25 | 展讯通信（上海）有限公司 | 晶振切换方法及装置、终端、存储介质 |
| CN114244354B (zh) * | 2021-12-21 | 2024-06-07 | 北京理工大学 | 一种基于二次注入及数字锁频环的快速启动晶体振荡器 |
-
2022
- 2022-01-26 CN CN202210094632.3A patent/CN114578153B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063617A (zh) * | 2017-11-20 | 2018-05-22 | 珠海慧联科技有限公司 | 一种低频rc振荡器的时钟频率校准方法和*** |
| CN111142654A (zh) * | 2019-12-27 | 2020-05-12 | 安凯(广州)微电子技术有限公司 | 一种多唤醒源输入的低功耗芯片架构***及快速启动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114578153A (zh) | 2022-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6564046B1 (en) | Method of maintaining mobile terminal synchronization during idle communication periods | |
| TWI399548B (zh) | 電子設備中之有效率的時脈校正 | |
| JP2682401B2 (ja) | クロック信号発生回路 | |
| JP2006177680A (ja) | 測位用信号受信装置 | |
| JP2012208804A (ja) | クロック信号生成回路 | |
| US7668675B2 (en) | Semiconductor integrated circuit and information processing system | |
| CN114578153B (zh) | 一种晶振振荡检测电路 | |
| US11422585B2 (en) | Clock calibration | |
| US20040135601A1 (en) | Clock multiplier circuit | |
| US20010040472A1 (en) | Method and circuitry for supplying clock to internal circuit | |
| US20130076426A1 (en) | Apparatus for supplying clock and method thereof | |
| CN107645288A (zh) | 用于产生脉冲的电子电路、方法及电子装置 | |
| US8917147B2 (en) | Method and system to improve power utilization using a calibrated crystal warm-up detection | |
| JP2002261591A (ja) | 不正確な発振器を利用した正確な時間遅延システム及び方法 | |
| CN113934257B (zh) | ***时间计算方法、装置、设备及存储介质 | |
| JP2002228778A (ja) | リアルタイムクロック及び計時回路 | |
| US6047169A (en) | Radio communications device with reference-compensated power down control and methods of operating thereof | |
| JP2002202830A (ja) | マイクロコンピュータ | |
| US6176611B1 (en) | System and method for reducing power consumption in waiting mode | |
| Yau et al. | An efficient all-digital phase-locked loop with input fault detection | |
| WO2011023030A1 (zh) | 集成电路及在集成电路中获得基准时钟的方法 | |
| JP2000013269A (ja) | 無線受信装置及び周波数偏差推定方法 | |
| JP2013213715A (ja) | 半導体装置とそのテスト方法 | |
| US20170041008A1 (en) | Method and circuitry for generating trigger signal and associated non-transitory computer program product | |
| CN117335791A (zh) | 一种双外部晶振作内部时钟源的SoC芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 201403 room 6043, building 1, 1150 Lanfeng Road, Fengxian District, Shanghai Applicant after: Fengjia Technology (Shanghai) Co.,Ltd. Address before: 201403 room 6043, building 1, 1150 Lanfeng Road, Fengxian District, Shanghai Applicant before: PHYPLUS Inc. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |