CN114564435A - 异构多核芯片的核间通信方法、装置及介质 - Google Patents

异构多核芯片的核间通信方法、装置及介质 Download PDF

Info

Publication number
CN114564435A
CN114564435A CN202210175650.4A CN202210175650A CN114564435A CN 114564435 A CN114564435 A CN 114564435A CN 202210175650 A CN202210175650 A CN 202210175650A CN 114564435 A CN114564435 A CN 114564435A
Authority
CN
China
Prior art keywords
core
inter
linked list
heterogeneous multi
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210175650.4A
Other languages
English (en)
Inventor
魏亚琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agricultural Bank of China
Original Assignee
Agricultural Bank of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agricultural Bank of China filed Critical Agricultural Bank of China
Priority to CN202210175650.4A priority Critical patent/CN114564435A/zh
Publication of CN114564435A publication Critical patent/CN114564435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种异构多核芯片的核间通信方法、装置及介质，该方法通过目标异构多核芯片中的主核，在内存中创建核间共享区域，主核根据已搭建的核间交互框架中的中断模块，将该核间共享区域的地址发送至从核，进而主核根据核间交互框架中的链表模块，在核间共享区域中创建第一链表以及第二链表，以通过第一链表和第二链表向目标异构多核芯片中的至少一个从核传输数据，实现了异构多核芯片中主核与各从核之间的数据传输，解决了异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高了异构多核芯片核间通信的开发效率以及通用性。并且，该方法还可以实现异构多核芯片中运行不同操作***的内核之间的相互通信。

Description

异构多核芯片的核间通信方法、装置及介质
技术领域
本发明涉及嵌入式芯片技术领域，尤其涉及一种异构多核芯片的核间通信方法、装置及介质。
背景技术
随着集成电路工艺的不断进步以及处理器体系的发展，异构多核处理器在嵌入式领域中得到了广泛的应用，片上通信设计是提高异构多核体系性能的关键技术之一。目前，多核处理器的片上通信已经形成了多种不同的设计，但是无法有效地解决处理核之间的协作问题。
例如，现有技术通常是基于DspLink的异构多核通信模块设计，是基于DaVinci架构处理器的ARM(Advanced RISC Machines，高级精简指令集处理器)与DSP(DigitalSignal Processing，数字信号处理)端进行通信，DspLink提供了一套通用的应用程序编程接口，从应用层抽象出ARM与DSP的物理连接特性，从而降低用户开发程序的复杂度。其提供基本的处理器控制、基于逻辑通道的数据传输和基于DSP/BIOS的MSGQ(Message Queue，消息队列)模块的消息传递机制，支持Zero Copy和ProcessorCopy两种物理机制的消息传递。然而，基于DspLink体系结构的方法无法保证两个运行不同操作***的内核之间进行通信，并且，实现的过程较为复杂，开发效率低下。
发明内容
本发明提供了一种异构多核芯片的核间通信方法、装置及介质，解决异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高异构多核芯片核间通信的开发效率以及通用性。
根据本发明的一方面，提供了一种异构多核芯片的核间通信方法，目标异构多核芯片包括主核和至少一个从核，该方法包括：
所述主核在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核；
所述主核基于所述核间交互框架中的链表模块，在所述核间共享区域中创建第一链表以及第二链表；
所述主核通过所述核间共享区域的地址，对第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向至少一个所述从核传输数据。
可选的，所述主核在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核，包括：
所述主核通过调用所述核间交互框架中的核间内存共享模块的获取函数，获取指向所述目标异构多核芯片的共享内存区的指针；
所述主核通过调用所述核间内存共享模块中的分配函数，在所述共享内存区中创建核间共享区域，并确定所述核间共享区域的地址；
所述主核通过所述中断模块以及所述核间共享区域的地址发起待传输事件，将所述待传输事件发送至所述从核。
可选的，所述方法还包括：
所述主核调用进程通信控制函数向所述从核发送连接请求，以使所述从核调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；
所述主核注册通知事件，以搭建所述核间交互框架中的中断模块；
所述主核绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
可选的，所述基于所述第一链表和所述第二链表向至少一个所述从核传输数据，包括：
所述主核检测所述第二链表是否为空，若否，则从所述第二链表中取出预设数据结构；
将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第一链表的头部，以使所述从核在检测到所述第一链表不为空时，从所述第一链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第二链表的头部。
根据本发明的另一方面，提供了一种异构多核芯片的核间通信方法，目标异构多核芯片包括主核和至少一个从核，该方法包括：
所述从核接收所述主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，其中，所述核间共享区域由所述主核在所述目标异构多核芯片的内存中创建；
所述从核通过所述核间共享区域的地址，对所述主核在所述核间共享区域创建的第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向所述主核传输数据；
其中，所述第一链表和所述第二链表由所述主核基于所述核间交互框架中的链表模块在所述核间共享区域中创建。
可选的，所述方法还包括：
若所述从核获取到所述主核通过调用进程通信控制函数发送的连接请求，则调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；
所述从核注册通知事件，以搭建所述核间交互框架中的中断模块；
所述从核绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
可选的，所述基于所述第一链表和所述第二链表向所述主核传输数据，包括：
所述从核检测所述第一链表是否为空，若否，则从所述第一链表中取出预设数据结构；
将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第二链表的头部，以使所述主核在检测到所述第二链表不为空时，从所述第二链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第一链表的头部。
根据本发明的另一方面，提供了一种异构多核芯片的核间通信装置，配置于目标异构多核芯片中的主核，所述目标异构多核芯片还包括至少一个从核，所述装置包括：
共享区域创建模块，用于在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核；
链表创建模块，用于基于所述核间交互框架中的链表模块，在所述核间共享区域中创建第一链表以及第二链表；
数据传输模块，用于通过所述核间共享区域的地址，对第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向至少一个所述从核传输数据。
根据本发明的另一方面，提供了一种异构多核芯片的核间通信装置，配置于目标异构多核芯片中的从核，所述目标异构多核芯片还包括主核，该装置包括：
地址接收模块，用于接收所述主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，其中，所述核间共享区域由所述主核在所述目标异构多核芯片的内存中创建；
数据传输模块，用于通过所述核间共享区域的地址，对所述主核在所述核间共享区域创建的第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向所述主核传输数据；
其中，所述第一链表和所述第二链表由所述主核基于所述核间交互框架中的链表模块在所述核间共享区域中创建。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的异构多核芯片的核间通信方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的异构多核芯片的核间通信方法。
本发明实施例的技术方案，通过目标异构多核芯片中的主核，在该目标异构多核芯片的内存中创建核间共享区域，主核根据已搭建的核间交互框架中的中断模块，将该核间共享区域的地址发送至从核，进而主核根据核间交互框架中的链表模块，在核间共享区域中创建第一链表以及第二链表，并通过地址访问第一链表和第二链表，以通过第一链表和第二链表向目标异构多核芯片中的至少一个从核传输数据，实现了异构多核芯片中主核与各从核之间的数据传输，解决了异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高了异构多核芯片核间通信的开发效率以及通用性。并且，该方法还可以实现异构多核芯片中运行不同操作***的内核之间的相互通信。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是本发明实施例一提供的一种异构多核芯片的核间通信方法的流程示意图；
图1B是本发明实施例一提供的一种目标异构多核芯片的结构示意图；
图2A是本发明实施例二提供的一种异构多核芯片的核间通信方法的流程示意图；
图2B是本发明实施例二提供的一种从核向主核传输数据的流程示意图；
图3是本发明实施例三提供的一种异构多核芯片的核间通信方法的流程示意图；
图4是本发明实施例四提供的一种异构多核芯片的核间通信装置的结构示意图；
图5是本发明实施例五提供的一种异构多核芯片的核间通信装置的结构示意图
图6是本发明实施例六提供的一种电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1A为本发明实施例一提供的一种异构多核芯片的核间通信方法的流程示意图，本实施例可适用于需要在诸如DAVINCI结构芯片等异构多核芯片中，进行主核与从核之间的数据传输的情况，该方法可以由异构多核芯片的核间通信装置来执行，该异构多核芯片的核间通信装置可以采用硬件和/或软件的形式实现，配置于目标异构多核芯片中的主核，该异构多核芯片的核间通信装置可配置于诸如手机、电脑、平板等电子设备中。如图1A所示，该方法包括：
S110、主核在目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将核间共享区域的地址发送至从核。
在本实施例中，目标异构多核芯片可以是包括至少两个处理器的芯片，如TMS320DM814x芯片、OMAPL138芯片等。
其中，主核可以是目标异构多核芯片中的主处理器。例如，在DAVINCI结构芯片中，主核可以是ARM处理器。从核可以是目标异构多核芯片中的从处理器，具体的，从核可以根据主核下发的控制指令进行相应的数据处理；从核的数量可以是一个，也可以是多核。例如，在DAVINCI结构芯片中，从核可以是DSP处理器。
具体的，若目标异构多核芯片中的主核与从核之间需要传输数据，则主核需要先在目标异构多核芯片的内存中创建核间共享区域。其中，目标异构多核芯片的内存可以是目标异构多核芯片的片上内存，也可以是外接内存，如外接高速闪存芯片。
示例性的，如图1B所示，展示了一种目标异构多核芯片的结构示意图，图1B中的目标异构多核芯片可以是OMAPL138芯片，其包含一个主核(ARM模块中的ARM处理器核)以及一个从核(DSP模块中的C6748信号处理核)，在底层结构中，主核和从核都会外接高速闪存芯片作为运行时的内存，其连接是通过地址总线和数据总线的方式实现的，总线可以分为几个端口，其中，部分端口是从核私有的端口，部分端口是主核私有的端口，其余的端口可以为主核和从核所共享的端口。这些共享端口指向高速闪存中的共享内存区，因此，可以通过共享内存区来实现目标异构多核芯片的内核之间的数据传输，在实现实际多核通信时，从核可以直接将数据写入至此部分共享内存区中，主核可以直接从共享内存区中读取，反之同理。
在本实施例中，主核可以先从目标异构多核芯片的内存中确定共享内存区，进而在共享内存区中创建核间共享区域；或者，主核也可以直接将整个共享内存区作为核间共享区域。
进一步的，主核在建立核间共享区域后，可以根据已搭建的核间交互框架中的中断模块，将该地址发送至至少一个从核。其中，核间交互框架可以是预先搭建的SysLink框架，即为目标异构多核芯片提供底层通信接口的框架。
中断模块可以是SysLink框架中的Notify模块。对于主核和从核上的硬件层面的中断信号，可以使用Notify来进行软件层面的定义，方便软件层面开发，其传输数据量一般小于32bit，将硬件层面的一个中断事件抽象为多个事件，与此对应有多个函数用于事件中的回调控制。
即，主核可以通过中断模块，将核间共享区域的地址作为事件，发送至从核。
在一种可选的实施方式中，所述主核在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核，包括：所述主核通过调用所述核间交互框架中的核间内存共享模块的获取函数，获取指向所述目标异构多核芯片的共享内存区的指针；所述主核通过调用所述核间内存共享模块中的分配函数，在所述共享内存区中创建核间共享区域，并确定所述核间共享区域的地址；所述主核通过所述中断模块以及所述核间共享区域的地址发起待传输事件，将所述待传输事件发送至所述从核。
其中，核间内存共享模块可以是SysLink框架中的ShareRegion模块。
具体的，主核可以通过调用ShareRegion模块中的获取函数(如，SharedRegion_getHeap()函数)，获取指向共享内存区的指针；进一步的，主核可以通过该指针访问共享内存区，通过调用ShareRegion模块中的分配函数(如，Memory_calloc()函数)在该共享内存区中开辟出核间共享区域，并获取该核间共享区域的地址；通过调用SysLink框架中的Notify模块，根据该地址生成待传输事件发送至从核。
S120、主核基于核间交互框架中的链表模块，在核间共享区域中创建第一链表以及第二链表。
其中，核间交互框架中的链表模块可以是ListMP模块，链表模块用于在底层实现双向循环链表结构，支持多个读写者，适合多宿主的场景。可选的，核间交互框架还可以包括MessageQ模块，MessageQ模块用于在底层实现阻塞型队列结构，使用场景为单个消费者多个生产者。
具体的，主核可以通过调用链表模块，在核间共享区域中创建第一链表以及第二链表。
下面对核间交互框架的搭建过程进行示例性说明。核间交互框架的搭建过程可以包括如下步骤：所述主核调用进程通信控制函数向所述从核发送连接请求，以使所述从核调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；所述主核注册通知事件，以搭建所述核间交互框架中的中断模块；所述主核绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
其中，进程通信控制函数可以是Ipc_Control()函数。具体的，主核可以调用Ipc_Control()函数连接远程核心(即从核)，进而使得从核调用进程通信启动函数(如，Ipc_start()函数)启动进程通信模块，并调用通信标识获取函数(如，Ipc_attach_ID()函数)完成与主核的远程连接。此时，已完成核间交互框架的初步搭建，进一步的，主核注册通知事件(Notify事件)，并与从核相互握手完成协议连接，以搭建核间交互框架中的中断模块，并绑定消息到链表队列(ListMP队列)，以搭建核间交互框架中的链表模块。
可选的，在主核调用进程通信控制函数向从核发送连接请求之前，主核可以获取各从核分别对应的核编号，如，通过调用MultiProc_getId()函数获取核编号。
S130、主核通过核间共享区域的地址，对第一链表以及第二链表进行访问，以基于第一链表和第二链表向至少一个从核传输数据。
具体的，主核在创建第一链表以及第二链表后，主核可以通过核间共享区域的地址访问核间共享区域中的第一链表以及第二链表，通过检测第一链表或者第二链表获取从核通过第一链表或者第二链表传输的数据，或者，通过将数据写入第一链表或者第二链表以向从核传输数据。
在一种具体的实施方式中，主核向从核传输数据的步骤如下：所述主核检测所述第二链表是否为空，若否，则从所述第二链表中取出预设数据结构；将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第一链表的头部，以使所述从核在检测到所述第一链表不为空时，从所述第一链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第二链表的头部。
其中，预设数据结构可以是空白的节点数据结构(如空的Node数据结构)。主核可以对第二链表进行自旋检测，在检测到第二链表不为空时，从第二链表中取出预设数据结构，并将待传输的数据写入至该预设数据结构中，将写入数据后的预设数据结构放入第一链表的头部。从核可以对第一链表进行自旋检测，在检测到第一链表的头部不为空时，从第一链表的头部取出数据，并将取出数据后的预设数据结构放入至第二链表的头部。
示例性的，主核接收从核传输的数据的步骤可以如下：从核可以将待传输的数据写入第二链表的头部，主核可以对第二链表进行自旋检测，在检测到第二链表的头部不为空时，将头部存放有数据的预设数据结构取出，从该预设数据结构中提取数据，并将提取出的预设数据结构放入第一链表的头部。
本实施例提供的异构多核芯片的核间通信方法，可以适用于DAVINCI结构芯片，并且，基于SysLink底层接口，对于DAVINCI结构芯片具有较高的适配性，能够更为高效的实现核间通信。该方法底层使用了共享内存进行数据传输，能够较好的支持大数据量的传输，具体传输过程当中使用阻塞队列和自旋锁对数据发送接受进行控制，能够有效的保证数据传输的有序性。通过设计共享内存处理逻辑和消息队列处理逻辑，保证高效有序的实现核间通信。
本实施例的技术方案，通过目标异构多核芯片中的主核，在该目标异构多核芯片的内存中创建核间共享区域，主核根据已搭建的核间交互框架中的中断模块，将该核间共享区域的地址发送至从核，进而主核根据核间交互框架中的链表模块，在核间共享区域中创建第一链表以及第二链表，并通过地址访问第一链表和第二链表，以通过第一链表和第二链表向目标异构多核芯片中的至少一个从核传输数据，实现了异构多核芯片中主核与各从核之间的数据传输，解决了异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高了异构多核芯片核间通信的开发效率以及通用性。并且，该方法还可以实现异构多核芯片中运行不同操作***的内核之间的相互通信。
实施例二
图2A为本发明实施例二提供的一种异构多核芯片的核间通信方法的流程示意图，本实施例可适用于需要在诸如DAVINCI结构芯片等异构多核芯片中，进行主核与从核之间的数据传输的情况，该方法可以由异构多核芯片的核间通信装置来执行，该异构多核芯片的核间通信装置可以采用硬件和/或软件的形式实现，配置于目标异构多核芯片中的从核，该异构多核芯片的核间通信装置可配置于诸如手机、电脑、平板等电子设备中。如图2A所示，该方法包括：
S210、从核接收主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，其中，核间共享区域由主核在目标异构多核芯片的内存中创建。
S220、从核通过核间共享区域的地址，对主核在核间共享区域创建的第一链表以及第二链表进行访问，以基于第一链表和第二链表向主核传输数据。
其中，所述第一链表和所述第二链表由所述主核基于所述核间交互框架中的链表模块在所述核间共享区域中创建。
在本实施例中，示例性的，核间交互框架的搭建过程如下：若所述从核获取到所述主核通过调用进程通信控制函数发送的连接请求，则调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；所述从核注册通知事件，以搭建所述核间交互框架中的中断模块；所述从核绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
在一种具体的实施方式中，从核向主核传输数据的步骤如下：从核检测所述第一链表是否为空，若否，则从所述第一链表中取出预设数据结构；将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第二链表的头部，以使所述主核在检测到所述第二链表不为空时，从所述第二链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第一链表的头部。
其中，从核可以对第一链表进行自旋检测，在检测到第一链表不为空时，从第一链表中取出预设数据结构，并将待传输的数据写入该预设数据结构中，将写入数据后的预设数据结构放入第二链表的头部。主核可以对第二链表进行自旋检测，在检测到第二链表的头部不为空时，从第二链表的头部取出数据，并将取出数据后的预设数据结构放入至第一链表的头部。
示例性的，从核接收主核传输的数据的步骤可以如下：主核可以将待传输的数据写入第一链表的头部，从核可以对第一链表进行自旋检测，在检测到第一链表的头部不为空时，将头部存放有数据的预设数据结构取出，从该预设数据结构中提取数据，并将提取出的预设数据结构放入第二链表的头部。
例如，图2B展示了一种从核向主核传输数据的流程示意图，DSP端自旋检测第一链表是否为空，若不为空则拿到空的Node，将处理完成的数据打包放入Node的数据结构中，再将Node放入第二链表的头部；ARM端自旋检测第二链表是否为空，若不为空则拿到存放有数据的Node，再将Node中的数据取出，即完成了从DSP到ARM的数据传输，然后ARM端再将Node再发送给DSP端。
本实施例的技术方案，通过目标异构多核芯片中的从核，接收主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，进而从核通过该核间共享区域的地址，对主核在核间共享区域中创建的第一链表、第二链表进行访问，以通过第一链表、第二链表向主核传输数据，实现了异构多核芯片中主核与各从核之间的数据传输，解决了异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高了异构多核芯片核间通信的开发效率以及通用性。并且，该方法还可以实现异构多核芯片中运行不同操作***的内核之间的相互通信。
实施例三
图3为本发明实施例三提供的一种异构多核芯片的核间通信方法的流程示意图。如图3所示，该方法包括：
S310、建立目标异构多核芯片的***结构工程，添加相关依赖，并添加核间交互框架的框架文件，引入依赖包。
其中，***结构工程可以是SYS/BIOS结构工程。其中，SYS/BIOS可以是用于各种数字信号处理器(DSP)和微控制器(MCU)的实时操作***内核，为嵌入式应用提供广泛的***服务，包括抢占式多任务、内存管理和实时分析等。采用SYS/BIOS***结构工程有利于处理实时数据，增加了本方法的适用场景。
可选的，在引入依赖包后，还可以进行主核和从核的硬件配置。
S320、目标异构多核芯片中的主核和从核分别进行核间交互框架的初始化操作，并调用核编号获取函数，分别获取对方的核编号。
其中，核编号获取函数可以是MultiProc_getId()函数。
S330、主核调用进程通信控制函数向从核发送连接请求，从核调用进程通信启动函数启动进程通信模块。
S340、从核调用通信标识获取函数建立与主核的远程连接，并调用***启动函数启动目标异构多核芯片的***。
其中，***启动函数可以是BIOS_start()函数，目标异构多核芯片的***可以是SYS/BIOS***。
S350、主核和从核分别注册通知事件，并绑定消息至链表队列。
S360、主核获取指向目标异构多核芯片中的共享内存区的指针，并在共享内存区中建立核间共享区域，通过中断模块发起传输事件，以将核间共享区域的地址发送给从核。
S370、主核在核间共享区域中创建第一链表和第二链表，主核和从核通过第一链表以及第二链表进行数据传输。
可选的，若主核与从核之间需要断开连接，则可以由主核发起关闭请求，以关闭共享内存区中的核间共享区域、关闭传输事件以及相关变量。
本实施例的技术方案，通过在核间共享区域中创建第一链表以及第二链表，以通过第一链表和第二链表实现异构多核芯片中的至少一个从核与主核之间的数据传输，解决了异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高了异构多核芯片核间通信的开发效率以及通用性。并且，该方法还可以实现异构多核芯片中运行不同操作***的内核之间的相互通信。
实施例四
图4为本发明实施例四提供的一种异构多核芯片的核间通信装置的结构示意图，该装置配置于目标异构多核芯片中的主核，该目标异构多核芯片还包括至少一个从核。如图4所示，该装置包括：共享区域创建模块410、链表创建模块420以及数据传输模块430。
共享区域创建模块410，用于在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核；
链表创建模块420，用于基于所述核间交互框架中的链表模块，在所述核间共享区域中创建第一链表以及第二链表；
数据传输模块430，用于通过所述核间共享区域的地址，对第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向至少一个所述从核传输数据。
可选的，所述共享区域创建模块410，具体用于：
通过调用所述核间交互框架中的核间内存共享模块的获取函数，获取指向所述目标异构多核芯片的共享内存区的指针；通过调用所述核间内存共享模块中的分配函数，在所述共享内存区中创建核间共享区域，并确定所述核间共享区域的地址；通过所述中断模块以及所述核间共享区域的地址发起待传输事件，将所述待传输事件发送至所述从核。
可选的，所述装置还包括框架搭建模块，所述框架搭建模块，用于调用进程通信控制函数向所述从核发送连接请求，以使所述从核调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；注册通知事件，以搭建所述核间交互框架中的中断模块；绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
可选的，所述数据传输模块430，还用于检测所述第二链表是否为空，若否，则从所述第二链表中取出预设数据结构；将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第一链表的头部，以使所述从核在检测到所述第一链表不为空时，从所述第一链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第二链表的头部。
在本实施例中，通过目标异构多核芯片中的主核，在该目标异构多核芯片的内存中创建核间共享区域，主核根据已搭建的核间交互框架中的中断模块，将该核间共享区域的地址发送至从核，进而主核根据核间交互框架中的链表模块，在核间共享区域中创建第一链表以及第二链表，并通过地址访问第一链表和第二链表，以通过第一链表和第二链表向目标异构多核芯片中的至少一个从核传输数据，实现了异构多核芯片中主核与各从核之间的数据传输，解决了异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高了异构多核芯片核间通信的开发效率以及通用性。并且，该方法还可以实现异构多核芯片中运行不同操作***的内核之间的相互通信。
本发明实施例所提供的异构多核芯片的核间通信装置可执行本发明任意实施例所提供的异构多核芯片的核间通信方法，具备执行方法相应的功能模块和有益效果。
实施例五
图5为本发明实施例五提供的一种异构多核芯片的核间通信装置的结构示意图，该装置配置于目标异构多核芯片中的各个从核，该目标异构多核芯片还包括主核。如图5所示，该装置包括：地址接收模块510和数据传输模块520。
地址接收模块510，用于接收所述主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，其中，所述核间共享区域由所述主核在所述目标异构多核芯片的内存中创建；
数据传输模块520，用于通过所述核间共享区域的地址，对所述主核在所述核间共享区域创建的第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向所述主核传输数据；其中，所述第一链表和所述第二链表由所述主核基于所述核间交互框架中的链表模块在所述核间共享区域中创建。
可选的，所述装置还包括框架搭建模块，所述框架搭建模块，用于若所述获取到所述主核通过调用进程通信控制函数发送的连接请求，则调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；注册通知事件，以搭建所述核间交互框架中的中断模块；绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
可选的，所述数据传输模块520，还用于检测所述第一链表是否为空，若否，则从所述第一链表中取出预设数据结构；将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第二链表的头部，以使所述主核在检测到所述第二链表不为空时，从所述第二链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第一链表的头部。
实施例六
图6为本发明实施例六提供的一种电子设备的结构示意图，图6示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图6所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如异构多核芯片的核间通信方法。
在一些实施例中，异构多核芯片的核间通信方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的异构多核芯片的核间通信方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行异构多核芯片的核间通信方法。
本文中以上描述的***和技术的各种实施方式可以在数字电子电路***、集成电路***、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上***的***(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程***上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储***、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储***、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行***、装置或设备使用或与指令执行***、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体***、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的***和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的***和技术实施在包括后台部件的计算***(例如，作为数据服务器)、或者包括中间件部件的计算***(例如，应用服务器)、或者包括前端部件的计算***(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的***和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算***中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将***的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算***可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种异构多核芯片的核间通信方法，其特征在于，目标异构多核芯片包括主核和至少一个从核，该方法包括：
所述主核在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核；
所述主核基于所述核间交互框架中的链表模块，在所述核间共享区域中创建第一链表以及第二链表；
所述主核通过所述核间共享区域的地址，对第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向至少一个所述从核传输数据。
2.根据权利要求1所述的方法，其特征在于，所述主核在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核，包括：
所述主核通过调用所述核间交互框架中的核间内存共享模块的获取函数，获取指向所述目标异构多核芯片的共享内存区的指针；
所述主核通过调用所述核间内存共享模块中的分配函数，在所述共享内存区中创建核间共享区域，并确定所述核间共享区域的地址；
所述主核通过所述中断模块以及所述核间共享区域的地址发起待传输事件，将所述待传输事件发送至所述从核。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述主核调用进程通信控制函数向所述从核发送连接请求，以使所述从核调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；
所述主核注册通知事件，以搭建所述核间交互框架中的中断模块；
所述主核绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
4.根据权利要求1所述的方法，其特征在于，所述基于所述第一链表和所述第二链表向至少一个所述从核传输数据，包括：
所述主核检测所述第二链表是否为空，若否，则从所述第二链表中取出预设数据结构；
将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第一链表的头部，以使所述从核在检测到所述第一链表不为空时，从所述第一链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第二链表的头部。
5.一种异构多核芯片的核间通信方法，其特征在于，目标异构多核芯片包括主核和至少一个从核，该方法包括：
所述从核接收所述主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，其中，所述核间共享区域由所述主核在所述目标异构多核芯片的内存中创建；
所述从核通过所述核间共享区域的地址，对所述主核在所述核间共享区域创建的第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向所述主核传输数据；
其中，所述第一链表和所述第二链表由所述主核基于所述核间交互框架中的链表模块在所述核间共享区域中创建。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
若所述从核获取到所述主核通过调用进程通信控制函数发送的连接请求，则调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；
所述从核注册通知事件，以搭建所述核间交互框架中的中断模块；
所述从核绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。
7.根据权利要求5所述的方法，其特征在于，所述基于所述第一链表和所述第二链表向所述主核传输数据，包括：
所述从核检测所述第一链表是否为空，若否，则从所述第一链表中取出预设数据结构；
将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第二链表的头部，以使所述主核在检测到所述第二链表不为空时，从所述第二链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第一链表的头部。
8.一种异构多核芯片的核间通信装置，其特征在于，配置于目标异构多核芯片中的主核，所述目标异构多核芯片还包括至少一个从核，该装置包括：
共享区域创建模块，用于在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核；
链表创建模块，用于基于所述核间交互框架中的链表模块，在所述核间共享区域中创建第一链表以及第二链表；
数据传输模块，用于通过所述核间共享区域的地址，对第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向至少一个所述从核传输数据。
9.一种异构多核芯片的核间通信装置，其特征在于，配置于目标异构多核芯片中的从核，所述目标异构多核芯片还包括主核，该装置包括：
地址接收模块，用于接收所述主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，其中，所述核间共享区域由所述主核在所述目标异构多核芯片的内存中创建；
数据传输模块，用于通过所述核间共享区域的地址，对所述主核在所述核间共享区域创建的第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向所述主核传输数据；
其中，所述第一链表和所述第二链表由所述主核基于所述核间交互框架中的链表模块在所述核间共享区域中创建。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-4或5-7中任一项所述的异构多核芯片的核间通信方法。
CN202210175650.4A 2022-02-25 2022-02-25 异构多核芯片的核间通信方法、装置及介质 Pending CN114564435A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210175650.4A CN114564435A (zh) 2022-02-25 2022-02-25 异构多核芯片的核间通信方法、装置及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210175650.4A CN114564435A (zh) 2022-02-25 2022-02-25 异构多核芯片的核间通信方法、装置及介质

Publications (1)

Publication Number Publication Date
CN114564435A true CN114564435A (zh) 2022-05-31

Family

ID=81715135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210175650.4A Pending CN114564435A (zh) 2022-02-25 2022-02-25 异构多核芯片的核间通信方法、装置及介质

Country Status (1)

Country Link
CN (1) CN114564435A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115840728A (zh) * 2023-02-15 2023-03-24 北京象帝先计算技术有限公司 图形处理***、gpu核、传输控制器及主核配置方法
CN117170986A (zh) * 2023-11-03 2023-12-05 北京微核芯科技有限公司 芯片一致性处理***，及其方法、装置、设备及介质
CN117215992A (zh) * 2023-11-09 2023-12-12 芯原科技(上海)有限公司 异构内核处理器、异构处理器和电源管理方法
CN117472845A (zh) * 2023-12-27 2024-01-30 南京翼辉信息技术有限公司 一种多核网络共享***及其控制方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115840728A (zh) * 2023-02-15 2023-03-24 北京象帝先计算技术有限公司 图形处理***、gpu核、传输控制器及主核配置方法
CN117170986A (zh) * 2023-11-03 2023-12-05 北京微核芯科技有限公司 芯片一致性处理***，及其方法、装置、设备及介质
CN117170986B (zh) * 2023-11-03 2024-02-06 北京微核芯科技有限公司 芯片一致性处理***，及其方法、装置、设备及介质
CN117215992A (zh) * 2023-11-09 2023-12-12 芯原科技(上海)有限公司 异构内核处理器、异构处理器和电源管理方法
CN117215992B (zh) * 2023-11-09 2024-01-30 芯原科技(上海)有限公司 异构内核处理器、异构处理器和电源管理方法
CN117472845A (zh) * 2023-12-27 2024-01-30 南京翼辉信息技术有限公司 一种多核网络共享***及其控制方法
CN117472845B (zh) * 2023-12-27 2024-03-19 南京翼辉信息技术有限公司 一种多核网络共享***及其控制方法

Similar Documents

Publication Publication Date Title
CN114564435A (zh) 异构多核芯片的核间通信方法、装置及介质
CN112540806B (zh) 一种小程序页面渲染方法、装置、电子设备及存储介质
CN112148422A (zh) 一种io处理的方法和装置
US20210365285A1 (en) Voice data procession method, apparatus, device and storage medium
US11784946B2 (en) Method for improving data flow and access for a neural network processor
CN110187923A (zh) 一种应用于多cpu板卡的cpu启动方法和装置
CN105677481B (zh) 一种数据处理方法、***及电子设备
CN114697194A (zh) 阻塞式事件通知方法及装置
WO2024037629A1 (zh) 区块链的数据整合方法、装置、计算机设备及存储介质
CN116126916A (zh) 一种基于智能网卡的数据查询方法、装置及设备
CN207424866U (zh) 一种基于异构多核处理器的内核之间的数据通讯***
CN115495256A (zh) 服务调用方法、装置、电子设备及存储介质
CN113778659B (zh) 多线程处理方法和装置
WO2020082354A1 (zh) 一种***状态检测方法、***状态装置及终端设备
CN114584605B (zh) 一种业务分发方法、装置、电子设备及存储介质
CN116841773B (zh) 数据交互方法、装置、电子设备及存储介质
CN116579914B (zh) 一种图形处理器引擎执行方法、装置、电子设备及存储介质
CN115525415B (zh) 一种数据处理方法、装置、设备及介质
CN117009000A (zh) 运行开源鸿蒙***的组件、方法、装置、设备及介质
KR102686643B1 (ko) 애플릿 페이지 렌더링 방법, 장치, 전자 설비 및 저장 매체
CN115686748B (zh) 虚拟化管理下的服务请求响应方法、装置、设备及介质
CN117648180A (zh) 一种基于numa架构的cpu绑核方法、装置、电子设备及介质
CN117033029A (zh) 一种数据传输方法、装置、设备及介质
CN115454660A (zh) 一种任务管理方法、装置、电子设备及存储介质
CN116186450A (zh) 一种微前端应用***、应用渲染方法、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination