CN114546908A - 总线带宽自适应单元、方法及芯片 - Google Patents

总线带宽自适应单元、方法及芯片 Download PDF

Info

Publication number
CN114546908A
CN114546908A CN202210164404.9A CN202210164404A CN114546908A CN 114546908 A CN114546908 A CN 114546908A CN 202210164404 A CN202210164404 A CN 202210164404A CN 114546908 A CN114546908 A CN 114546908A
Authority
CN
China
Prior art keywords
bus
bandwidth
bus bandwidth
dimension
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210164404.9A
Other languages
English (en)
Inventor
华庆明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou C Sky Microsystems Co Ltd
Original Assignee
Hangzhou C Sky Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou C Sky Microsystems Co Ltd filed Critical Hangzhou C Sky Microsystems Co Ltd
Priority to CN202210164404.9A priority Critical patent/CN114546908A/zh
Publication of CN114546908A publication Critical patent/CN114546908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3442—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for planning or managing the needed capacity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请实施例提供了一种总线带宽自适应单元、方法及芯片，其中，总线带宽自适应单元包括：监测子单元，用于对片上***的各个总线进行监测，获得所述片上***中的器件在至少一个维度上的总线带宽使用参数；比较子单元，用于针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果；输出子单元，用于基于所述比较结果，为所述器件进行总线带宽的带宽使用调整。通过本申请实施例，可以提升片上***的总线带宽分配的有效性和总线带宽的利用率，节省总线带宽资源，降低总线功耗。

Description

总线带宽自适应单元、方法及芯片
技术领域
本申请实施例涉及计算机技术领域，尤其涉及一种总线带宽自适应单元、方法及芯片。
背景技术
随着SoC技术的发展，各种功能的片上器件可能被集成到一个芯片中，而这些片上器件之间的连接就成为构造SoC的关键。而片上总线则以总线方式有效解决了SoC上的器件之间的连接，保障了各器件之间的数据通信。
以AMBA总线为例，其是一个多总线***，可以组合使用的多种不同类型的总线，这些总线包括：AHB(Advanced High-performance Bus，高级高性能总线)、ASB(AdvancedSystem Bus，高级***总线)、AXI(Advanced eXtensible Interface，高级可拓展接口)和APB(Advanced Peripheral Bus，高级***总线)。通过这些总线，可有效实现不同功能的片上器件之间的通信。
目前，片上总线为各器件通信分配的带宽是固定的。但在实际应用中，不同器件的在进行片上通信时使用的实际带宽却是变化的，往往出现带宽并未被充分利用的情况。因此，如果提高总线带宽的利用率，节省总线带宽资源，成为亟待解决的问题。
发明内容
有鉴于此，本申请实施例提供一种总线带宽自适应方案，以至少部分解决上述问题。
根据本申请实施例的第一方面，提供了一种总线带宽自适应单元，包括：监测子单元，用于对片上***的各个总线进行监测，获得所述片上***中的器件在至少一个维度上的总线带宽使用参数；比较子单元，用于针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果；输出子单元，用于基于所述比较结果，为所述器件进行总线带宽的带宽使用调整。
根据本申请实施例的第二方面，提供了一种总线带宽自适应方法，包括：对片上***的各个总线进行监测，获得所述片上***中的器件在至少一个维度上的总线带宽使用参数；针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果；基于所述比较结果，为所述器件进行总线带宽的带宽使用调整。
根据本申请实施例的第三方面，提供了一种芯片，至少包括：处理器、总线、片上器件、以及如第一方面所述的总线带宽自适应单元；其中：所述处理器和所述片上器件通过所述总线连接；所述总线带宽自适应单元紧耦合于所述总线中。
根据本申请实施例提供的总线带宽自适应方案，因片上***中的器件在使用总线时的具体情况各不相同，因此，可以对其进行实时监测，以获得一个或多个维度上的总线带宽使用参数；进而，在各个维度下，再进行总线带宽使用参数的比较，以获得比较结果；根据该比较结果，可确定该器件当前使用总线带宽的具体情况，进而可以确定是否需要对其进行相应的调整以及如何调整。通过总线带宽使用参数及基于其获得的比较结果，可以获得相应器件访问片上内存的繁忙程度；而根据比较结果对器件进行带宽使用调整则可实现总线带宽的自适应性调整和分配，从而可以有效且充分地利用总线带宽，提升片上***的总线带宽分配的有效性和总线带宽的利用率，节省总线带宽资源，降低总线功耗。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为适用本申请实施例的AMBA总线***的示意图；
图2A为根据本申请实施例一的一种总线带宽自适应单元的结构框图；
图2B为图2A所示实施例中的一种总线带宽自适应单元的具体结构示例图；
图2C为图2A所示实施例中的一种总线带宽自适应单元的设置示意图；
图3A为根据本申请实施例二的一种总线带宽自适应方法的步骤流程图；
图3B为图3A所示实施例中的一种总线带宽自适应具体示例的流程示意图；
图4为根据本申请实施例三的一种芯片的结构示意图。
具体实施方式
为了使本领域的人员更好地理解本申请实施例中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本申请实施例保护的范围。
下面结合本申请实施例附图进一步说明本申请实施例具体实现。
图1示出了一种适用本申请实施例的AMBA总线***的示意图。
AMBA(Advanced Microcontroller Bus Architecture，高级微控制器总线结构)定义了一种高性能嵌入式微控制器的通信标准，其可以将RISC处理器集成在其他IP芯核和外设中，是有效连接IP芯核的“数字胶”，也是ARM复用策略的重要组件，是ARM内核与芯片上其他元件进行通信的接口。
一种示例性的AMBA总线***如图1所示，其由一个高性能中枢总线(AMBA AHB或者AMBA ASB或者AMBA AXI)组成，能够支持外部存储器带宽，包括处理器、片上存储器和其他直接数据存取(DMA)设备等等，图中分别示意为：高性能ARM处理器、高性能AI加速器、DMA总线主机等，并且示出了支持片上存储器的高带宽外部存储器接口。这条总线为上述设备之间的数据传输提供高带宽接口。此外，该总线上还设置有桥接器，用于连接低带宽的APB，在APB上连接着大多数的***外设，图中示意为：UART、Keypad、Timer和PIO。
实施例一
基于该总线***，本申请实施例一提供了一种总线带宽自适应单元，以下结合图2A-图2C，对该总线带宽自适应单元进行说明。
图2A示出了根据本申请实施例一的一种总线带宽自适应单元的结构框图，该总线带宽自适应单元包括：监测子单元102、比较子单元104、和输出子单元106。
其中：
监测子单元102，用于对片上***的各个总线进行监测，获得片上***中的器件在至少一个维度上的总线带宽使用参数。本申请实施例中，所述总线主要指高带宽总线，如，AMBA AHB或者AMBA ASB或者AMBA AXI等；所述器件主要包括具有总线带宽使用间隙的器件，包括但不限于视频编、解码器、GPU、AI加速器、DSP等。对不同器件的总线带宽使用情况可从不同维度获得，例如，对于视频编解码器可主要从帧存维度考理，而对于其它器件或者包括视频编解码器的多个器件的带宽占用，还可从诸如QoS(Quality of Service，服务质量)、总线入口的反压情况等维度获得。
需要说明的是，本申请实施例中，若无特殊说明，“多个”、“多种”等与“多”有关的数量均意指两个及两个以上。
在一种可行方式中，所述至少一个维度包括：总线入口反压维度、帧存维度、QoS解析维度中的部分或全部；相对应地，所述总线带宽使用参数包括总线入口反压比例、帧存余量、QoS解析请求数量中的部分或全部。通过这些维度和参数，可以有效对总线带宽的使用情况进行评估。
一般来说，总线入口反压比例越高，说明对应的器件的数据传输需求越高，目前的带宽分配可能无法满足其需求；而帧存余量可反映对应的器件的带宽是否存在冗余，帧存余量越大，越可能存在冗余，或者冗余可能越多；QoS解析请求也会占用带宽，当其数量变多时，可能过度占用资源，需要在后续基于其紧急程度进行区分处理。
比较子单元104，用于针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果。
其中，维度不同，具体比较的方式可能也不相同。例如，对于总线入口反压维度，可以比较总线入口反压比例是否高于某个高阈值(第一比例阈值)或者低于某个低阈值(第二比例阈值)，其中，该高阈值或低阈值可由本领域技术人员根据实际需求灵活设置，本申请实施例对此不作限制。例如，高阈值可以为20％，低阈值可以为1％-0％等。
再例如，对于帧存维度，也可以比较帧存余量是否低于某个低阈值(第一余量阈值)或者高于某个高阈值(第二余量阈值)，类似地，该高阈值或低阈值可由本领域技术人员根据实际需求灵活设置，本申请实施例对此不作限制。例如，高阈值可以为2，低阈值可以为1等。
又例如，对于QoS解析维度，当QoS解析请求数量小于或等于某个数量阈值时，则可按照常规处理，而如果QoS解析请求数量大于该数量阈值时，则需要对其进行本申请实施例方案中的后续处理。
输出子单元106，用于基于比较结果，为所述器件进行总线带宽的带宽使用调整。
在获得了各个维度的比较结果后，即可基于该比较结果，进行相应的调整处理。例如，若总线入口反压比例高于第一比例阈值，则可为其对应的器件调配更多的带宽资源，反之，若总线入口反压比例低于或等于第二比例阈值，则可对其对应的器件进行带宽资源剥夺。再例如，若帧存余量高于所述第二余量阈值，则可对其对应的器件进行带宽资源剥夺；而若帧存余量低于第一余量阈值，则可为其对应的器件调配更多的带宽资源。又例如，若QoS解析请求数量小于或等于某个数量阈值时，则可按照常规处理，而如果QoS解析请求数量大于该数量阈值时，则可根据这些QoS解析请求的紧急程度为它们确定优先级，按照确定的优先级为QoS解析请求分配带宽资源进行处理。例如，先为优先级最高的一个QoS解析请求分配带宽资源进行处理，或者，先为优先级TOP N的少量个QoS解析请求分配带宽资源进行处理。其中，N为正整数，N的具体数值可由本领域技术人员根据实际需求适当设定，示例性地，N可以为2或3。
在一种可行方式中，输出子单元106可以用于基于比较结果，为所述器件进行以下总线带宽的带宽使用调整中的至少之一：器件时钟频率的调整、超前传输(AXI总线的outstanding传输)的档位调整。因总线带宽表征总线在单位时间内可以传输的数据总量,可通过总线位宽与工作频率的乘积确定。基于此，通过调整器件时钟频率和/或outstanding档位，即可有效实现对器件的带宽使用调整。
基于上述总线带宽自适应单元，因片上***中的器件在使用总线时的具体情况各不相同，因此，可以对其进行实时监测，以获得一个或多个维度上的总线带宽使用参数；进而，在各个维度下，再进行总线带宽使用参数的比较，以获得比较结果；根据该比较结果，可确定该器件当前使用总线带宽的具体情况，进而可以确定是否需要对其进行相应的调整以及如何调整。通过总线带宽使用参数及基于其获得的比较结果，可以获得相应器件访问片上内存的繁忙程度；而根据比较结果对器件进行带宽使用调整则可实现总线带宽的自适应性调整和分配，从而可以有效且充分地利用总线带宽，提升片上***的总线带宽分配的有效性和总线带宽的利用率，节省总线带宽资源，降低总线功耗。
但为了使调整更为精准，在一种可行方式中，还可以设置策略配置接口。也即，总线带宽自适应单元还可以包括：策略配置接口108，用于获取监测子单元102的总线带宽使用参数和/或比较子单元104的比较结果；根据总线带宽使用参数和/或比较结果，确定总线带宽的带宽使用调整策略。基于此，输出子单元106可以用于根据带宽使用调整策略，为所述器件进行总线带宽的带宽使用调整。此种方式中，策略配置接口108中可以预先设置相应的调整策略，在获得总线带宽使用参数和/或所述比较结果后，与预先设置的调整策略进行匹配，从中确定相匹配的调整策略。其中，预先设置的调整策略可以包括但不限于前述输出子单元106基于比较结果进行总线使用带宽调整进使用的调整方式。由此，一方面，由策略配置接口108进行策略匹配，减轻了输出子单元106的处理负担，也可简化其具体的技术实现；另一方面，策略配置接口108中可以根据需要预先设置更多种需要的调整策略，且可更方便地对已设置的调整策略进行更新，从而使得总线带宽自适应单元更具灵活性，也提高了带宽调整效率。
可选地，策略配置接口108可以根据总线带宽使用参数和/或所述比较结果，通过预设的强化学习机器模型确定总线带宽的带宽使用调整策略。其中，强化机器学习模型可以为任意的、以总线带宽使用参数和/或比较结果为输入，以调整策略为输出的机器学习模型，本申请实施例对该强化机器学习模型的具体实现及其实现过程不作限制。示例性地，该强化机器学习模型可以为策略评估模型。进一步可选地，该策略评估模型可以为基于KB-Tree的策略评估模型，以实现更为精准的策略选择。
一种示例性的上述总线带宽自适应单元如图2B所示，由图中可见，监测子单元102对多个总线进行监测，每个总线至少有一个片上器件使用。比较子单元104基于监测子单元102监测到的片上器件在各个维度上的产品线带宽使用参数，进行比较并生成比较结果。图2B中，该监测子单元102的监测结果及比较子单元104的比较结果都将传输给策略配置接口108，由策略配置接口108来确定相适配的带宽使用调整策略，进而将该带宽使用调整策略下发给输出子单元106，通过输出子单元106对各器件进行带宽使用调整。该调整在图2B中示意为各器件的时钟频率的调整和基于AXI总线的outstanding档位的调整。
其中，在具体调整时，可以设置调整步长，具体的步长设置可由本领域技术人员根据实际需求灵活设置，本申请实施例对此不作限制。例如，时钟频率的调整步长可以为1-10MHz，outstanding的调整步长可以为每次一个档位(outstanding能力N上调一级或下调一级，即N+1或N-1)。当然，以上仅为示例性说明，在具体使用中，还可以设置为其它步长数值。
在具体进行总线带宽自适应单元的设置时，如图2C所示，可与片上***的总线耦合设置。图2C中，总线连接于片上器件，包括但不限于：内存控制器、CPU、GPU、VDEC(视频解码器)、Disp(显示单元)之间。本示例中，总线通过与其耦合的总线带宽自适应单元对总线上的各器件的数据传输进行监测，并基于监测结果进行如上所述的处理及调整。在一种较优选的方案中，总线带宽自适应单元可以紧耦合于片上***的总线中，以更好地为总线服务。
以下，以片上器件为多媒体处理器件(如视频解码器等)为示例，对总线带宽自适应单元的带宽使用调整过程进行说明。
当片上器件为多媒体处理器件时，其总线带宽使用参数至少包括帧存余量，此种方式下，帧存余量意指视频解码器完成帧存(内存中的视频帧的数量)与显示单元帧存的差值。
基于此，监测子单元102会对多媒体处理器件在使用总线进行视频帧处理时的总线带宽使用参数进行监测，包括视频解码器完成帧存与显示单元帧存，并基于此获得多媒体处理器件的帧存作量；比较子单元104会将该帧存余量与预设阈值(如前述第一余量阈值和第二余量阈值)进行比较，获得比较结果；输出子单元106则会根据该比较结果，对多媒体处理器件进行总线带宽的带宽使用调整。例如，若比较结果指示帧存余量小于第一余量阈值，则提高多媒体处理器件的数据传输能力，如提高多媒体处理器件的时钟频率，和/或，在使用AXI总线的情况下，调高outstanding的传输档位。而若比较结果指示帧存余量大于第二余量阈值，则降低多媒体处理器件的数据传输能力，和/或，在使用AXI总线的情况下，调低outstanding的传输档位。
因多媒体处理器件如视频解码器等，自身即具有相应的数据传输间隙，则基于此对其进行带宽使用的调整，可以将其空闲时的总线资源调整给其它片上器件使用，以充分利用片上***的总线资源，提高片上***整体的数据传输和处理效率。
实施例二
参照图3A，示出了根据本申请实施例二的一种总线带宽自适应方法的步骤流程图。
本实施例的总线带宽自适应方法可通过前述的总线带宽自适应单元实现，该方法包括以下步骤：
步骤S202：对片上***的各个总线进行监测，获得片上***中的器件在至少一个维度上的总线带宽使用参数。
在一种可行方式中，所述至少一个维度包括：总线入口反压维度、帧存维度、QoS解析维度中的部分或全部。相对应地，总线带宽使用参数包括总线入口反压比例、帧存余量、QoS解析请求数量中的部分或全部。
当所述器件为多媒体处理器件时，所述帧存余量为视频解码器完成帧存与显示单元帧存的差值。
步骤S204：针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果。
例如，对于总线入口反压维度，可以比较总线入口反压比例是否高于某个高阈值(第一比例阈值)或者低于某个低阈值(第二比例阈值)，其中，该高阈值或低阈值可由本领域技术人员根据实际需求灵活设置，本申请实施例对此不作限制。例如，高阈值可以为20％，低阈值可以为1％-0％等。
再例如，对于帧存维度，也可以比较帧存余量是否高于某个高阈值(第二余量阈值)或者低于某个低阈值(第一余量阈值)，类似地，该高阈值或低阈值可由本领域技术人员根据实际需求灵活设置，本申请实施例对此不作限制。例如，高阈值可以为2，低阈值可以为1等。
又例如，对于QoS解析维度，当QoS解析请求数量小于或等于某个数量阈值时，则可按照常规处理，而如果QoS解析请求数量大于该数量阈值时，则需要对其进行本申请实施例方案中的后续处理。
步骤S206：基于所述比较结果，为所述器件进行总线带宽的带宽使用调整。
其中，所述带宽使用调整包括以下至少之一：器件时钟频率的调整、超前传输的档位调整。
在一种可行方式中，为了使调整更为准确，本步骤可以实现为：将总线带宽使用参数和/或所述比较结果通过策略配置接口输入强化学习机器模型，获得强化学习机器模型输出的带宽使用调整策略；根据带宽使用调整策略，为所述器件进行总线带宽的带宽使用调整。
以下，以所述器件为多媒体处理器件为示例，对上述过程进行示例性说明，本示例中，将多媒体处理器件具体示例为视频解码器VDEC，但本领域技术人员应当明了，其它器件如GPU、AI加速器、DSP等也可同样适用本示例。
如图3B所示，本示例针对VDEC的带宽调整过程具体包括：
过程A：监测VDEC的帧存信息，获得帧存余量。
例如，可以通过前述监测子单元102进行监测，获得VDEC完成帧存与显示单元帧存的差值，即，VDEC帧存-Disp帧存。
过程B：判断帧存余量是否小于第一余量阈值；若是，则执行过程C；若否，则执行过程D。
本示例中，第一余量阈值设置为1，图中示意为判断VDEC帧存-Disp帧存<1。
过程C：提高VDEC的数据传输能力。返回过程A。
如，提高VDEC的时钟频率，和/或，调高outstanding的档位。
过程D：判断帧存余量是否大于第二余量阈值；若是，则执行过程E；若否，则执行过程F。
本示例，第二余量阈值设置为2，图中示意为判断VDEC帧存-Disp帧存>2。此种情况下，表明视频解码帧存超前，可以降低VDEC的数据传输能力。
过程E：降低VDEC的数据传输能力。返回过程A。
如，降低VDEC的时钟频率，和/或，调低outstanding的档位。
过程F：对VDEC的数据传输能力不作调整，并返回过程A。
通过本实施例，实时监测片上***中的器件在使用总线时的具体情况，获得一个或多个维度上的总线带宽使用参数；进而，在各个维度下，再进行总线带宽使用参数的比较，以获得比较结果；根据该比较结果，可确定该器件当前使用总线带宽的具体情况，进而可以确定是否需要对其进行相应的调整以及如何调整。通过总线带宽使用参数及基于其获得的比较结果，可以获得相应器件访问片上内存的繁忙程度；而根据比较结果对器件进行带宽使用调整则可实现总线带宽的自适应性调整和分配，从而可以有效且充分地利用总线带宽，提升片上***的总线带宽分配的有效性和总线带宽的利用率，节省总线带宽资源，降低总线功耗。
实施例三
参照图4，示出了根据本申请实施例三的一种芯片的结构示意图。
本实施例中的芯片至少包括：处理器、总线、片上器件、以及前述实施例一中所述的总线带宽自适应单元；其中：处理器和片上器件通过所述总线连接；总线带宽自适应单元紧耦合于所述总线中。
在一个具体示例中，如图4所示，该芯片基于AMBA总线结构，其除了包括如图1中所示的高性能中枢总线、处理器、片上存储器接口(高带宽外部存储器接口、用于接入片上存储器)、高性能AI加速器、DMA、桥接器和APB外，还包括前述实施例一中所描述的总线带宽自适应单元。
由图中可见，总线带宽自适应单元紧耦合于AMBA总线中。
由此，本实施例的芯片中，在各片上器件通过总线进行数据传输的过程中，可以实时监测总线带宽使用情况，以及时对器件的带宽使用做出调整，从而可以有效且充分地利用总线带宽，提升片上***的总线带宽分配的有效性和总线带宽的利用率，节省总线带宽资源，降低总线功耗。
需要指出，根据实施的需要，可将本申请实施例中描述的各个部件/步骤拆分为更多部件/步骤，也可将两个或多个部件/步骤或者部件/步骤的部分操作组合成新的部件/步骤，以实现本申请实施例的目的。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请实施例的范围。
以上实施方式仅用于说明本申请实施例，而并非对本申请实施例的限制，有关技术领域的普通技术人员，在不脱离本申请实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本申请实施例的范畴，本申请实施例的专利保护范围应由权利要求限定。

Claims (14)

1.一种总线带宽自适应单元，包括：
监测子单元，用于对片上***的各个总线进行监测，获得所述片上***中的器件在至少一个维度上的总线带宽使用参数；
比较子单元，用于针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果；
输出子单元，用于基于所述比较结果，为所述器件进行总线带宽的带宽使用调整。
2.根据权利要求1所述的总线带宽自适应单元，其中，
所述至少一个维度包括：总线入口反压维度、帧存维度、QoS解析维度中的部分或全部；
相对应地，所述总线带宽使用参数包括总线入口反压比例、帧存余量、QoS解析请求数量中的部分或全部。
3.根据权利要求1或2所述的总线带宽自适应单元，其中，
所述输出子单元，用于基于所述比较结果，为所述器件进行以下总线带宽的带宽使用调整中的至少之一：器件时钟频率的调整、超前传输的档位调整。
4.根据权利要求1或2所述的总线带宽自适应单元，其中，所述总线带宽自适应单元还包括：
策略配置接口，用于获取所述监测子单元的总线带宽使用参数和/或所述比较子单元的比较结果；根据所述总线带宽使用参数和/或所述比较结果，确定所述总线带宽的带宽使用调整策略；
所述输出子单元，用于根据所述带宽使用调整策略，为所述器件进行总线带宽的带宽使用调整。
5.根据权利要求4所述的总线带宽自适应单元，其中，所述策略配置接口根据所述总线带宽使用参数和/或所述比较结果，通过预设的强化学习机器模型确定所述总线带宽的带宽使用调整策略。
6.根据权利要求2所述的总线带宽自适应单元，其中，所述器件为多媒体处理器件；所述帧存余量为视频解码器完成帧存与显示单元帧存的差值。
7.根据权利要求6所述的总线带宽自适应单元，其中，针对所述多媒体处理器件：
所述监测子单元至少获得所述多媒体处理器件的帧存余量；所述比较子单元将所述帧存余量与预设阈值进行比较，获得比较结果；所述输出子单元，用于根据所述比较结果，对所述多媒体处理器件进行总线带宽的带宽使用调整。
8.根据权利要求1所述的总线带宽自适应单元，其中，所述总线带宽自适应单元紧耦合于所述总线中；所述总线为AMBA总线。
9.一种总线带宽自适应方法，包括：
对片上***的各个总线进行监测，获得所述片上***中的器件在至少一个维度上的总线带宽使用参数；
针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果；
基于所述比较结果，为所述器件进行总线带宽的带宽使用调整。
10.根据权利要求9所述的方法，其中，所述基于所述比较结果，为所述器件进行总线带宽的带宽使用调整，包括：
将所述总线带宽使用参数和/或所述比较结果通过策略配置接口输入强化学习机器模型，获得所述强化学习机器模型输出的带宽使用调整策略；
根据所述带宽使用调整策略，为所述器件进行总线带宽的带宽使用调整。
11.根据权利要求9或10所述的方法，其中，
所述至少一个维度包括：总线入口反压维度、帧存维度、QoS解析维度中的部分或全部；
相对应地，所述总线带宽使用参数包括总线入口反压比例、帧存余量、QoS解析请求数量中的部分或全部。
12.根据权利要求11所述的方法，其中，所述器件为多媒体处理器件；所述帧存余量为视频解码器完成帧存与显示单元帧存的差值。
13.根据权利要求12所述的方法，其中，所述针对每个维度，进行该维度下的总线带宽使用参数的比较，获得比较结果；基于所述比较结果，为所述器件进行总线带宽的带宽使用调整，包括：
针对所述多媒体处理器件，将所述帧存余量与第一余量阈值或第二余量阈值进行比较，其中，所述第一余量阈值小于所述第二余量阈值；
若确定所述帧存余量小于所述第一余量阈值，则提高所述多媒体处理器件的数据传输能力；
若确定所述帧存余量大于所述第二余量阈值，则降低所述多媒体处理器件的数据传输能力；
若确定所述帧存余量大于或等于所述第一余量阈值，且小于或等于所述第二余量阈值，则不对所述多媒体处理器件的数据传输进行调整。
14.一种芯片，至少包括：处理器、总线、片上器件、以及如权利要求1-8中任一项所述的总线带宽自适应单元；
其中：
所述处理器和所述片上器件通过所述总线连接；所述总线带宽自适应单元紧耦合于所述总线中。
CN202210164404.9A 2022-02-22 2022-02-22 总线带宽自适应单元、方法及芯片 Pending CN114546908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210164404.9A CN114546908A (zh) 2022-02-22 2022-02-22 总线带宽自适应单元、方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210164404.9A CN114546908A (zh) 2022-02-22 2022-02-22 总线带宽自适应单元、方法及芯片

Publications (1)

Publication Number Publication Date
CN114546908A true CN114546908A (zh) 2022-05-27

Family

ID=81677778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210164404.9A Pending CN114546908A (zh) 2022-02-22 2022-02-22 总线带宽自适应单元、方法及芯片

Country Status (1)

Country Link
CN (1) CN114546908A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117827710A (zh) * 2024-03-06 2024-04-05 上海燧原智能科技有限公司 基于ai芯片的dma带宽确定方法、装置、设备及介质

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030053455A1 (en) * 2000-02-18 2003-03-20 Kryskow Joseph M. Method of automatically baselining business bandwidth
US20050165987A1 (en) * 2004-01-26 2005-07-28 Shigehiro Asano Systems and methods for bandwidth shaping
KR20070068003A (ko) * 2005-12-26 2007-06-29 삼성전자주식회사 버스―대역폭에 적응적인 텍스처 품질 조절방법 및 텍스처품질 조절장치
KR20080026898A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 버스제어장치 및 그 방법
KR20080062701A (ko) * 2006-12-29 2008-07-03 삼성전자주식회사 실시간으로 변경되는 중재 파라미터를 이용한 버스 중재기및 중재 방법
US20130254444A1 (en) * 2012-03-23 2013-09-26 Ricoh Company, Ltd. Image processing apparatus
CN103888366A (zh) * 2014-02-28 2014-06-25 江苏大学 一种实时企业服务总线***
CN110738316A (zh) * 2018-07-20 2020-01-31 北京三星通信技术研究有限公司 基于神经网络的操作方法、装置及电子设备
CN111078601A (zh) * 2019-12-18 2020-04-28 成都国科微电子有限公司 一种总线带宽使用峰值调整方法及装置
WO2020172818A1 (zh) * 2019-02-27 2020-09-03 华为技术有限公司 一种动态电压频率调整***和方法
CN111694665A (zh) * 2020-06-09 2020-09-22 杭州思看科技有限公司 基于三维扫描装置的资源均衡方法、装置和***
CN111858237A (zh) * 2020-06-29 2020-10-30 浪潮(北京)电子信息产业有限公司 基板管理控制器的数据总线传输带宽的调节方法和***
CN113569509A (zh) * 2021-08-13 2021-10-29 眸芯科技（上海）有限公司 面向amba总线架构芯片的性能验证***及应用

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030053455A1 (en) * 2000-02-18 2003-03-20 Kryskow Joseph M. Method of automatically baselining business bandwidth
US20050165987A1 (en) * 2004-01-26 2005-07-28 Shigehiro Asano Systems and methods for bandwidth shaping
KR20070068003A (ko) * 2005-12-26 2007-06-29 삼성전자주식회사 버스―대역폭에 적응적인 텍스처 품질 조절방법 및 텍스처품질 조절장치
KR20080026898A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 버스제어장치 및 그 방법
KR20080062701A (ko) * 2006-12-29 2008-07-03 삼성전자주식회사 실시간으로 변경되는 중재 파라미터를 이용한 버스 중재기및 중재 방법
US20130254444A1 (en) * 2012-03-23 2013-09-26 Ricoh Company, Ltd. Image processing apparatus
CN103888366A (zh) * 2014-02-28 2014-06-25 江苏大学 一种实时企业服务总线***
CN110738316A (zh) * 2018-07-20 2020-01-31 北京三星通信技术研究有限公司 基于神经网络的操作方法、装置及电子设备
WO2020172818A1 (zh) * 2019-02-27 2020-09-03 华为技术有限公司 一种动态电压频率调整***和方法
CN111078601A (zh) * 2019-12-18 2020-04-28 成都国科微电子有限公司 一种总线带宽使用峰值调整方法及装置
CN111694665A (zh) * 2020-06-09 2020-09-22 杭州思看科技有限公司 基于三维扫描装置的资源均衡方法、装置和***
CN111858237A (zh) * 2020-06-29 2020-10-30 浪潮(北京)电子信息产业有限公司 基板管理控制器的数据总线传输带宽的调节方法和***
CN113569509A (zh) * 2021-08-13 2021-10-29 眸芯科技（上海）有限公司 面向amba总线架构芯片的性能验证***及应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孟海波;张志敏;: "基于传输时间精确预测的片上总线仲裁算法", 计算机辅助设计与图形学学报, no. 07, pages 14 - 21 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117827710A (zh) * 2024-03-06 2024-04-05 上海燧原智能科技有限公司 基于ai芯片的dma带宽确定方法、装置、设备及介质
CN117827710B (zh) * 2024-03-06 2024-05-24 上海燧原智能科技有限公司 基于ai芯片的dma带宽确定方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
US8429666B2 (en) Computing platform with resource constraint negotiation
US7779190B2 (en) Arbitration device for arbitrating among a plurality of master devices, arbitration method, and video processing device including the arbitration device
US7606960B2 (en) Apparatus for adjusting a clock frequency of a variable speed bus
US8510580B2 (en) Power management for a system on a chip (SoC)
US20070156955A1 (en) Method and apparatus for queuing disk drive access requests
CN112292652B (zh) 一种动态电压频率调整***和方法
WO2017128980A1 (zh) 云平台中管理资源的方法和装置
US8627325B2 (en) Scheduling memory usage of a workload
CN101669096A (zh) 存储器访问控制装置
CN109284192B (zh) 参数配置方法及电子设备
CN114546908A (zh) 总线带宽自适应单元、方法及芯片
JP2023543744A (ja) リソーススケジューリング方法、システム、電子デバイスおよびコンピュータ可読記憶媒体
CN117009266A (zh) 一种握手协议总线仲裁模块及片上***
WO2018169618A1 (en) Power reduction via memory efficiency compensation
CN1300703C (zh) 调节电路及其具有它的功能处理电路
CN112492635B (zh) 一种调度优先级的确定方法及装置
CN113961489A (zh) 数据访问的方法、装置、设备及存储介质
JP2018505489A (ja) システムオンチップにおける動的メモリ利用
CN111897756B (zh) 一种hid从设备usb带宽自适应调整方法、装置、设备和介质
CN116155726B (zh) Amd平台的网卡性能优化方法及装置、电子设备、存储介质
US11580060B2 (en) Policy driven latency control applied to a vehicular real time network apparatus
CN116775130A (zh) 缓存管理的方法和相关装置
CN110096374B (zh) 内部多类别的计算单元之间通信中间件控制***及方法
CN112579503B (zh) 一种多核异构cpu总线仲裁方法、总线仲裁器及***
WO2021135763A1 (zh) 数据处理方法和装置、存储介质及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination