CN114546288A - 一种降低关键命令时延的方法、***、设备和存储介质 - Google Patents
一种降低关键命令时延的方法、***、设备和存储介质 Download PDFInfo
- Publication number
- CN114546288A CN114546288A CN202210182776.4A CN202210182776A CN114546288A CN 114546288 A CN114546288 A CN 114546288A CN 202210182776 A CN202210182776 A CN 202210182776A CN 114546288 A CN114546288 A CN 114546288A
- Authority
- CN
- China
- Prior art keywords
- queue
- data slot
- read
- sub data
- write command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000004044 response Effects 0.000 claims abstract description 19
- 238000004590 computer program Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明提供一种降低关键命令时延的方法、***、设备和存储介质,方法包括:响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;对第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;设置发送第一子数据槽和第二子数据槽的比例,并分别在第一队列和第二队列设置计数器;以及根据比例和第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。本发明降低了关键命令的时延。
Description
技术领域
本发明涉及数据传输领域,更具体地,特别是指一种降低关键命令时延的方法、***、设备和存储介质。
背景技术
对于Nand Flash(闪存)而言,LUN(Logical Unit Number,逻辑单元号)是其能够独立执行命令和报告状态的最小单元,一个nand颗粒可能包含一个或多个LUN,这些LUN共用一组nand颗粒的接口。目前,对同LUN命令执行的传统方式是按照FW(Firmware,固件)下发命令的顺序来依次执行的,这样的方式,若关键命令在普通命令之后配置,会使关键命令的Lantency(时延)增大,在很大程度上降低用户对产品的满意度。
发明内容
有鉴于此,本发明实施例的目的在于提出一种降低关键命令时延的方法、***、计算机设备及计算机可读存储介质,本发明根据需求标记命令的优先级,通过高/低优先级的设置比例和参数,硬件调整下发至LUN的命令顺序,不仅保持现有NAND的读写速度,而且降低了关键命令的时延。
基于上述目的,本发明实施例的一方面提供了一种降低关键命令时延的方法,包括如下步骤:响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器;以及根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值达到预设值,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中不存在第二子数据槽,继续下发第一队列中的读写命令。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值达到预设值且所述第二队列中存在第二子数据槽,下发所述第二队列中第二子数据槽中的读写命令并将所述第二队列的计数器的值加一,直到所述第二队列的计数器的值达到第二预设值。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值未达到预设值且所述第一队列中不存在第一子数据槽,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中存在第二子数据槽,下发所述第二子数据槽中的读写命令。
本发明实施例的另一方面,提供了一种降低关键命令时延的***,包括:划分模块,配置用于响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;排序模块,配置用于对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;设置模块,配置用于设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器;以及执行模块,配置用于根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
在一些实施方式中,所述执行模块配置用于:响应于所述第一队列中的计数器的值达到预设值,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中不存在第二子数据槽,继续下发第一队列中的读写命令。
在一些实施方式中,所述执行模块配置用于:响应于所述第一队列中的计数器的值达到预设值且所述第二队列中存在第二子数据槽,下发所述第二队列中第二子数据槽中的读写命令并将所述第二队列的计数器的值加一,直到所述第二队列的计数器的值达到第二预设值。
在一些实施方式中,所述执行模块配置用于:响应于所述第一队列中的计数器的值未达到预设值且所述第一队列中不存在第一子数据槽,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中存在第二子数据槽,下发所述第二子数据槽中的读写命令。
本发明实施例的又一方面,还提供了一种计算机设备,包括:至少一个处理器;以及存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面,还提供了一种计算机可读存储介质,计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果:根据需求标记命令的优先级,通过高/低优先级的设置比例和参数,硬件调整下发至LUN的命令顺序,不仅保持现有NAND的读写速度,而且降低了关键命令的时延。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明提供的降低关键命令时延的方法的实施例的示意图;
图2为本发明提供的降低关键命令时延的***的实施例的示意图;
图3为本发明提供的降低关键命令时延的计算机设备的实施例的硬件结构示意图;
图4为本发明提供的降低关键命令时延的计算机存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
本发明实施例的第一个方面,提出了一种降低关键命令时延的方法的实施例。图1示出的是本发明提供的降低关键命令时延的方法的实施例的示意图。如图1所示,本发明实施例包括如下步骤:
S1、响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;
S2、对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;
S3、设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器;以及
S4、根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
本发明实施例中将用户和***的读写命令按照规则进行优先级划分,然后利用硬件资源将这些命令进行存储和解析,并且对每个LUN的命令进行排序。排序后的高优先级命令和低优先级命令进行下发并执行。其中,在命令分配方法中,利用设置的高优先级和低优先级命令的比例参数,以及命令计数器(H cnt和L cnt)来决定命令的执行顺序。
响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽。本发明实施例中第一优先级的读写命令是高优先级读写命令,第二优先级的读写命令是低优先级读写命令。一般情况下,固件将用户的读写命令设为高优先级,***的读写命令设为低优先级,在固件执行过程中也会根据需求修改优先级设置。
对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列。使用深度为N的高位数据槽存储高优先级的读写命令,低位数据槽存储低优先级的读写命令,N可以根据实际需求灵活设置。本发明实施例中的第一数据槽为高位数据槽,第二数据槽为低位数据槽。解析高位数据槽和低位数据槽中的命令,根据命令信息中使用的LUN,对命令进行划分,对于同LUN的第一子数据槽和第二子数据槽分别利用High queue(高位队列)和Lowqueue(低位队列)进行排序。本发明实施例中的第一队列为高位队列,第二队列为低位队列。
设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器。设置第一子数据槽(High slot)和第二子数据槽(Low slot)下发的比例参数。例如,设置High:Low=3:1,代表每下发3个第一子数据槽中的读写命令,就需要下发1个第二子数据槽中的读写命令。在第一队列中设置第一计数器Hcnt,对High queue中下发的High slot计数,在第二队列中设置第二计数器Lcnt,对Low queue中下发的Low slot计数。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值达到预设值,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中不存在第二子数据槽,继续下发第一队列中的读写命令。继续上例,预设值可以为3,当第一队列中的计数器的值达到3,且第二队列中不存在第二子数据槽,则继续下发第一队列中的读写命令。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值达到预设值且所述第二队列中存在第二子数据槽,下发所述第二队列中第二子数据槽中的读写命令并将所述第二队列的计数器的值加一,直到所述第二队列的计数器的值达到第二预设值。继续上例,第二预设值为3,当第一队列中的计数器的值达到3且所述第二队列中存在第二子数据槽,下发第二队列中第二子数据槽中的读写命令并将第二队列的计数器的值加一。当然,在其他实施例中第二预设值可以为其他数值,也即是下发第二队列中第二子数据槽中的读写命令直到下发的读写命令的值达到第二预设值。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值未达到预设值且所述第一队列中不存在第一子数据槽,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中存在第二子数据槽,下发所述第二子数据槽中的读写命令。例如,当第一队列中的计数器的值未达到3但此时第一队列中不存在第一子数据槽,判断此时第二队列中是否还存在第二子数据槽,如果第二队列中存在第二子数据槽,则下发第二子数据槽中的读写命令。
如果Hcnt的计数值达到预设值,则解析Low slot,并下发Low queue中的读写命令;如果Hcnt的计数值达到预设值,而Low queue中没有Low slot,则解析High slot,并下发High queue中的读写命令;如果Hcnt的计数值未达到预设值,而且此时High queue中没有High slot,那么去解析Low slot,并下发Low queue中读写命令;如果Hcnt的计数值未达到预设值,而且此时High queue中没有High slot,Low queue中也没有Low slot,此时下发命令,等待固件配置新的命令。Lcnt的计数原理与上述Hcnt相同。
根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
在本发明中,软硬件协同合作,硬件对于固件下发的高优先级和低优先级的命令进行了仲裁操作。根据实际的应用需求设置高/低优先级命令的比例和参数,从而允许某些命令优先执行,降低了某些紧急命令的时延,尤其是读命令,进而提高了SSD(Solid StateDisk,固态硬盘)的性能。
需要特别指出的是,上述降低关键命令时延的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于降低关键命令时延的方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种降低关键命令时延的***。如图2所示,***200包括如下模块:划分模块,配置用于响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;排序模块,配置用于对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;设置模块,配置用于设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器;以及执行模块,配置用于根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
在一些实施方式中,所述执行模块配置用于:响应于所述第一队列中的计数器的值达到预设值,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中不存在第二子数据槽,继续下发第一队列中的读写命令。
在一些实施方式中,所述执行模块配置用于:响应于所述第一队列中的计数器的值达到预设值且所述第二队列中存在第二子数据槽,下发所述第二队列中第二子数据槽中的读写命令并将所述第二队列的计数器的值加一,直到所述第二队列的计数器的值达到第二预设值。
在一些实施方式中,所述执行模块配置用于:响应于所述第一队列中的计数器的值未达到预设值且所述第一队列中不存在第一子数据槽,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中存在第二子数据槽,下发所述第二子数据槽中的读写命令。
基于上述目的,本发明实施例的第三个方面,提出了一种计算机设备,包括:至少一个处理器;以及存储器,存储器存储有可在处理器上运行的计算机指令,指令由处理器执行以实现如下步骤:S1、响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;S2、对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;S3、设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器;以及S4、根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值达到预设值,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中不存在第二子数据槽,继续下发第一队列中的读写命令。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值达到预设值且所述第二队列中存在第二子数据槽,下发所述第二队列中第二子数据槽中的读写命令并将所述第二队列的计数器的值加一,直到所述第二队列的计数器的值达到第二预设值。
在一些实施方式中,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:响应于所述第一队列中的计数器的值未达到预设值且所述第一队列中不存在第一子数据槽,判断所述第二队列中是否还存在第二子数据槽;以及响应于所述第二队列中存在第二子数据槽,下发所述第二子数据槽中的读写命令。
如图3所示,为本发明提供的上述降低关键命令时延的计算机设备的一个实施例的硬件结构示意图。
以如图3所示的装置为例,在该装置中包括一个处理器301以及一个存储器302。
处理器301和存储器302可以通过总线或者其他方式连接,图3中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的降低关键命令时延的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现降低关键命令时延的方法。
存储器302可以包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需要的应用程序;存储数据区可存储根据降低关键命令时延的方法的使用所创建的数据等。此外,存储器302可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器302可选包括相对于处理器301远程设置的存储器,这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个降低关键命令时延的方法对应的计算机指令303存储在存储器302中,当被处理器301执行时,执行上述任意方法实施例中的降低关键命令时延的方法。
执行上述降低关键命令时延的方法的计算机设备的任何一个实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质,计算机可读存储介质存储有被处理器执行时执行降低关键命令时延的方法的计算机程序。
如图4所示,为本发明提供的上述降低关键命令时延的计算机存储介质的一个实施例的示意图。以如图4所示的计算机存储介质为例,计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,降低关键命令时延的方法的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种降低关键命令时延的方法,其特征在于,包括如下步骤:
响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;
对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;
设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器;以及
根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
2.根据权利要求1所述的方法,其特征在于,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:
响应于所述第一队列中的计数器的值达到预设值,判断所述第二队列中是否还存在第二子数据槽;以及
响应于所述第二队列中不存在第二子数据槽,继续下发第一队列中的读写命令。
3.根据权利要求2所述的方法,其特征在于,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:
响应于所述第一队列中的计数器的值达到预设值且所述第二队列中存在第二子数据槽,下发所述第二队列中第二子数据槽中的读写命令并将所述第二队列的计数器的值加一,直到所述第二队列的计数器的值达到第二预设值。
4.根据权利要求2所述的方法,其特征在于,所述根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序包括:
响应于所述第一队列中的计数器的值未达到预设值且所述第一队列中不存在第一子数据槽,判断所述第二队列中是否还存在第二子数据槽;以及
响应于所述第二队列中存在第二子数据槽,下发所述第二子数据槽中的读写命令。
5.一种降低关键命令时延的***,其特征在于,包括:
划分模块,配置用于响应于接收到读写命令,将第一优先级的读写命令存储在第一数据槽,将第二优先级的读写命令存储在第二数据槽;
排序模块,配置用于对所述第一数据槽和第二数据槽中的读写命令进行解析,获取读写命令对应的逻辑单元号,根据逻辑单元号从所述第一数据槽提取对应的第一子数据槽进行排序以形成第一队列,并从所述第二数据槽提取对应的第二子数据槽进行排序以形成第二队列;
设置模块,配置用于设置发送第一子数据槽和第二子数据槽的比例,并分别在所述第一队列和第二队列设置计数器;以及
执行模块,配置用于根据所述比例和所述第一队列和第二队列中的计数器的值确定读写命令的执行顺序,并按照执行顺序执行命令。
6.根据权利要求5所述的***,其特征在于,所述执行模块配置用于:
响应于所述第一队列中的计数器的值达到预设值,判断所述第二队列中是否还存在第二子数据槽;以及
响应于所述第二队列中不存在第二子数据槽,继续下发第一队列中的读写命令。
7.根据权利要求6所述的***,其特征在于,所述执行模块配置用于:
响应于所述第一队列中的计数器的值达到预设值且所述第二队列中存在第二子数据槽,下发所述第二队列中第二子数据槽中的读写命令并将所述第二队列的计数器的值加一,直到所述第二队列的计数器的值达到第二预设值。
8.根据权利要求6所述的***,其特征在于,所述执行模块配置用于:
响应于所述第一队列中的计数器的值未达到预设值且所述第一队列中不存在第一子数据槽,判断所述第二队列中是否还存在第二子数据槽;以及
响应于所述第二队列中存在第二子数据槽,下发所述第二子数据槽中的读写命令。
9.一种计算机设备,其特征在于,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210182776.4A CN114546288A (zh) | 2022-02-27 | 2022-02-27 | 一种降低关键命令时延的方法、***、设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210182776.4A CN114546288A (zh) | 2022-02-27 | 2022-02-27 | 一种降低关键命令时延的方法、***、设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114546288A true CN114546288A (zh) | 2022-05-27 |
Family
ID=81680103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210182776.4A Pending CN114546288A (zh) | 2022-02-27 | 2022-02-27 | 一种降低关键命令时延的方法、***、设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114546288A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106527967A (zh) * | 2015-09-10 | 2017-03-22 | 蜂巢数据有限公司 | 减小存储设备中的读命令时延 |
US20180336150A1 (en) * | 2017-05-19 | 2018-11-22 | Western Digital Technologies, Inc. | Context-aware dynamic command scheduling for a data storage system |
US20200159680A1 (en) * | 2018-11-19 | 2020-05-21 | Xilinx, Inc. | Programming and controlling compute units in an integrated circuit |
CN111258932A (zh) * | 2020-01-09 | 2020-06-09 | 厦门鑫忆讯科技有限公司 | 加速ufs协议处理的方法与存储控制器 |
US20200278808A1 (en) * | 2019-02-28 | 2020-09-03 | Micron Technology, Inc. | Double threshold controlled scheduling of memory access commands |
-
2022
- 2022-02-27 CN CN202210182776.4A patent/CN114546288A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106527967A (zh) * | 2015-09-10 | 2017-03-22 | 蜂巢数据有限公司 | 减小存储设备中的读命令时延 |
US20180336150A1 (en) * | 2017-05-19 | 2018-11-22 | Western Digital Technologies, Inc. | Context-aware dynamic command scheduling for a data storage system |
US20200159680A1 (en) * | 2018-11-19 | 2020-05-21 | Xilinx, Inc. | Programming and controlling compute units in an integrated circuit |
US20200278808A1 (en) * | 2019-02-28 | 2020-09-03 | Micron Technology, Inc. | Double threshold controlled scheduling of memory access commands |
CN111258932A (zh) * | 2020-01-09 | 2020-06-09 | 厦门鑫忆讯科技有限公司 | 加速ufs协议处理的方法与存储控制器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021051531A1 (zh) | 处理多集群作业记录的方法、装置、设备及存储介质 | |
CN111767143A (zh) | 交易数据处理方法、装置、设备及*** | |
CN107544832B (zh) | 一种虚拟机进程的监控方法、装置和*** | |
EP3242440A1 (en) | Fault tolerant method, apparatus and system for virtual machine | |
US20170185454A1 (en) | Method and Electronic Device for Determining Resource Consumption of Task | |
US20100241760A1 (en) | Web Front-End Throttling | |
EP2819015B1 (en) | Method, terminal, and server for synchronizing terminal mirror | |
CN108574645B (zh) | 一种队列调度方法及装置 | |
US20160269428A1 (en) | Data processing | |
CN110708369B (zh) | 设备节点的文件部署方法、装置、调度服务器及存储介质 | |
CN110659151A (zh) | 数据校验方法及装置,存储介质 | |
CN111522786A (zh) | 日志处理***及方法 | |
US20240129251A1 (en) | Data processing method and apparatus, computer device, and readable storage medium | |
CN112612832B (zh) | 节点分析方法、装置、设备及存储介质 | |
CN114125015A (zh) | 一种数据采集方法及*** | |
CN116089477B (zh) | 分布式训练方法及*** | |
CN110764705B (zh) | 一种数据的读写方法、装置、设备和存储介质 | |
CN110311826B (zh) | 网络设备配置方法及装置 | |
CN114546288A (zh) | 一种降低关键命令时延的方法、***、设备和存储介质 | |
CN114338386B (zh) | 一种网络的配置方法、装置、电子设备及存储介质 | |
CN110990148A (zh) | 一种存储性能优化的方法、设备及介质 | |
CN111143066A (zh) | 一种事件处理方法、装置、设备及存储介质 | |
CN115951845A (zh) | 一种磁盘管理方法、装置、设备及存储介质 | |
CN112764935B (zh) | 大数据处理方法、装置、电子设备及存储介质 | |
CN114168557A (zh) | 一种访问日志的处理方法、装置、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |