CN114545842B - 一种自主可控分布式励磁控制模块 - Google Patents
一种自主可控分布式励磁控制模块 Download PDFInfo
- Publication number
- CN114545842B CN114545842B CN202210451770.2A CN202210451770A CN114545842B CN 114545842 B CN114545842 B CN 114545842B CN 202210451770 A CN202210451770 A CN 202210451770A CN 114545842 B CN114545842 B CN 114545842B
- Authority
- CN
- China
- Prior art keywords
- controller
- fpga
- mcu controller
- chip
- mcu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24215—Scada supervisory control and data acquisition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Hardware Redundancy (AREA)
Abstract
本申请涉及一种自主可控分布式励磁控制模块,包括FPGA控制器和MCU控制器,所述FPGA控制器连接FPGA拓展存储器,所述MCU控制器连接MCU拓展存储器,所述FPGA控制器连接光纤通讯单元,开关量输入单元和开关量输出单元连接FPGA控制器,PWM输出单元和PWM输入单元连接MCU控制器,模拟量输出单元通过D/A转换芯片连接到MCU控制器,模拟量输入单元通过A/D转换芯片连接到MCU控制器,MCU控制器通过总线连接到通讯资源拓展单元。自主可控分布式励磁控制模块实现光纤点对点通讯的分布式控制技术,避开了传统串行通信方式电磁及共模干扰,实现励磁模块的高度冗余。
Description
技术领域
本申请涉及励磁控制模块技术领域,具体涉及一种自主可控分布式励磁控制模块。
背景技术
由于励磁模块工作在高压大电流磁场环境中,传统串口与以太网通信方式在高压大电流磁场中易受到电磁及共模干扰导致励磁模块通信不稳定。
发明内容
本申请实施例的目的在于提供一种自主可控分布式励磁控制模块,避开了传统串行通信方式电磁及共模干扰,实现励磁模块的高度冗余。
为实现上述目的,本申请提供如下技术方案:
本申请实施例提供一种自主可控分布式励磁控制模块,包括FPGA控制器和MCU控制器,所述FPGA控制器连接FPGA拓展存储器,所述MCU控制器连接MCU拓展存储器,所述FPGA控制器连接光纤通讯单元,开关量输入单元和开关量输出单元连接FPGA控制器,PWM输出单元和PWM输入单元连接MCU控制器,模拟量输出单元通过D/A转换芯片连接到MCU控制器,模拟量输入单元通过A/D转换芯片连接到MCU控制器,MCU控制器通过总线连接到通讯资源拓展单元。
所述MCU控制器的RTC时钟晶振为32.768KHz,***时有源晶振为25MHz,MCU控制器通过拨码开关方式识别自主可控分布式励磁控制模块位置。
所述MCU拓展存储器包括第一NAND FLASH芯片、第一NOR FLASH芯片及第一SRAM芯片,第一SRAM芯片的20个数据线、16个地址线分别连接MCU控制器的数据线与地址线;第一NAND FLASH芯片分别与MCU控制器的8个数据总线连接,第一NAND FLASH芯片存放模块运行时关键事情记录;2片CL1606数据线共用分别与MCU控制器的16位数据线连接,读写引脚共用MCU控制器的PD4引脚,片选CS引脚分别与MCU控制器的PG9引脚、PG12引脚连接。
所述MCU控制器与第一NOR FLASH芯片以SPI总线方式实现数据传输,用于存放机组参数,实现自主可控分布式励磁控制模块在不同机组中软件统一;MCU控制器的6路GPIO信号经第一AIP74LV4245TA芯片变换成5V TTL信号经第一光藕KPCL247芯片隔离、变换成24V的 PWM信号经过脉冲驱动放大与变换后直接驱动硅。
所述MCU控制器与FPGA控制器并行总线为FPGA控制器的BANK 5区域的GPIO引脚,FPGA控制器的BANK 5区域的IOB27A/GCLKT_5接有源晶振50MHz,MCU控制器的片选信号PE0引脚、PE1引脚与FPGA控制器的GPIO引脚为IOB26A/IOB26B连接,MCU控制器的PG13引脚与控制FPGA控制器的IOR31B/RECONFIG_N硬件重启;所述FPGA拓展存储器包括第二SRAM芯片、第二NAND FLASH芯片以及第二NOR FLASH芯片, FPGA控制器的BANK 0区域GPIO引脚与第二SRAM芯片引脚连接;FPGA控制器的BANK 1区域GPIO引脚与第二NAND FLASH芯片实现数据传输,FPGA控制器的程序存储在第二NOR FLASH芯片中,实现FPGA控制器的上电时自动加载程序,FPGA控制器的BANK 5区域GPIO引脚与第二NOR FLASH芯片连接以SPI总线方式读取程序。
所述光纤通讯单元连接在FPGA控制器的BANK 2区域的GPIO引脚上,FPGA控制器处理光纤通信用专有通信有源晶振22.1184MHz,FPGA控制器的BANK 2区域的GPIO引脚串联负载匹配电阻后经过第二AIP74LV4245TA驱动芯片实现电平变换,变换后的TTL电平经逻辑门芯AIP74HC126SA.TB调理后驱动光纤发送器AFBR-1531CZ实现电信号转换成光信号对外发送过程;光信号经过光纤接收器AFBR-2531CZ变换成电信号,电信号再经过第二AIP74LV4245TA驱动芯片变换成TTL电平串联负载匹配电阻传输给GPIO引脚实现光信号变换成电信号接收过程。
所述MCU控制器上还连接有指示灯。
所述FPGA控制器与MCU控制器连接电源单元。
与现有技术相比,本发明的有益效果是:自主可控分布式励磁控制模块可以实现芯片供应链与芯片及其底层驱动安全可控。自主可控分布式励磁控制模块采用高冗余度的3+N级***冗余技术(N为单元数量),灭磁单元作为励磁模块第三控制通道执行手动控制功能,各个功率单元的自动控制通道+手动控制通道可以完成功率单元独立运行、整个***各分布式励磁控制模块之间均能自动实现故障通道判断及通道切换,并保证***不会因任何切换而发生扰动,完全满足励磁***3+N级高可靠性***冗余的技术要求。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是本申请的自主可控分布式励磁控制模块硬件架构图;
图2是本申请的同步或机组频率信号及B码对时实现方案图;
图3是本申请的18路高速光纤收发实现方案图;
图4是本申请的MCU与FPGA冗余PWM信号实现方案图;
图5是本申请的高速模拟信号输入单元电路实现方案图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本发明所设计自主可控分布式励磁控制模块,如图1所示,包括FPGA控制器1和MCU控制器2,所述FPGA控制器1连接FPGA拓展存储器3,所述MCU控制器2连接MCU拓展存储器4,所述FPGA控制器1连接光纤通讯单元5,开关量输入单元6和开关量输出单元7连接FPGA控制器1,PWM输出单元9和PWM输入单元10连接MCU控制器2,模拟量输出单元12通过D/A转换芯片13连接到MCU控制器2,模拟量输入单元14通过A/D转换芯片15连接到MCU控制器2,MCU控制器2通过总线连接到通讯资源拓展单元16。
电源单元实现方案
电源单元11为24V 输入电源,24V输入电源经过EMC滤波器、耦合电容滤波后;24V直流电源经过隔离后输出5V(电流额定3A)给FPGA控制器1和MCU控制器2组成的内核控制单元及内核控制单元***拓展供电,FPGA控制器1为高云GW2A系列内核电源1V,GPIO电源为3.3V;FPGA控制器1芯片及其拓展电路供电电源用杰华特JW5213变换,FPGA控制器1上电时序不能混乱,杰华特JW5213芯片7脚做使能控制,FPGA控制器1上电时先给内核提供1V电源再给FPGA控制器1及其拓展外设提供3.3V电源;MCU控制器2及其拓展外设电源通过LDO实现变换。
内核控制单元及其***电路实现方案
内核控制单元由FPGA控制器1和MCU控制器2组成,FPGA控制器1和MCU控制器2均拓展各自的NAND FLASH芯片、NOR FLASH芯片及SRAM芯片;MCU控制器2为兆易创新GD32F4系列、FPGA控制器1为高云GW2A系列,NAND FLASH芯片为江波龙FS33ND04GS系列,NOR FLASH芯片为兆易创新GD25Q64系列,SRAM芯片为伟凌创新EMI516NF系列,SRAM芯片的运行访问时间为5~8ns提高FPGA控制器1和MCU控制器2实时运算速度。
MCU控制器2的RTC时钟晶振为32.768KHz,***时有源晶振为25MHz,MCU通过拨码开关方式识别自主可控分布式励磁控制模块位置。
MCU控制器2并口总线资源分配MCU控制器2与FPGA控制器1、第一SRAM芯片、第一NAND FLASH芯片及2片CL1606通过高速并口总线实现通信;由于MCU控制器2只有1个并口总线(即16个数据线,20个地址线),MCU控制器2拓展外设复用并口总线的数据线与地址线;FPGA控制器1与MCU控制器2并行总线是8个地址线A0~A7,16个数据线D0~D15,2个片选引脚PE0、PE1,1个硬件复位引脚PG13;第一SRAM芯片的16个数据线A0~A19、20个地址线D0~D15分别连接MCU控制器2的数据线与地址线;第一NAND FLASH分别与MCU控制器2的8个数据总线D0~D7连接,第一NADN FLASH存放模块运行时关键事情记录;如图5所示,2片CL1606数据线共用分别与MCU控制器2的16位数据线D0~D15连接,读写引脚共用MCU控制器2的PD4,片选CS引脚分别与MCU控制器2的PG9、PG12。
MCU控制器2与第一NOR FLASH以SPI总线方式实现数据传输,用于存放机组参数,实现自主可控分布式励磁控制模块在不同机组中软件统一;MCU控制器2的6路GPIO信号经第一AIP74LV4245TA变换成5V TTL信号经第一光藕KPCL247隔离、变换成24V PWM信号经过脉冲驱动放大与变换后直接驱动硅。
同步或机组频率信号及B码对时实现方案如图2所示,15~24V同步或机组频率信号的TTL电平信号经第一光藕KPCL247变成3.3V TTL电平给MCU控制器2的GPIO引脚PA0~PA2进入中断定时器,实现GPIO输入记数;监控***B码对时信号经光藕OR-3H7B隔离、变换成3.3V TTL电平信号传输到MCU控制器2的GPIO引脚PA3实现输入记数。
高云FPGA控制器1并口总线资源分配:FPGA控制器1和MCU控制器2并行总线通信方式实现数据传输, FPGA控制器1和MCU控制器2并行总线为BANK 5的GPIO引脚,BANK 5的IOB27A/GCLKT_5接有源晶振50MHz,MCU控制器2的片选信号PE0、PE1与FPGA的GPIO引脚为IOB26A/IOB26B连接,MCU控制器2的引脚PG13与控制FPGA控制器1的IOR31B/RECONFIG_N硬件重启;FPGA控制器1拓展动态内存第二SRAM芯片,提高FPGA控制器1的实时运算速度,FPGA控制器1的BANK 0区域GPIO引脚与第二SRAM芯片引脚连接;FPGA控制器1的BANK 1区域GPIO引脚与第二NAND FLASH芯片实现数据传输。
FPGA控制器1的程序存储在第二NOR FLASH芯片中,实现FPGA控制器1上电时自动加载程序,FPGA控制器1的BANK 5区域GPIO引脚与第二NOR FLASH芯片连接以SPI总线方式读取程序。
18路高速光纤收发以串口通信方式实现,光纤信号的收发在BANK 2的GPIO引脚上,FPGA控制器1处理光纤通信用专有通信有源晶振22.1184MHz,晶振信号直接连接与GPIO的IOR27A/GCLKT_2,BANK 2的GPIO引脚串联负载匹配电阻后经过第二AIP74LV4245TA驱动芯片实现电平变换,变换后的TTL电平经逻辑门芯AIP74HC126SA.TB调理后驱动光纤发送器AFBR-1531CZ实现电信号转换成光信号对外发送过程;光信号经过光纤接收器AFBR-2531CZ变换成电信号,电信号再经过第二AIP74LV4245TA变换成TTL电平串联负载匹配电阻传输给GPIO引脚实现光信号变换成电信号接收过程,如图3所示。
48路开关量输入与48路开关量输出用上述资源剩余的GPIO引脚做开关量输入输出点控制,GPIO引脚电平信号经过AIP74LV4245TA变换、经光藕KPCL247隔离与电平变换实现开关量输入与输出功能。
内核控制单元的FPGA控制器1和MCU控制器2的6路PWM信号冗余实现方案,FPGA控制器1和MCU控制器2的GPIO发出PWM信号均经AIP74LV4245TA驱动变换,芯片2脚使能信号DIR为3.3V高电平时6路PWM信号无法发出,MCU控制器2的6路PWM信号驱动芯片DIR引脚为FPGA控制器1的GPIO引脚控制,FPGA控制器1的6路PWM信号驱动芯片DIR引脚为MCU控制器2的GPIO引脚控制;如图4所示,MCU控制器2的GPIO发出PWM信号为主用,FPGA控制器1的GPIO发出PWM信号为备用;当MCU控制器2出现故障时,FPGA通过光纤收发器接收其他模块报文信息后直接控制6路PWM信号输出;当FPGA控制器1出现故障时,MCU控制器2以模块当前运行方式继续控制PWM信号输出MCU控制器2与FPGA控制器1输出信号经过驱动芯片串联二极管LL4148经光藕KPCL247实现信号隔离与电平转换,变换后电平经过脉冲放大处理直接驱动硅。
高速模拟信号输入单元电路实现方案
高速模拟信号输入单元用2片ADC芯片CL1606,每片CL1606可以同时采集8路双极性模拟量信号,ADC与MCU控制器2以并行总线方式实现数据传输;由于MCU控制器2硬件引脚资源限制,除读取数据CS、处理数据状态BUSY与MCU控制器2的GPIO引脚单独连接,其他引脚复用;为了提高模拟量采样精度与采样速度,CL1606基准电压引脚外接2.5V基准;CL1606的OS0~OS2引脚直接短接到CL1606电源地,可以实现模拟信号过采样与高速采样。
DAC输出单元电路实现方案
模拟量输出DAC芯片为核心互联4路精度16位的CL4654,其外接电压基准芯片为CLREF0525,DAC与MCU控制器2以标准SPI总线方式实现数据传输,为了保证自主可控分布式励磁控制模块内核控制单元与稳定性与可靠性,DAC与MCU控制器2的SPI总线用数字总线隔离器CA-IS3741隔离,DAC芯片输出信号放大2倍经过运放跟随后对外输出0-10V信号。
48路开关量输入与48路开关量输出电路实现方案
48路开关量输入由32路5V非隔离开关量输入信号与16路24V隔离开关量输入信号组成;5V非隔离开关量输入信号经过第三AIP74LV4245TA变换成3.3V TTL电平串联到FPGA控制器1的GPIO引脚;24V隔离开关量输入信号经光藕KPCL247隔离、第三AIP74LV4245TA电平变换成3.3V TTL串联FPGA控制器1的GPIO引脚;6路PWM信号接入24V开关量输入通道实现内核控制单元对PWM信号监视。
48路开关量输出由32路5V非隔离的开关量输出信号与16路隔离单接点继电器组成,FPGA控制器1的GPIO引脚串联第三AIP74LV4245TA实现电平变换、调理输出5V非隔离的开关量输出信号;FPGA控制器1的GPIO引脚串联第三AIP74LV4245TA实现电平变换,经光藕KPCL247隔离、电平变换、驱动达林顿晶体管ULN2003G-S16-R控制继电器接点动作实现隔离单接点继电器输出。
以上所述权利在不脱离基本原理的前提下,使用同系列的MCU及其外设、FPGA及其外设、ADC及DAC物料以不同的通信方式、不同电路板尺寸也可以实现分布式励磁控制模块功能;所以相同系列的MCU、FPGA、ADC及DAC物料及电路板尺寸的不同不影响本专利申请保护的权利,也在本专利覆盖的范围以内。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (4)
1.一种自主可控分布式励磁控制模块,其特征在于,包括FPGA控制器(1)和MCU控制器(2),所述FPGA控制器(1)连接FPGA拓展存储器(3),所述MCU控制器(2)连接MCU拓展存储器(4),所述FPGA控制器(1)连接光纤通讯单元(5),开关量输入单元(6)和开关量输出单元(7)连接FPGA控制器(1),PWM输出单元(9)和PWM输入单元(10)连接MCU控制器(2),模拟量输出单元(12)通过D/A转换芯片(13)连接到MCU控制器(2),模拟量输入单元(14)通过A/D转换芯片(15)连接到MCU控制器(2),MCU控制器(2)通过总线连接到通讯资源拓展单元(16);
所述MCU拓展存储器(4)包括第一NAND FLASH芯片、第一NOR FLASH芯片及第一SRAM芯片,第一SRAM芯片的20个数据线、16个地址线分别连接MCU控制器(2)的数据线与地址线;第一NAND FLASH芯片分别与MCU控制器(2)的8个数据总线连接,第一NAND FLASH芯片存放模块运行时关键事情记录;2片CL1606数据线共用分别与MCU控制器(2)的16位数据线连接,读写引脚共用MCU控制器(2)的PD4引脚,片选CS引脚分别与MCU控制器(2)的PG9引脚、PG12引脚连接;
所述MCU控制器(2)与第一NOR FLASH芯片以SPI总线方式实现数据传输,用于存放机组参数,实现自主可控分布式励磁控制模块在不同机组中软件统一;MCU控制器(2)的6路GPIO信号经第一AIP74LV4245TA芯片变换成5V TTL信号经第一光藕KPCL247芯片隔离、变换成24V的 PWM信号经过脉冲驱动放大与变换后直接驱动硅;
所述MCU控制器(2)与FPGA控制器(1)并行总线为FPGA控制器(1)的BANK 5区域的GPIO引脚,FPGA控制器(1)的BANK 5区域的IOB27A/GCLKT_5接有源晶振50MHz,MCU控制器(2)的片选信号PE0引脚、PE1引脚与FPGA控制器(1)的GPIO引脚为IOB26A/IOB26B连接,MCU控制器(2)的PG13引脚与控制FPGA控制器(1)的IOR31B/RECONFIG_N硬件重启;所述FPGA拓展存储器(3)包括第二SRAM芯片、第二NAND FLASH芯片以及第二NOR FLASH芯片, FPGA控制器(1)的BANK 0区域GPIO引脚与第二SRAM芯片引脚连接;FPGA控制器(1)的BANK 1区域GPIO引脚与第二NAND FLASH芯片实现数据传输,FPGA控制器(1)的程序存储在第二NOR FLASH芯片中,实现FPGA控制器(1)的上电时自动加载程序,FPGA控制器(1)的BANK 5区域GPIO引脚与第二NOR FLASH芯片连接以SPI总线方式读取程序;
所述光纤通讯单元(5)连接在FPGA控制器(1)的BANK 2区域的GPIO引脚上,FPGA控制器(1)处理光纤通信用专有通信有源晶振22.1184MHz,FPGA控制器(1)的BANK 2区域的GPIO引脚串联负载匹配电阻后经过第二AIP74LV4245TA驱动芯片实现电平变换,变换后的TTL电平经逻辑门芯AIP74HC126SA.TB调理后驱动光纤发送器AFBR-1531CZ实现电信号转换成光信号对外发送过程;光信号经过光纤接收器AFBR-2531CZ变换成电信号,电信号再经过第二AIP74LV4245TA驱动芯片变换成TTL电平串联负载匹配电阻传输给GPIO引脚实现光信号变换成电信号接收过程;
FPGA控制器(1)和MCU控制器(2)的GPIO发出PWM信号均经AIP74LV4245TA驱动变换,AIP74LV4245TA芯片2脚使能信号DIR为3.3V高电平时6路PWM信号无法发出,MCU控制器(2)的6路PWM信号驱动芯片DIR引脚为FPGA控制器(1)的GPIO引脚控制,FPGA控制器(1)的6路PWM信号驱动芯片DIR引脚为MCU控制器(2)的GPIO引脚控制; MCU控制器(2)的GPIO发出PWM信号为主用,FPGA控制器(1)的GPIO发出PWM信号为备用;当MCU控制器(2)出现故障时,FPGA通过光纤收发器接收其他模块报文信息后直接控制6路PWM信号输出;当FPGA控制器(1)出现故障时,MCU控制器(2)以模块当前运行方式继续控制PWM信号输出MCU控制器(2)与FPGA控制器(1)输出信号经过驱动芯片串联二极管LL4148经光藕KPCL247实现信号隔离与电平转换,变换后电平经过脉冲放大处理直接驱动硅。
2.根据权利要求1所述的一种自主可控分布式励磁控制模块,其特征在于,所述MCU控制器(2)的RTC时钟晶振为32.768KHz,***时有源晶振为25MHz,MCU控制器(2)通过拨码开关方式识别自主可控分布式励磁控制模块位置。
3.根据权利要求1-2任一所述的一种自主可控分布式励磁控制模块,其特征在于,所述MCU控制器(2)上还连接有指示灯(8)。
4.根据权利要求3所述的一种自主可控分布式励磁控制模块,其特征在于,所述FPGA控制器(1)与MCU控制器(2)连接电源单元(11)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210451770.2A CN114545842B (zh) | 2022-04-27 | 2022-04-27 | 一种自主可控分布式励磁控制模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210451770.2A CN114545842B (zh) | 2022-04-27 | 2022-04-27 | 一种自主可控分布式励磁控制模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114545842A CN114545842A (zh) | 2022-05-27 |
CN114545842B true CN114545842B (zh) | 2022-08-12 |
Family
ID=81667217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210451770.2A Active CN114545842B (zh) | 2022-04-27 | 2022-04-27 | 一种自主可控分布式励磁控制模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114545842B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201886332U (zh) * | 2010-12-09 | 2011-06-29 | 东南大学 | 一种基于mcu和fpga的电力电子控制*** |
CN103841338A (zh) * | 2014-01-24 | 2014-06-04 | 广州市天誉创高电子科技有限公司 | 一种混合矩阵切换器 |
JP2014175891A (ja) * | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | コンフィグレーション装置、コンフィグレーション方法、およびプロジェクター |
CN104216301A (zh) * | 2014-08-26 | 2014-12-17 | 中国科学院等离子体物理研究所 | 基于mcu和fpga的psm高压电源控制*** |
CN107769869A (zh) * | 2016-08-18 | 2018-03-06 | 京信通信***(中国)有限公司 | 多信号无源互调测试*** |
CN108981218A (zh) * | 2018-06-06 | 2018-12-11 | 方舟 | 一种斯特林制冷机精准控温驱动电路及控制方法 |
CN112271962A (zh) * | 2020-10-23 | 2021-01-26 | 大力电工襄阳股份有限公司 | 一种新型高压同步变频软起动装置的控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101977005A (zh) * | 2010-09-27 | 2011-02-16 | 株洲南车时代电气股份有限公司 | 一种机车交流辅发励磁热冗余控制*** |
US10432196B2 (en) * | 2015-07-22 | 2019-10-01 | Nuvoton Technology Corporation | Communication device, communication system and operation method thereof |
CN106549615A (zh) * | 2016-12-06 | 2017-03-29 | 上海纳信实业有限公司 | 一种基于双核dsp的励磁控制*** |
CN106774030B (zh) * | 2017-03-08 | 2019-06-21 | 北京航空航天大学 | 一种基于dsp+fpga的电力电子***的通用控制器 |
CN206946254U (zh) * | 2017-07-04 | 2018-01-30 | 上海纳信实业有限公司 | 一种基于光纤通信的分布式励磁控制*** |
CN114355827A (zh) * | 2022-03-14 | 2022-04-15 | 长江三峡能事达电气股份有限公司 | 一种自主可控工业控制装置 |
-
2022
- 2022-04-27 CN CN202210451770.2A patent/CN114545842B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201886332U (zh) * | 2010-12-09 | 2011-06-29 | 东南大学 | 一种基于mcu和fpga的电力电子控制*** |
JP2014175891A (ja) * | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | コンフィグレーション装置、コンフィグレーション方法、およびプロジェクター |
CN103841338A (zh) * | 2014-01-24 | 2014-06-04 | 广州市天誉创高电子科技有限公司 | 一种混合矩阵切换器 |
CN104216301A (zh) * | 2014-08-26 | 2014-12-17 | 中国科学院等离子体物理研究所 | 基于mcu和fpga的psm高压电源控制*** |
CN107769869A (zh) * | 2016-08-18 | 2018-03-06 | 京信通信***(中国)有限公司 | 多信号无源互调测试*** |
CN108981218A (zh) * | 2018-06-06 | 2018-12-11 | 方舟 | 一种斯特林制冷机精准控温驱动电路及控制方法 |
CN112271962A (zh) * | 2020-10-23 | 2021-01-26 | 大力电工襄阳股份有限公司 | 一种新型高压同步变频软起动装置的控制方法 |
Non-Patent Citations (2)
Title |
---|
基于FPGA+MCU的工程机械彩色监控器***的设计与实现;刘文;《中国优秀硕士学位论文全文数据库(电子期刊) 信息科技辑》;中国学术期刊(光盘版)电子杂志社;20140315(第03期);全文 * |
基于FPGA的光伏并网逆变器控制***设计;刘毅;《中国优秀博硕士学位论文全文数据库(硕士)工程科技Ⅱ辑》;中国学术期刊(光盘版)电子杂志社;20200115(第01期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114545842A (zh) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4730251A (en) | Automatic I/O address assignment | |
KR101622516B1 (ko) | 데이터 송수신 시스템 | |
US5479618A (en) | I/O module with reduced isolation circuitry | |
CN101149722A (zh) | 一种实现cpu访问xfp光模块的方法 | |
GB2282035A (en) | Controlling termination of current driven circuits that bidirectionally transmit and receive data | |
CN111103827B (zh) | 一种服务器工作模式切换装置 | |
JPS6215905B2 (zh) | ||
JP2020515130A (ja) | 電気施設、特に核施設を制御するためのプログラマブル論理回路、関連する制御デバイスおよび方法 | |
CN114545842B (zh) | 一种自主可控分布式励磁控制模块 | |
CN113075904A (zh) | 一种plc扩展***、plc***通信方法及存储介质 | |
CN114257467B (zh) | 一种基于动态管理的低功耗can总线通信网络及其控制方法 | |
CN110399328B (zh) | 一种板载图形处理器控制方法与装置 | |
CN113722259A (zh) | Rs-485与rs-232共用接口电路 | |
YU45583B (sh) | Logička mreža raspodeljenih prioriteta koja dopušta jedinici malog prioriteta da boravi u poziciji visokog prioriteta | |
CN210666783U (zh) | 一种高密度arm微服务器的控制电路 | |
EP3758242A1 (en) | Processing method and led module based on power line transmission amplitude-modulated signal | |
JP2022105928A (ja) | 光トランシーバおよび光トランシーバの制御方法 | |
CN105404204B (zh) | 一种航空电子设备启动板的控制电路 | |
CN108628793B (zh) | Spi通信电路及方法 | |
US4196360A (en) | Interface driver circuit | |
CN115242835B (zh) | 一种火车模型控制通讯***及方法、介质 | |
CN111143275A (zh) | 一种ip管理和功耗优化***及方法 | |
CN111324079A (zh) | 一种中压电源控制装置 | |
CN204965140U (zh) | 一种可用于数控机床人机交互的简易控制器 | |
CN112711217A (zh) | 基于can总线的主从可配置plc控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |