CN114530120A - 像素电路、像素驱动方法及显示装置 - Google Patents
像素电路、像素驱动方法及显示装置 Download PDFInfo
- Publication number
- CN114530120A CN114530120A CN202210251508.3A CN202210251508A CN114530120A CN 114530120 A CN114530120 A CN 114530120A CN 202210251508 A CN202210251508 A CN 202210251508A CN 114530120 A CN114530120 A CN 114530120A
- Authority
- CN
- China
- Prior art keywords
- node
- electrically connected
- transistor
- light
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004891 communication Methods 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 18
- 241001270131 Agaricus moelleri Species 0.000 abstract description 11
- 238000002789 length control Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本申请提供一种像素电路、像素驱动方法及显示装置。像素电路包括驱动模块以及发光模块;发光模块包括第一发光单元、第一发光元件、第二发光单元以及第二发光元件。本申请提供的像素电路、像素驱动方法及显示装置,可以通过电流控制与时长控制来实现高低灰阶电压单独驱动,既满足高灰阶的长时长驱动,又满足低灰阶的高电流驱动。
Description
技术领域
本申请涉及显示领域,具体涉及一种像素电路、像素驱动方法及显示装置。
背景技术
Micro-LED(微型发光二极管)/Mini-LED(迷你发光二极管)因为其高亮度高信赖性在未来显示领域中有广泛应用。Micro-LED/Mini-LED作为一种自发光器件,其发光效率、亮度、色坐标会在低电流密度下随着电流密度变化而变化。故Micro-LED/Mini-LED要实现灰阶显示需在高电流密度下,即高电流下实现灰阶显示,传统的电流控制驱动电路无法实现高低灰阶单独驱动,不能既满足高灰阶的长时长发光驱动,又满足低灰阶的高电流驱动。
发明内容
本申请提供一种像素电路、像素驱动方法及显示装置,可以解决现有的电流控制驱动电路无法实现高低灰阶单独驱动,不能既满足高灰阶的长时长发光驱动,又满足低灰阶的高电流驱动的问题。
第一方面,本申请提供一种像素电路,包括:驱动模块以及发光模块;其中,
所述驱动模块分别与第一电源线、第一节点以及第二节点电连接,所述驱动模块用于在所述第一节点的电位的控制下,控制导通或者断开所述第一电源线与所述第二节点之间的连通;
所述发光模块包括第一发光单元、第一发光元件、第二发光单元以及第二发光元件;
所述第一发光单元分别与数据线、扫描线、所述第一节点、所述第二节点以及所述第一发光元件电连接,所述第一发光单元用于在所述扫描线的电位的控制下,根据所述数据线的电位控制所述第一节点的电位,以控制导通或者断开所述第一电源线与所述第一发光元件之间的连通;
所述第二发光单元分别与所述数据线、所述扫描线、所述第二节点以及所述第二发光元件电连接,所述第二发光单元用于在所述扫描线的电位的控制下,根据所述数据线的电位控制导通或者断开所述第二节点与所述第二发光元件之间的连通。
在本申请提供的像素电路中,所述驱动模块包括第一晶体管,所述第一晶体管的第一端与所述第一节点电连接,所述第一晶体管的第二端与所述第一电源线电连接,所述第一晶体管的第三端与所述第二节点电连接。
在本申请提供的像素电路中,所述第一发光单元包括第二晶体管、第三晶体管、第四晶体管、第一稳压二极管以及第一电容;
所述第二晶体管的第一端与所述扫描线电连接,所述第二晶体管的第一端与所述数据线电连接,所述第二晶体管的第三端与所述第一节点电连接;
所述第三晶体管的第一端与所述扫描线电连接,所述第三晶体管的第一端与所述第一节点电连接,所述第三晶体管的第三端与第三节点电连接;
所述第四晶体管的第一端与控制线电连接,所述第四晶体管的第二端与所述第二节点电连接,所述第四晶体管的第三端与所述第一发光元件的阳极端电连接;所述第一发光元件的阴极端与第二电源线电连接;
所述第一稳压二极管的阳极端与所述第一节点电连接,所述第一稳压二极管的阴极端与所述第三节点电连接;
所述第一电容的第一端与所述第三节点电连接,所述第一电容的第二端与所述第二节点电连接接。
在本申请提供的像素电路中,所述第一发光单元还包括第五晶体管,所述第五晶体管的第一端与复位控制线电连接,所述第五晶体管的第二端与复位线电连接,所述第五晶体管的第三端与所述第三节点电连接。
在本申请提供的像素电路中,所述第二发光单元包括第六晶体管以及第七晶体管;
所述第六晶体管的第一端与所述扫描线电连接,所述第六晶体管的第二端与所述数据线电连接,所述第六晶体管的第三端与第四节点电连接;
所述第七晶体管的第一端与所述第四节点电连接,所述第七晶体管的第二端与所述第二节点电连接,所述第七晶体管的第三端与所述第二发光元件的阳极端电连接;
所述第二发光元件的阴极端与第二电源线电连接。
在本申请提供的像素电路中,所述第二发光单元还包括第八晶体管、第二稳压二极管以及第二电容;
所述第八晶体管的第一端与所述扫描线电连接,所述第八晶体管的第二端与所述第四节点电连接,所述第八晶体管的第三端与第五节点电连接;
所述第二稳压二极管的阳极端与所述第四节点电连接,所述第二稳压二极管的阴极端与所述第五节点电连接;
所述第二电容的第一端与所述第五节点电连接,所述第二电容的第二端与所述第二发光元件的阳极端电连接;所述第二发光元件的阴极端与第二电源电连接。
在本申请提供的像素电路中,所述第二发光单元还包括第九晶体管,所述第九晶体管的第一端与复位控制线电连接,所述第九晶体管的第二端与复位线电连接,所述第九晶体管的第三端与所述第五节点电连接。
在本申请提供的像素电路中,所述第一发光元件为微型发光二极管或者迷你发光二极管,所述第二发光元件为微型发光二极管或者迷你发光二极管。
第二方面,本申请还提供一种像素驱动方法,应用于以上所述的像素电路,所述像素驱动方法包括:
所述驱动模块在所述第一节点的电位的控制下,控制导通或者断开所述第一电源线与所述第二节点之间的连通;
所述第一发光单元在所述扫描线的电位的控制下,根据所述数据线的电位控制所述第一节点的电位,以控制导通或者断开所述第一电源线与所述第一发光元件之间的连通;
所述第二发光单元在所述扫描线的电位的控制下,根据所述数据线的电位控制导通或者断开所述第二节点与所述第二发光单元之间的连通。
在本申请提供的像素驱动方法中,显示周期包括依次设置的第一控制阶段以及第二控制阶段;
所述像素驱动方法包括:在高灰阶显示模式下:
在所述第一控制阶段,所述第一发光单元在所述扫描线的电位的控制下,存储所述数据线的电位,并将所述数据线的电位输出至所述第一节点,控制导通所述第一电源线与所述第二节点之间的连接,从而控制导通所述第一电源线与所述第一发光元件之间的连通;
在所述第二控制阶段,所述第一节点的电位等于所述第一控制阶段所述第一发光单元存储的所述数据线的电位,控制导通所述第一电源线与所述第二节点之间的连接,从而控制导通所述第一电源线与所述第一发光元件之间的连通;在所述第二发光控制阶段,所述第二发光单元在所述扫描线的控制下,根据所述数据线的电位控制导通所述第二节点与所述第二发光元件之间的连通;
所述像素驱动方法还包括:在低灰阶显示模式下:
在所述第一控制阶段以及所述第二控制阶段,在所述第一发光单元的控制下,所述第二节点与所述第一发光件断开;
在所述第一控制阶段,所述第一发光单元在所述扫描线的电位的控制下,存储所述数据线的电位,并将所述数据线的电位输出至所述第一节点,控制导通所述第一电源线与所述第二节点之间的连接;
在所述第二控制阶段,所述第一节点的电位等于所述第一控制阶段所述第一发光单元存储的所述数据线的电位,控制导通所述第一电源线与所述第二节点之间的连接;在所述第二发光控制阶段,所述第二发光单元在所述扫描线的控制下,根据所述数据线的电位控制导通所述第二节点与所述第二发光元件之间的连通。
在本申请提供的像素驱动方法中,所述显示周期还包括设置与所述第二控制阶段后的第三控制阶段;
在所述第二控制阶段,所述第二发光单元还在所述扫描线的控制下,存储所述数据线的电位;
在所述第三控制阶段,所述第二发光单元基于在所述第二控制阶段存储的电位,控制导通所述第二节点与所述第二发光元件之间的连通。
第三方面,本申请还提供一种显示装置,其包括以上所述的像素电路。
本申请提供的像素电路、像素驱动方法及显示装置,可以通过电流控制与时长控制来实现高低灰阶电压单独驱动,既满足高灰阶的长时长驱动,又满足低灰阶的高电流驱动。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的像素电路的结构示意图;
图2为图1所示的像素电路的第一种电路示意图;
图3是本申请如图2所示的像素电路的具体实施例在工作时,在高灰阶显示模式下的时序图;
图4是本申请如图2所示的像素电路的具体实施例在工作时,在低灰阶显示模式下的时序图;
图5为图1所示的像素电路的第二种电路示意图;
图6是本申请如图5所示的像素电路的具体实施例在工作时,在低灰阶显示模式下的时序图;
图7为图1所示的像素电路的第三种电路示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本申请实施例中,为区分晶体管除第一端(控制端)之外的两端,将其中一端称为第二端,另一端称为第三端。
在实际操作时,当晶体管为三极管时,第一端可以为基极,第二端可以为集电极,第三端可以发射极;或者,第一端可以为基极,第二端可以为发射极,第三端可以集电极。
在实际操作时,当晶体管为薄膜晶体管或场效应管时,第一端可以为栅极,第二端可以为漏极,第三端可以为源极;或者,第一端可以为栅极,第二端可以为源极,第三端可以为漏极。
请参阅图1,图1为本申请实施例提供的像素电路的结构示意图。如图1 所示,本申请实施例提供的像素电路包括驱动模块11以及发光模块12。驱动模块11分别与第一电源线VDD、第一节点a1以及第二节点a2电连接。发光模块12包括第一发光单元121、第一发光元件123、第二发光单元122以及第二发光元件124。第一发光单元121分别与数据线D、扫描线S、第一节点a1、第二节点a2以及第一发光元件123电连接。第二发光单元122分别与数据线 D、扫描线S、第二节点a2以及第二发光元件124电连接。
其中,驱动模块11用于在第一节点a1的电位的控制下,控制导通或者断开第一电源线VDD与第二节点a2之间的连通。第一发光单元121用于在扫描线S的电位的控制下,根据数据线D的电位控制第一节点a1的电位,以控制导通或者断开第一电源线VDD与第一发光元件123之间的连通。第二发光单元122用于在扫描线S的电位的控制下,根据数据线D的电位控制导通或者断开第二节点a2与第二发光元件124之间的连通。
在本申请实施例中,第一发光元件123可以为Micro-LED(微型发光二极管)或Mini-LED(迷你发光二极管)。第二发光元件124可以为Micro-LED(微型发光二极管)或Mini-LED(迷你发光二极管),但不以此为限。
本申请实施例的像素电路可以通过电流控制与时长控制来实现高低灰阶电压单独驱动,既满足高灰阶的长时长驱动,又满足低灰阶的高电流驱动;并且,本申请实施例还可以实现高低灰阶通过一条数据线同时工作。
本申请实施例的像素电路可以采用电流+发光时长控制模式,在高灰阶、低灰阶下,通过不同的发光单元驱动相应的发光元件发光,发光时长互不影响,高灰阶发光时长达到最大,利于低功耗。
本申请实施例的像素电路在工作时,显示周期包括依次设置的第一控制阶段和第二控制阶段。在高灰阶显示模式下:
在第一控制阶段,第一发光单元121在扫描线S的电位的控制下,存储数据线D的电位,并将数据线D的电位输出至第一节点a1,控制导通第一电源线VDD与第二节点a2之间的连接,从而控制导通第一电源线VDD与第一发光元件123之间的连通;
在第二控制阶段,第一节点a1的电位等于第一控制阶段第一发光单元121 存储的数据线D的电位,控制导通第一电源线VDD与第二节点a2之间的连接,从而控制导通第一电源线VDD与第一发光元件123之间的连通;在第二发光控制阶段,第二发光单元122在扫描线S的控制下,根据数据线D的电位控制导通第二节点a2与第二发光元件124之间的连通。
本申请实施例的像素电路在工作时,在高灰阶显示模式下,在第一控制阶段,第一发光单元121通过数据线D上的电位直接导通第一电源线VDD与第一发光元件123之间的连接,驱动模块11驱动第一发光元件123发光;在第二控制阶段,第一发光单元121通过存储的数据线D的电位导通第一电源线 VDD与第一发光元件123之间的连接,驱动模块11驱动第一发光元件123发光。在高灰阶显示模式下,本申请实施例通过高驱动电流和高发光时长相结合,以实现高灰阶显示,能够降低背板功耗。
本申请实施例的像素电路在工作时,显示周期包括依次设置的第一控制阶段和第二控制阶段。在低灰阶显示模式下:
在第一控制阶段以及第二控制阶段,在第一发光单元121的控制下,第二节点a2与第一发光元件123断开;
在第一控制阶段,第一发光单元121在扫描线S的电位的控制下,存储数据线D的电位,并将数据线D的电位输出至第一节点a1,控制导通第一电源线VDD与第二节点a2之间的连接;
在第二控制阶段,第一节点a1的电位等于第一控制阶段第一发光单元121 存储的数据线D的电位,控制导通第一电源线VDD与第二节点a2之间的连接;在第二发光控制阶段,第二发光单元122在扫描线S的控制下,根据数据线D的电位控制导通第二节点a2与第二发光元件124之间的连通。
在低灰阶显示模式下第二发光元件124发光持续的时间小于在高灰阶显示模式下第一发光元件123发光持续的时间。本申请实施例通过高驱动电流与低发光时长相结合以实现低灰阶显示,以能够在高驱动电流的前提下实现低灰阶显示。
本申请实施例的像素电路在工作时,显示周期包括依次设置的第一控制阶段、第二控制阶段和第三控制阶段。在低灰阶显示模式下:
在第一控制阶段以及第二控制阶段,在第一发光单元121的控制下,第二节点a2与第一发光元件123断开;
在第一控制阶段,第一发光单元121在扫描线S的电位的控制下,存储数据线D的电位,并将数据线D的电位输出至第一节点a1,控制导通第一电源线VDD与第二节点a2之间的连接;
在第二控制阶段,第一节点a1的电位等于第一控制阶段第一发光单元121 存储的数据线D的电位,控制导通第一电源线VDD与第二节点a2之间的连接;在第二发光控制阶段,第二发光单元122在扫描线S的控制下,根据数据线D的电位控制导通第二节点a2与第二发光元件124之间的连通;在第二控制阶段,第二发光单元122还在扫描线S的控制下,存储数据线D的电位;
在第三控制阶段,第二发光单元122基于在第二控制阶段存储的电位,控制导通第二节点a2与第二发光元件124之间的连通。
在低灰阶显示模式下第二发光元件124发光持续的时间等于在高灰阶显示模式下第一发光元件123发光持续的时间。在本申请实施例的像素电路中,通过设计使得第一发光元件123发光的持续时间等于第二发光元件124的持续时间,使得在一个发光元件发光异常时,另一个发光元件仍可正常发光,进而降低暗点不良,提升背板良率。
具体的,请参阅图2,图2为图1所示的像素电路的第一种电路示意图。结合图1、图2所示,驱动模块11包括第一晶体管T1。第一晶体管T1的第一端与第一节点a1电连接。第一晶体管T1的第二端与第一电源线VDD电连接。第一晶体管T1的第三端与第二节点a2电连接。
结合图1、图2所示,第一发光单元121包括第二晶体管T2、第三晶体管 T3、第四晶体管T4、第一稳压二极管VD1以及第一电容C1。
第二晶体管T2的第一端与所述扫描线S电连接。第二晶体管T2的第一端与数据线D电连接。第二晶体管T2的第三端与第一节点a1电连接。
第三晶体管T3的第一端与扫描线S电连接。第三晶体管T3的第一端与第一节点a1电连接。第三晶体管T3的第三端与第三节点a3电连接。
第四晶体管T4的第一端与控制线K电连接。第四晶体管T4的第二端与第二节点a2电连接。第四晶体管T4的第三端与第一发光元件123的阳极端电连接。第一发光元件123的阴极端与第二电源线VSS电连接。
第一稳压二极管VD1的阳极端与第一节点a1电连接。第一稳压二极管 VD1的阴极端与第三节点a3电连接。
第一电容C1的第一端与第三节点a3电连接。第一电容C1的第二端与第二节点a2电连接接。
结合图1、图2所示,第二发光单元122包括第六晶体管T6以及第七晶体管T7。
第六晶体管T6的第一端与扫描线S电连接。第六晶体管T6的第二端与数据线D电连接。第六晶体管T6的第三端与第四节点电连接。
第七晶体管T7的第一端与第四节点a4电连接。第七晶体管T7的第二端与第二节点a2电连接。第七晶体管T7的第三端与第二发光元件124的阳极端电连接。第二发光元件124的阴极与第二电源线VSS电连接。
其中,在图2所示的像素电路中,第一晶体管T1以及第七晶体管T7均为N型晶体管,第二晶体管T2、第三晶体管T3、第四晶体管T4以及第六晶体管T6均为P型晶体管,但不以此为限。
本申请如图2所示的像素电路的具体实施例在工作时,在高灰阶显示模式下,如图3所示,显示周期可以包括依次设置的第一控制阶段t1和第二控制阶段t2。
在第一控制阶段t1,第一发光单元121在扫描线S的电位的控制下,存储数据线D的电位,并将数据线D的电位输出至第一节点a1,此时,第一晶体管T1、第二晶体管T2以及第四晶体管T4导通,第三晶体管T3、第六晶体管 T6以及第七晶体管T7关闭。控制导通第一电源线VDD与第二节点a2之间的连接,从而控制导通第一电源线VDD与第一发光元件123之间的连通;
在第二控制阶段t2,第一节点a1的电位等于第一控制阶段t1第一发光单元121存储的数据线D的电位,此时,第一晶体管T1、第三晶体管T3、第四晶体管T4、第六晶体管T6以及第七晶体管T7导通,第二晶体管T2关闭。控制导通第一电源线VDD与第二节点a2之间的连接,从而控制导通第一电源线VDD与第一发光元件123之间的连通;在第二控制阶段t2,第二发光单元 122在扫描线S的控制下,根据数据线D的电位控制导通第二节点a2与第二发光元件124之间的连通。
如图3所示,第一发光元件的第一发光时间为第一控制阶段t1与第二控制阶段t2的时间。本申请如图3所述的像素电路的具体实施例在工作时第一发光元件发光,使用大时长的第一发光时间,数据线D提供的信号在高电流密度区间取值,二者配合以能够实现50-255灰阶亮度。
本申请如图2所示的像素电路的具体实施例在工作时,在低灰阶显示模式下,如图4所示,显示周期可以包括依次设置的第一控制阶段t1和第二控制阶段t2。
在第一控制阶段t1以及第二控制阶段t2,此时,第四晶体管T4关闭,在第一发光单元121的控制下,第二节点a2与第一发光元件123断开;
在第一控制阶段t1,第一发光单元121在扫描线S的电位的控制下,此时,第一晶体管T1、第二晶体管T2导通,存储数据线D的电位,并将数据线D 的电位输出至第一节点a1,控制导通第一电源线VDD与第二节点a2之间的连接;
在第二控制阶段t2,第一节点a1的电位等于第一控制阶段t1第一发光单元121存储的数据线D的电位,此时,第一晶体管T1、第三晶体管T3、第六晶体管T6以及第七晶体管T7导通,第二晶体管T2关闭。第二发光单元122 在扫描线S的控制下,根据数据线D的电位控制导通第二节点a2与第二发光元件124之间的连通。
如图4所示第二发光元件的第二发光时间为第二控制阶段t2的时间。本申请如图4所述的像素电路的具体实施例在工作时第二发光元件124发光,使用小时长的第二发光时间,数据线D提供的信号在高电流密度区间取值,二者配合以能够实现0-50灰阶亮度。
请参阅图5,图5为为图1所示的像素电路的第二种电路示意图。其中,图5所示的像素电路与图2所示的像素电路的区别在于:图5所示的像素电路中的第二发光单元122还包括第八晶体管T8、第二稳压二极管VD2以及第二电容C2。
第八晶体管T8的第一端与扫描线S电连接。第八晶体管T8的第二端与第四节点a4电连接。第八晶体管T8的第三端与第五节点a5电连接。
第二稳压二极管VD2的阳极端与第四节点a4电连接。第二稳压二极管 VD2的阴极端与第五节点a5电连接。
第二电容C2的第一端与第五节点a5电连接。第二电容C2的第二端与第二发光元件124的阳极端电连接。第二发光元件124的阴极端与第二电源线 VSS电连接。
本申请如图5所示的像素电路的具体实施例在工作时,在低灰阶显示模式下,如图6所示,显示周期可以包括依次设置的第一控制阶段t1、第二控制阶段t2以及第三控制阶段t3。
在第一控制阶段t1以及第二控制阶段t2,此时,第四晶体管T4关闭,在第一发光单元121的控制下,第二节点a2与第一发光元件123断开;
在第一控制阶段t1,第一发光单元121在扫描线S的电位的控制下,此时,第一晶体管T1、第二晶体管T2导通,存储数据线D的电位,并将数据线D 的电位输出至第一节点a1,控制导通第一电源线VDD与第二节点a2之间的连接;
在第二控制阶段t2,第一节点a1的电位等于第一控制阶段t1第一发光单元121存储的数据线D的电位,此时,第一晶体管T1、第三晶体管T3、第六晶体管T6以及第七晶体管T7导通,第二晶体管T2关闭。第二发光单元122 在扫描线S的控制下,根据数据线D的电位控制导通第二节点a2与第二发光元件124之间的连通。在第二控制阶段t2,此时,第八晶体管T8导通,第二发光单元122还在扫描线S的控制下,存储数据线D的电位。
在第三控制阶段t3,第二发光单元122基于在第二控制阶段t2存储的电位,控制导通第二节点a2与第二发光元件124之间的连通。
如图6所示,第二发光元件的第三发光时间为第二控制阶段t2与第三控制阶段t3的时间。本申请如图5所述的像素电路的具体实施例在工作时第二发光元件124发光,使用时长为第三发光时间,其中第一发光时间与第三发光时间等时长设置,在本申请实施例的像素电路中,通过设计使得第一发光元件 123发光的持续时间等于第二发光元件124的持续时间,使得在一个发光元件发光异常时,另一个发光元件仍可正常发光,进而降低暗点不良,提升背板良率。
请参阅图7,图7为图2所示的像素电路的第三中电路示意图。其中,图 7所示的像素电路与图5所示的像素电路的区别在于:图7所示的像素电路中的第一发光单元还包括第五晶体管T5,第二发光单元还包括第九晶体管T9。
第五晶体管T5的第一端与复位控制线A电连接,第五晶体管T5的第二端与复位线B电连接,第五晶体管T5的第三端与第三节点a3电连接。
第九晶体管T9的第一端与复位控制线A电连接,第九晶体管T9的第二端与复位线B电连接,第九晶体管T9的第三端与第五节点a5电连接。
本申请实施例通过设置第五晶体管T5和第九晶体管T9,可以对该像素电路进行复位控制。
本申请实施例所述的像素驱动方法,应用于上述的像素电路,所述像素驱动方法包括:
驱动模块在第一节点的电位的控制下,控制导通或者断开第一电源线与第二节点之间的连通;
第一发光单元在扫描线的电位的控制下,根据数据线的电位控制第一节点的电位,以控制导通或者断开第一电源线与第一发光元件之间的连通;
第二发光单元在扫描线的电位的控制下,根据数据线的电位控制导通或者断开第二节点与第二发光单元之间的连通。
本申请实施例的像素驱动方法,可以通过电流控制与时长控制来实现高低灰阶电压单独驱动,既满足高灰阶的长时长驱动,又满足低灰阶的高电流驱动;并且,本申请实施例还可以实现高低灰阶通过一条数据线同时工作。
在本申请实施例的像素驱动方法中,显示周期包括依次设置的第一控制阶段以及第二控制阶段;
像素驱动方法包括:在高灰阶显示模式下:
在第一控制阶段,第一发光单元在扫描线的电位的控制下,存储数据线的电位,并将数据线的电位输出至第一节点,控制导通第一电源线与第二节点之间的连接,从而控制导通第一电源线与第一发光元件之间的连通;
在第二控制阶段,第一节点的电位等于第一控制阶段第一发光单元存储的数据线的电位,控制导通第一电源线与第二节点之间的连接,从而控制导通第一电源线与第一发光元件之间的连通;在第二发光控制阶段,第二发光单元在扫描线的控制下,根据数据线的电位控制导通第二节点与第二发光元件之间的连通。
像素驱动方法还包括:在低灰阶显示模式下:
在第一控制阶段以及第二控制阶段,在第一发光单元的控制下,第二节点与所述第一发光件断开;
在第一控制阶段,第一发光单元在扫描线的电位的控制下,存储数据线的电位,并将数据线的电位输出至第一节点,控制导通第一电源线与第二节点之间的连接;
在第二控制阶段,第一节点的电位等于第一控制阶段第一发光单元存储的数据线的电位,控制导通第一电源线与第二节点之间的连接;在第二发光控制阶段,第二发光单元在扫描线的控制下,根据数据线的电位控制导通第二节点与第二发光元件之间的连通。
在本申请实施例的像素驱动方法中,显示周期还包括设置与第二控制阶段后的第三控制阶段;
在第二控制阶段,第二发光单元还在扫描线的控制下,存储数据线的电位;
在第三控制阶段,第二发光单元基于在第二控制阶段存储的电位,控制导通第二节点与第二发光元件之间的连通。
本申请实施例所述的显示装置包括上述的像素电路。
本申请实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本申请的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种像素电路,其特征在于,包括:驱动模块以及发光模块;其中,
所述驱动模块分别与第一电源线、第一节点以及第二节点电连接,所述驱动模块用于在所述第一节点的电位的控制下,控制导通或者断开所述第一电源线与所述第二节点之间的连通;
所述发光模块包括第一发光单元、第一发光元件、第二发光单元以及第二发光元件;
所述第一发光单元分别与数据线、扫描线、所述第一节点、所述第二节点以及所述第一发光元件电连接,所述第一发光单元用于在所述扫描线的电位的控制下,根据所述数据线的电位控制所述第一节点的电位,以控制导通或者断开所述第一电源线与所述第一发光元件之间的连通;
所述第二发光单元分别与所述数据线、所述扫描线、所述第二节点以及所述第二发光元件电连接,所述第二发光单元用于在所述扫描线的电位的控制下,根据所述数据线的电位控制导通或者断开所述第二节点与所述第二发光元件之间的连通。
2.根据权利要求1所述的像素电路,其特征在于,所述驱动模块包括第一晶体管,所述第一晶体管的第一端与所述第一节点电连接,所述第一晶体管的第二端与所述第一电源线电连接,所述第一晶体管的第三端与所述第二节点电连接。
3.根据权利要求1所述的像素电路,其特征在于,所述第一发光单元包括第二晶体管、第三晶体管、第四晶体管、第一稳压二极管以及第一电容;
所述第二晶体管的第一端与所述扫描线电连接,所述第二晶体管的第一端与所述数据线电连接,所述第二晶体管的第三端与所述第一节点电连接;
所述第三晶体管的第一端与所述扫描线电连接,所述第三晶体管的第一端与所述第一节点电连接,所述第三晶体管的第三端与第三节点电连接;
所述第四晶体管的第一端与控制线电连接,所述第四晶体管的第二端与所述第二节点电连接,所述第四晶体管的第三端与所述第一发光元件的阳极端电连接;所述第一发光元件的阴极端与第二电源线电连接;
所述第一稳压二极管的阳极端与所述第一节点电连接,所述第一稳压二极管的阴极端与所述第三节点电连接;
所述第一电容的第一端与所述第三节点电连接,所述第一电容的第二端与所述第二节点电连接接。
4.根据权利要求3所述的像素电路,其特征在于,所述第一发光单元还包括第五晶体管,所述第五晶体管的第一端与复位控制线电连接,所述第五晶体管的第二端与复位线电连接,所述第五晶体管的第三端与所述第三节点电连接。
5.根据权利要求1所述的像素电路,其特征在于,所述第二发光单元包括第六晶体管以及第七晶体管;
所述第六晶体管的第一端与所述扫描线电连接,所述第六晶体管的第二端与所述数据线电连接,所述第六晶体管的第三端与第四节点电连接;
所述第七晶体管的第一端与所述第四节点电连接,所述第七晶体管的第二端与所述第二节点电连接,所述第七晶体管的第三端与所述第二发光元件的阳极端电连接;
所述第二发光元件的阴极端与第二电源线电连接。
6.根据权利要求5所述的像素电路,其特征在于,所述第二发光单元还包括第八晶体管、第二稳压二极管以及第二电容;
所述第八晶体管的第一端与所述扫描线电连接,所述第八晶体管的第二端与所述第四节点电连接,所述第八晶体管的第三端与第五节点电连接;
所述第二稳压二极管的阳极端与所述第四节点电连接,所述第二稳压二极管的阴极端与所述第五节点电连接;
所述第二电容的第一端与所述第五节点电连接,所述第二电容的第二端与所述第二发光元件的阳极端电连接;所述第二发光元件的阴极端与第二电源电连接。
7.根据权利要求6所述的像素电路,其特征在于,所述第二发光单元还包括第九晶体管,所述第九晶体管的第一端与复位控制线电连接,所述第九晶体管的第二端与复位线电连接,所述第九晶体管的第三端与所述第五节点电连接。
8.根据权利要求1所述的像素电路,其特征在于,所述第一发光元件为微型发光二极管或者迷你发光二极管,所述第二发光元件为微型发光二极管或者迷你发光二极管。
9.一种像素驱动方法,应用于如权利要求1-8任一项所述的像素电路,其特征在于,所述像素驱动方法包括:
所述驱动模块在所述第一节点的电位的控制下,控制导通或者断开所述第一电源线与所述第二节点之间的连通;
所述第一发光单元在所述扫描线的电位的控制下,根据所述数据线的电位控制所述第一节点的电位,以控制导通或者断开所述第一电源线与所述第一发光元件之间的连通;
所述第二发光单元在所述扫描线的电位的控制下,根据所述数据线的电位控制导通或者断开所述第二节点与所述第二发光单元之间的连通。
10.根据权利要求9所述的像素驱动方法,其特征在于,显示周期包括依次设置的第一控制阶段以及第二控制阶段;
所述像素驱动方法包括:在高灰阶显示模式下:
在所述第一控制阶段,所述第一发光单元在所述扫描线的电位的控制下,存储所述数据线的电位,并将所述数据线的电位输出至所述第一节点,控制导通所述第一电源线与所述第二节点之间的连接,从而控制导通所述第一电源线与所述第一发光元件之间的连通;
在所述第二控制阶段,所述第一节点的电位等于所述第一控制阶段所述第一发光单元存储的所述数据线的电位,控制导通所述第一电源线与所述第二节点之间的连接,从而控制导通所述第一电源线与所述第一发光元件之间的连通;在所述第二发光控制阶段,所述第二发光单元在所述扫描线的控制下,根据所述数据线的电位控制导通所述第二节点与所述第二发光元件之间的连通;
所述像素驱动方法还包括:在低灰阶显示模式下:
在所述第一控制阶段以及所述第二控制阶段,在所述第一发光单元的控制下,所述第二节点与所述第一发光件断开;
在所述第一控制阶段,所述第一发光单元在所述扫描线的电位的控制下,存储所述数据线的电位,并将所述数据线的电位输出至所述第一节点,控制导通所述第一电源线与所述第二节点之间的连接;
在所述第二控制阶段,所述第一节点的电位等于所述第一控制阶段所述第一发光单元存储的所述数据线的电位,控制导通所述第一电源线与所述第二节点之间的连接;在所述第二发光控制阶段,所述第二发光单元在所述扫描线的控制下,根据所述数据线的电位控制导通所述第二节点与所述第二发光元件之间的连通。
11.根据权利要求10所述的像素驱动方法,其特征在于,所述显示周期还包括设置与所述第二控制阶段后的第三控制阶段;
在所述第二控制阶段,所述第二发光单元还在所述扫描线的控制下,存储所述数据线的电位;
在所述第三控制阶段,所述第二发光单元基于在所述第二控制阶段存储的电位,控制导通所述第二节点与所述第二发光元件之间的连通。
12.一种显示装置,其特征在于,包括如权利要求1-8任一项所述的像素电路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210251508.3A CN114530120B (zh) | 2022-03-15 | 2022-03-15 | 像素电路、像素驱动方法及显示装置 |
PCT/CN2022/082246 WO2023173453A1 (zh) | 2022-03-15 | 2022-03-22 | 像素电路、像素驱动方法及显示装置 |
US17/756,045 US20240153438A1 (en) | 2022-03-15 | 2022-03-22 | Pixel circuit, pixel driving method and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210251508.3A CN114530120B (zh) | 2022-03-15 | 2022-03-15 | 像素电路、像素驱动方法及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114530120A true CN114530120A (zh) | 2022-05-24 |
CN114530120B CN114530120B (zh) | 2023-06-02 |
Family
ID=81626073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210251508.3A Active CN114530120B (zh) | 2022-03-15 | 2022-03-15 | 像素电路、像素驱动方法及显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240153438A1 (zh) |
CN (1) | CN114530120B (zh) |
WO (1) | WO2023173453A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330421A (ja) * | 2002-05-17 | 2003-11-19 | Hitachi Ltd | 表示装置及び表示制御方法 |
CN101097319A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其驱动方法 |
US20160240127A1 (en) * | 2013-05-31 | 2016-08-18 | Boe Technology Group Co., Ltd. | Amoled pixel circuit and driving method |
KR20180049290A (ko) * | 2016-10-31 | 2018-05-11 | 엘지디스플레이 주식회사 | 표시패널 및 표시장치 |
CN111243514A (zh) * | 2020-03-18 | 2020-06-05 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板 |
CN113487997A (zh) * | 2021-07-26 | 2021-10-08 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100599788B1 (ko) * | 2004-11-17 | 2006-07-12 | 삼성에스디아이 주식회사 | 발광 표시 패널 및 발광 표시 장치 |
KR20150093909A (ko) * | 2014-02-07 | 2015-08-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN105895022A (zh) * | 2016-04-13 | 2016-08-24 | 信利(惠州)智能显示有限公司 | 一种amoled像素驱动电路及像素驱动方法 |
CN110021265B (zh) * | 2019-04-26 | 2021-01-12 | 上海天马微电子有限公司 | 一种像素电路及其驱动方法、显示装置及驱动方法 |
CN111312158B (zh) * | 2020-03-04 | 2021-11-30 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN111477166B (zh) * | 2020-05-25 | 2021-08-06 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
CN113808547B (zh) * | 2021-09-26 | 2023-06-27 | Tcl华星光电技术有限公司 | 发光器件驱动电路、背光模组以及显示面板 |
-
2022
- 2022-03-15 CN CN202210251508.3A patent/CN114530120B/zh active Active
- 2022-03-22 US US17/756,045 patent/US20240153438A1/en active Pending
- 2022-03-22 WO PCT/CN2022/082246 patent/WO2023173453A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330421A (ja) * | 2002-05-17 | 2003-11-19 | Hitachi Ltd | 表示装置及び表示制御方法 |
CN101097319A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其驱动方法 |
US20160240127A1 (en) * | 2013-05-31 | 2016-08-18 | Boe Technology Group Co., Ltd. | Amoled pixel circuit and driving method |
KR20180049290A (ko) * | 2016-10-31 | 2018-05-11 | 엘지디스플레이 주식회사 | 표시패널 및 표시장치 |
CN111243514A (zh) * | 2020-03-18 | 2020-06-05 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板 |
CN113487997A (zh) * | 2021-07-26 | 2021-10-08 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20240153438A1 (en) | 2024-05-09 |
WO2023173453A1 (zh) | 2023-09-21 |
CN114530120B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110782831B (zh) | 像素驱动电路、显示设备和像素驱动电路驱动方法 | |
CN111312158B (zh) | 一种像素电路及其驱动方法、显示装置 | |
US10930204B2 (en) | Pixel circuit, drive method thereof and display panel | |
CN112581902B (zh) | 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置 | |
WO2017118221A1 (zh) | 像素电路及其驱动方法、显示面板 | |
CN111477166B (zh) | 像素电路、像素驱动方法和显示装置 | |
CN111223444A (zh) | 像素驱动电路及驱动方法、显示装置 | |
CN210378422U (zh) | 像素电路和显示装置 | |
CN109817159B (zh) | 一种像素驱动电路以及显示装置 | |
US20220310018A1 (en) | Pixel driving circuit and driving method for the same, and display device | |
US11663955B2 (en) | Pixel circuit, drive method thereof, display substrate, and display device | |
CN113421514B (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
CN114093301B (zh) | 显示装置、像素驱动电路及其驱动方法 | |
CN111243515A (zh) | 像素电路、显示面板和像素电路的驱动方法 | |
CN113724640B (zh) | 一种像素驱动电路、其驱动方法、显示面板及显示装置 | |
CN112967681A (zh) | 一种驱动电路、发光组件和显示装置 | |
CN112967665A (zh) | 发光元件控制电路、显示面板和显示装置 | |
CN114530120B (zh) | 像素电路、像素驱动方法及显示装置 | |
CN113763872B (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN115482781A (zh) | 像素驱动电路及显示面板 | |
CN116682358A (zh) | 像素电路、像素电路的驱动方法和显示面板 | |
CN114446251B (zh) | 驱动电路、背光模组以及显示面板 | |
CN100371976C (zh) | 像素及具有该像素的显示器 | |
US10903681B2 (en) | Solar display device and power switching method | |
CN114267299B (zh) | 一种显示装置及驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |