CN114503545B - 双斜坡像素读出 - Google Patents

Abstract

一种图像传感器包括多个像素列和多个读出电路。每个读出电路耦合到多个像素列中的一个并且包括：ADC，用于在复位转换阶段接收像素的第一模拟信号和在信号测量阶段接收像素的第二模拟信号；双斜坡发生器，用于生成具有第一斜坡速率的第一斜坡和具有大于第一斜坡速率的第二斜坡速率的第二斜坡，并且在复位转换阶段向读出电路提供第一斜坡且在信号测量阶段向多个读出电路提供第二斜坡；以及控制器，被配置为向读出电路和双斜坡发生器提供控制信号。

Description

双斜坡像素读出

本发明要求于2020年4月18日提交的且题为“DUAL RAMP PIXEL READOUT”的美国非临时专利申请号16/852,415的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及CMOS图像传感器，并且更具体地涉及一种图像传感器及用于使用双斜坡发生器操作图像传感器的方法。

背景技术

具有高像素计数的现代图像传感器试图以最小的功耗实现高帧速率、低读取噪声和高动态范围。现代CMOS图像传感器(CIS)的基本功能是捕获在光电二极管中转换为电子的光子。这些捕获的电子由作为图像传感器一部分包含的一系列模数转换器(ADC)读出。特别是，在单个图像帧中读取接收到大量电子的像素同时为接收到少量电子的像素实现低噪声读取是非常具有挑战性的。这被定义为图像传感器的动态范围，其是可以读出的最大电子数除以读取噪声等于信号时捕获的电子数，即该像素中的电子数。这是图像传感器最重要的规格之一，因为实现更高的动态范围会带来更好的图像质量。

图像传感器的像素被布置成行和列。同一列中的像素连接到公共读出电路。像素包括接收多个光子的光电二极管，并且光子被转换成指示由光电二极管检测到的光强度的电信号。已经开发了许多方法和电路来降低由读出电路引起的噪声。

发明内容

在一方面中，本发明构思涉及使用多斜率斜坡方案来从图像传感器读出信号的图像传感器。还公开了从图像传感器读出信号的相应方法。

根据一方面，本发明构思涉及执行顺序斜坡以用于在复位转换阶段和信号测量阶段从图像传感器读出信号的图像传感器。

根据另一方面，本发明构思涉及执行两个连续斜坡以用于在复位转换阶段和信号测量阶段从图像传感器读出信号的图像传感器。

根据又一方面，本发明构思涉及在复位阶段和信号测量阶段并行执行两个斜坡的图像传感器。在一些实施例中，有必要在开始任一斜坡之前对像素输出电压进行粗略估计。由于像素输出需要一些时间来稳定，并且信号必须稳定到比这个粗略决定所需的水平更精确的水平，这可以在不增加总转换时间的情况下完成，但增加了比较器的复杂性以执行此操作并选择两个斜坡输入之一。理论上，然后这可以节省总转换时间。在任一实施方式中，仍然需要执行两个复位转换，并且它们必须串联执行，因为无法提前知道构建最终ADC输出将需要哪些转换。

根据又一方面，本发明构思涉及也通过为每个ADC添加第二比较器来并行执行复位转换，从而可以在复位转换阶段和信号转换阶段两者期间同时以两个斜坡速率来捕获转换的图像传感器。该实施例为了略微改进的总像素转换时间的益处，权衡了ADC的额外面积和功耗。在一个实施例中，为了节省功率和硅面积，与其他比较器相比，捕获快斜坡的第二比较器(其也与测量来自像素的较大信号相关联)可以被缩放到更小的面积和功率。这会增加噪声，但在大多数情况下，来自像素的信号的散粒噪声仍然会较大。

本发明实施例提供一种集成电路图像传感器。该图像传感器包括布置成像素阵列的多个像素，所述像素阵列包括多个像素列；多个读出电路，所述读出电路中的每个读出电路耦合到多个像素列中的一个像素列，所述读出电路中的每个读出电路包括：模数转换器(ADC)，被配置为在复位转换阶段接收像素的第一模拟信号并且在信号测量阶段接收像素的第二模拟信号；双斜坡发生器，被配置为生成具有第一斜坡速率的第一斜坡和具有大于第一斜坡速率的第二斜坡速率的第二斜坡，并且在复位转换阶段向多个读出电路提供第一斜坡和在信号测量阶段斜坡向多个读出电路提供第二斜坡；和控制器，被配置为向读出电路和双斜坡发生器提供控制信号。ADC顺序地在复位转换阶段基于第一斜坡提供表示第一模拟信号的第一数字像素值，基于第二斜坡提供表示第一模拟信号的第二数字像素值，在信号测量阶段基于第一斜坡提供表示第二模拟信号的第三数字像素值，以及基于第二斜坡提供表示第二模拟信号的第四数字像素值。在一些实施例中，读出电路数低于列数，使得读出电路被采用多于一次以读出所有列。

在一些实施例中，本发明构思涉及一种使用双斜坡发生器来操作集成电路图像传感器的方法。集成电路图像传感器包括像素阵列，所述像素阵列包括多列像素和多行像素。所述方法包括：在复位转换阶段读出像素的第一模拟信号；以具有第一斜坡速率的第一斜坡对第一模拟信号进行第一模数转换以获取表示第一模拟信号的第一数字像素值；以及以具有大于第一斜坡速率的第二斜坡速率的第二斜坡对第一模拟信号进行第二模数转换以获取表示第一模拟信号的第二数字像素值。所述方法还包括在信号测量阶段读出像素的第二模拟信号；以第一斜坡对第二模拟信号进行第三模数转换，以获取表示第二模拟信号的第三数字像素值；以第二斜坡对第二模拟信号进行第四模数转换，以获取表示第二模拟信号的第四数字像素值；确定第三数字像素值是否处于第一斜坡的预定范围内以获取确定结果；和响应于所述确定结果来输出数字字。

在一些实施例中，该方法还可以包括在获取所述确定结果之后：确定第三数字像素值和第一数字像素值之间的第一差值，所述第一差值表示像素的低光照水平，并且当第三数字像素值被确定为处于第一斜坡的预定范围内时数字字是像素的低光照水平；可替选地，所述方法还包括确定第四数字像素值和第二数字像素值之间的第二差值，所述第二差值表示像素的亮光照水平，并且当第三数字像素值被确定不处于第一斜坡的预定范围内时数字字是像素的亮光照水平。

在一些实施例中，该方法还可以包括：当数字字表示像素的亮光照水平时，通过调整因子来调整所述数字字。所述调整因子是所述第二斜坡速率与所述第一斜坡之间的比率。

实施例还提供了一种集成电路图像传感器。图像传感器包括布置成像素阵列的多个像素，所述像素阵列以多个像素列进行布置；多个读出电路。所述读出电路中的每个读出电路耦合到多个像素列中的一个像素列，并且包括：模数转换器(ADC)，被配置为在复位转换阶段接收像素的第一模拟信号并且在信号测量阶段接收像素的第二模拟信号。图像传感器还包括双斜坡发生器，被配置为生成具有第一斜坡速率的第一斜坡和具有大于第一斜坡速率的第二斜坡速率的第二斜坡，并且在复位转换阶段向多个读出电路提供第一斜坡和在信号测量阶段斜坡向多个读出电路提供第二斜坡；和控制器，被配置为向读出电路和双斜坡发生器提供控制信号。ADC顺序地在复位转换阶段基于第一斜坡来提供表示第一模拟信号的第一数字像素值，基于第二斜坡提供表示第一模拟信号的第二数字像素值，在信号测量阶段基于第一斜坡提供表示第二模拟信号的第三数字像素值，以及基于第二斜坡提供表示第二模拟信号的第四数字像素值。

在一些实施例中，控制器还被配置为确定第三数字像素值处于第一斜坡的预定范围内；当第三数字像素值被确定为处于第一斜坡的预定范围内时，计算第一数字像素值和第三数字像素值之间的第一差值；和输出第一差值作为第一数字字，第一数字字表示像素的低光照水平。

在一些实施例中，控制器还被配置当第三数字像素值被确定为不处于第一斜坡的预定范围内时，计算第四数字像素值与第二数字像素值之间的第二差值；和输出第二差值作为第二数字字，第二数字字表示像素的亮光照水平。在一些实施例中，所述控制器还被配置为通过调整因子来调整所述第二数字字。

通过在复位转换阶段和信号转换阶段(信号测量阶段)期间提供两个连续斜坡，其中第一斜坡较慢并且具有有限的摆幅，而第二斜坡较快并且覆盖了像素输出的整个范围，可以实现ADC读取噪声的显著下降，而不会对总测量噪声产生任何显著影响。

本发明的这些和其他实施例连同其许多优点和特征结合以下文字和附图更详细地描述。

附图说明

附图不一定按比例绘制，重点在于示出本发明概念的原理。

图1是根据本发明的实施例的耦合到示例读出电路的像素的框图。

图2是根据本发明的实施例的模数转换器的简化框图。

图3是示出根据本发明的实施例的图像传感器中的模数转换的简化示意框图。

图4是示出用于描述图1的基本像素读出的示例性像素读出周期的时序图。

图5是示出根据本发明的实施例的用于描述图1的另一像素读出的图1的示例性像素读出周期的时序图。

图6是示出根据本发明的实施例的操作集成电路图像传感器的方法60的简化流程图。

图7A是可以在本发明的实施例中采用的斜坡发生器的电路图。图7B是图7A的斜坡发生器的输出电压波形。

图7C是可以在本发明的另一个实施例中采用的双斜坡发生器的电路图。图7D是图7C的双斜坡发生器的输出电压波形。

图7E是可以在本发明的又一实施例中采用的双斜坡发生器的电路图。图7F是示出图7E的双斜坡发生器的输出电压斜坡信号的曲线图。

具体实施方式

图1是根据本发明实施例的耦合到示例读出电路的像素的框图。参照图1，像素包括光电二极管(或光敏元件)PD、耦合到光电二极管PD的转移晶体管TX、具有耦合到转移晶体管TX的栅极的源极跟随器SF、耦合到设置在转移晶体管TX和源极跟随器SF的栅极之间的浮动扩散节点FD的复位晶体管RST。复位晶体管RST被配置为在复位晶体管RST导通时将浮动扩散节点FD充电至复位电压VDD_RST，从而对浮动扩散节点FD进行复位。通过导通转移晶体管TX，可以将光电二极管PD与浮动扩散节点FD一起复位。源极跟随器SF的一端耦合到源极跟随器电压VDD_SF，且另一端耦合到选择晶体管SEL。选择晶体管SEL具有耦合到行选择线(未示出)的栅极并且设置在源极跟随器SF和向模数转换器ADC提供模拟输出像素信号VOUT的电压读出线之间。选择晶体管SEL耦合到电流源IBIAS。在一个实施例中，模数转换器ADC包括比较器和计数器并且从斜坡电压发生器接收斜坡电压VRAMP。如本文所用，斜坡电压VRAMP也可以称为斜坡、斜坡信号或斜坡电压信号。斜坡电压VRAMP以恒定速率随时间增加。参照图1，读出电路还可以包括控制器，该控制器被配置为生成控制信号以导通和截止转移晶体管TX、复位晶体管RST、源极跟随器SF和选择晶体管SEL。控制器还向斜坡电压发生器提供控制信号以用于在复位转换阶段和信号测量阶段中的不同时间间隔期间控制斜坡电压VRAMP。下面将更详细地描述ADC、控制器和斜坡电压发生器。

图2是根据本发明实施例的模数转换器(ADC)20的简化框图。模数转换器20包括电压比较器21和耦合到比较器21的计数器22。计数器22接收时钟信号CLK和复位信号RESET。计数器22响应于时钟信号CLK进行计数，而比较器21将像素输出信号VOUT与斜坡电压VRAMP进行比较。当斜坡电压VRAMP达到VOUT电平时，比较器21输出比较信号STOP给计数器22。作为响应，计数器22停止计数，并且计数器中存储的计数值是表示像素输出信号VOUT的数字字。参照图2，控制器23除了提供控制信号以导通和截止晶体管以读出图像传感器的像素的模拟信号外，还输出控制信号以将存储在计数器22中的计数值锁存到数据存储装置24，将计数值转移到处理器(未示出)以进行进一步处理，并复位计数器22。在一个实施例中，计数器22可以是同步计数器。在另一个实施例中，计数器22可以是二进制纹波计数器。

在一个实施例中，ADC 20还可以包括设置在比较器21之前的可编程增益放大器(PGA)，即，PGA设置在像素输出信号VOUT和比较器之间并且在将放大的(缩放的)像素输出信号VOUT'提供给比较器21之前将可编程增益添加到像素输出信号VOUT。PGA提供了增加斜坡信号VRAMP的斜坡速率的灵活性。斜坡速率的增加允许进行额外的模数转换，其提供了降低ADC和PGA的热噪声的益处。请注意，虽然增加斜坡速率只会影响ADC每次转换的噪声贡献，但该贡献会因PGA的增益而降低。

在一个实施例中，高像素计数图像传感器中的ADC架构是斜坡ADC。在斜坡ADC中，向许多ADC(通常为数千个)提供单个线性斜率电压斜坡以及参考时钟(例如，时钟信号CLK)。每个ADC都包含比较器，用于将从像素输出的电压与斜坡电压进行比较。每个ADC还包含数字电路(例如，计数器22)来计算时钟周期。每个ADC捕获从斜坡开始到斜坡电压超过像素输出电压的那一刻的时钟周期数。这种架构的益处是ADC的许多实例中的每一个只需要包含简单的比较器和数字计数器。与每个ADC中的比较器相比，斜坡发生器电路具有更多的组件和相当大的功耗，但整个图像传感器只需要其中一个，因此斜坡发生器的总面积和功率要求只是ADC总面积和功率的一小部分。

在一个实施例中，选择ADC的数量使得可以一次读出图像传感器的一些行数或行的一部分。在示例实施例中，图像传感器可以具有单行8000个像素和4000个ADC，每个ADC耦合到一列，因此可以一次读出一行中的一半像素。为了读出一帧，按顺序读出每组行或行的一部分。在行中有8000像素和4000个ADC的示例实施例中，图像传感器可能有6000行，则需要12000次顺序ADC转换来读出整个图像帧。传感器的帧速率受限于这12000次顺序转换可以执行的多快。

高像素计数图像传感器的另一个共同特性是，当像素处于复位状态时第一次执行ADC转换，并且在电子从光电二极管转移到小电容器之后执行第二次ADC转换，并且转换成电压。该信号被认为是两次ADC转换之间的差。这种方法非常有利于解决缺陷问题，诸如复位转换的kT/C噪声、像素读出电路或ADC中的偏移以及***中的1/f噪声。对于以1-3个电子级别的读取噪声性能为目标的图像传感器，通常以某种形式强制要求其可接受的性能。通过向复位门施加脉冲来启动复位阶段，该复位门将像素中节点上的电压返回到复位状态。信号测量阶段通过向TX门施加脉冲来启动，该TX门将电子从光电二极管转移到该同一节点。

斜坡ADC的特性之一是ADC的读取噪声(参考输出像素电压)与斜坡速率成反比。保持ADC的其他属性不变，较慢的斜坡会导致较低的噪声，而较快的斜坡会导致更多的噪声。只需降低斜坡速率，就可以在不增加功率的情况下在ADC中实现更低的读取噪声。然而，为了读出具有大量电子的像素，斜坡电压摆幅必须覆盖具有零或少量电子的像素与具有大量电子的像素之间的像素输出电压的差值。较慢的斜坡意味着需要更多时间来覆盖像素的整个电压输出范围。由于ADC转换时间不能在不影响帧速率的情况下增加，这通常会导致减小的斜坡电压摆幅，从而导致减小的ADC的满量程范围，其对应于每个像素可能的总电子的一小部分。因此，单个ADC斜坡迫使在较低读取噪声和较高满量程之间进行权衡，从而限制了增加动态范围的能力。

图像传感器的一个有趣特性是光子到达率是泊松过程，其具有等于平均光子到达率的功率的散粒噪声。捕获的电子也是如此。电压中的散粒噪声等于电子的平方根。这样做的意义在于，对于捕获电子数量较多的像素，ADC的读取噪声可以显著降低。例如，针对具有1个电子读取噪声的ADC，对于平均电子捕获率为每次曝光1个电子的像素，散粒噪声和读取噪声是相等的。但是对于平均电子捕获率为100个电子的像素，散粒噪声增加到10个电子。这可以显著降低ADC读取噪声，而不会对测量的总噪声产生任何显著影响。

图3是示出根据实施例的图像传感器30中的模数转换的简化示意框图。如图3所示，图像传感器30包括具有N行像素和M列像素的像素阵列，每列耦合到模数转换器(ADC)33a、33b、...、33m之一。如图2所示，每个ADC可以包括比较器和计数器。每个计数器接收公共时钟信号CLK并且包括对应于从相关列的像素接收到的模拟像素信号的计数值。响应于控制器36提供的控制信号，每个计数器的计数值被锁存到数据存储装置35中。在一些实施例中，ADC的数量少于像素阵列中的列的数量，使得ADC由列顺序共享。

图4是示出用于描述图1的基本像素读出的示例性像素读出周期的时序图。参考图4，当复位晶体管RST导通(RST信号被断言为高电平)时，浮动扩散节点FD以VDD_RST电压被充电。然后截止复位晶体管RST，在复位转换阶段获得的值401表示读出电路的噪声的有效值。当转移晶体管TX导通(TX信号被断言为高)时，指示由像素接收的光子的模拟像素信号402被读出电路接收。然后转移晶体管TX截止。然后在信号转换阶段(信号测量阶段)期间测量模拟像素信号。复位转换阶段的像素信号401和信号测量阶段的像素信号402之间的差值表示从测量的模拟像素信号值减去读出电路的噪声值后的模拟像素信号的有效电压值。

根据本发明的一些实施例，在复位转换阶段和信号转换阶段(信号测量阶段)期间提供两个连续斜坡。在一个实施例中，第一斜坡是缓慢的并且具有有限的摆幅，而第二斜坡是快速的并且覆盖像素输出的全部范围。例如，第一斜坡可以是0.5V/μs并且对应于等效于仅400个电子的预定电压电平或范围，而第二斜坡可以是2V/μs并且对应于等效于5000个电子的满量程电压。因此，总共执行了四次ADC转换。为了处理像素的输出信号，方法或电路***可以包括确定像素输出信号是否安全地处于较慢斜坡的预定电压范围内。当确定像素输出信号在较慢斜坡的满量程范围内时，像素输出信号(像素信号)由两个慢斜坡的ADC转换之差确定。当发现像素输出信号不在较慢斜坡的满量程范围内时，像素信号由两个较快斜坡的ADC转换之差确定。这种方案的益处是，对于捕获电子较少的像素，可以从较慢的斜坡中获取较低读取噪声的益处，同时仍能捕获全范围的像素输出。对于较快的斜坡转换，ADC读取噪声会相当高，但电子捕获过程的散粒噪声也会更高，并且很容易对***进行分区，因此散粒噪声对于较快的斜坡转换始终是主要噪声机制，同时获得快斜坡和速斜坡的全部益处。请注意，假设使用相同频率的时钟，与较慢的斜坡相比，对于相同数量的接收电子，具有较快斜坡的转换将对较少的时钟周期进行计数。因此，针对较快的速率转换，输出信号必须乘以斜坡速率的比率，以正确构建与电子到达率呈线性关系的ADC输出码。

图5是示出根据本发明的实施例的用于描述图1的像素读出的示例性像素读出周期的时序图。参照图5，当复位晶体管RST导通时(RST信号被断言为高电平)，浮动扩散节点FD以VDD_RST电压被充电。然后复位晶体管RST截止。在复位转换阶段期间，执行两个连续的复位转换：使用慢斜坡信号来执行第一复位转换501，随后利用快斜坡信号执行第二复位转换502。在复位转换中这两次复位转换期间获取的值也分别称为值501和502。值501和502表示读出电路的噪声值并且可以具有相同的值。当转移晶体管TX导通时(TX信号被断言为高电平)，指示由像素接收的光子的模拟像素信号被读出电路接收。然后转移晶体管TX截止。在信号测量阶段期间，使用慢斜坡信号和快斜坡信号对接收到的模拟像素信号执行两次连续的信号转换，以分别获取转换后的信号值503和504。在一个实施例中，读出电路确定使用慢斜坡信号的信号转换值503是否在慢斜坡的预定电压范围内。当发现信号转换值503在慢斜坡的预定电压范围内时，读出电路计算信号转换值503和复位转换值501之间的差值505作为数字字，其表示低光照条件下的模拟像素信号。当读出电路确定转换后的信号值503不在慢斜坡的预定电压范围内时，读出电路使用快斜坡信号来计算信号转换值504和复位转换值502之间的差值506。差值506与去除了读出电路的噪声值的模拟像素信号的有效电压值相关联。

注意，差值506与转换后的信号值504相关联，转换后的信号值504用快斜坡信号测量的。因此，假设相同频率的时钟，与慢斜坡相比，对于相同数量的接收电子(光子)，转换后的信号值504对应于具有更少时钟周期的计数器值。在一些实施例中，使用快斜坡速率的转换信号504乘以快斜坡速率和慢斜坡速率之间的比率以正确构建与电子(光子)到达率成线性关系的ADC输出码(数字字)。

图6是示出了根据本发明的实施例的操作集成电路图像传感器的方法60的简化流程图。参照图6，方法60包括在复位转换阶段期间接收(读出)像素的第一模拟信号(步骤61)，在步骤62中使用具有第一斜坡速率的第一斜坡信号生成表示第一模拟信号的第一数字像素值(第一模数转换)，并且在步骤63中使用具有大于第一斜坡速率的第二斜坡速率的第二斜坡信号来生成表示第一模拟信号的第二数字像素值(第二模数转换)。

方法60还包括在信号测量阶段期间接收(读出)像素的第二模拟信号(步骤64)，在步骤65中使用具有第一斜坡速率的第一斜坡信号来生成表示第二模拟信号的第三数字像素值(第三模数转换)，并且在步骤66中使用具有第二斜坡速率的第二斜坡信号来生成表示第二模拟信号的第四数字像素值(第四模数转换)。

方法60进一步包括在步骤67中确定第三数字像素值是否在慢斜坡信号的预定电压范围内。在一个实施例中，慢斜坡(第一斜坡)的预定电压范围对应于表示像素中的下述电子计数的电压：在该电子计数以上光信号的散粒噪声显著大于电路读取噪声。例如，电路读取噪声对应1个电子，散粒噪声约为10个电子，并且像素的电子计数约为100个电子。当第三数字像素值被确定在慢斜坡信号的预定电压范围内时(步骤67中的“是”)，方法60包括获取第三数字像素值和第一数字像素值之间的第一差值(步骤68)，第一差值表示像素的低光照水平，并作为数字字提供给处理器以供进一步处理(步骤69)。当确定第三数字像素值不在慢斜坡信号的预定电压范围内时(步骤67中的否)，方法60包括获取第四数字像素值和第二数字像素值之间的第二差值(步骤70)，第二差值与像素的亮光照水平相关联。在一些实施例中，方法60还可包括在输出调整后的第二差值(步骤72)之前通过调整因子调整第二差值(步骤71)。在一些实施例中，调整因子可以是快斜坡速率和慢斜坡速率之间的比率。

图7A是可以在本发明的实施例中采用的斜坡发生器70A的电路框图。参考图7A，斜坡发生器70A包括标记为I且连接在正电压源VDD和输出节点A之间的恒流源，电容器C连接在输出节点A和接地之间，且开关SW与电容器C并联连接。开关SW在控制信号RAMPCLK的控制下断开和闭合。

图7B是图7A的斜坡发生器的输出电压波形。当开关SW断开时，电容器C由恒流源I充电并提供电压VRAMP，电压VRAMP线性增加至电平V，这是电容器C的电容值和恒流源I的电流值的函数。当开关SW闭合时，电压VRAMP放电至零。请注意，电压VRAMP被示出为从低电平线性增加到高电平，本领域技术人员将理解，电压VRAMP可以使用本领域已知的电路***，诸如运算放大器、晶体管等使其极性反转。

图7C是根据本发明的另一个实施例的斜坡发生器70C的电路图。参考图7C，斜坡发生器70C包括标记为I且连接在正电压源VDD和输出节点A之间的恒流源，第一电容器C1连接在输出节点A和接地之间，第二电容器C2经由第一开关SW1连接在输出节点A和接地之间，并且第二开关SW2与第一电容器C1并联连接。第一开关SW1闭合以用于生成慢斜坡信号并且断开以用于生成快斜坡信号。第二开关SW2在控制信号RAMPCLK的控制下断开和闭合以对电容器C1和/或电容器C2放电。

图7D是图7C的斜坡发生器70C的输出电压波形。为了生成慢斜坡信号，第一开关SW1闭合以将第一和第二电容器C1和C2并联连接。当第二开关SW2断开时，电容器C1和C2由恒流源I充电，并提供电压VRAMP1，电压VRAMP1以缓慢的斜坡速率线性增加至电平V，这是第一和第二电容C1和C2总电容值以及恒流源I的电流值的函数。当开关闭合时，电压VRAMP1放电为零。对于快斜坡信号，第一开关SW1断开。恒流源I仅对第一电容器C1充电，从而生成快斜坡信号VRAMP2。

图7E是根据本发明的又一实施例的斜坡发生器70E的电路图。参考图7E，斜坡发生器70E包括标记为I1并且连接在正电压源VDD和输出节点A之间的第一恒流源、标记为I2并且经由第一开关SW1连接在正电压源VDD和输出节点A之间的第二恒流源，电容器C连接在输出节点A和接地之间，且第二开关SW2与电容器C并联。为了生成慢斜坡信号，第一开关SW1断开，使得电容器C仅用标记为I1的第一恒流源充电。为了生成快斜坡信号，第一开关SW1闭合，使得电容器C用第一和第二恒定电流I1和I2充电。第二开关在控制信号RAMPCLK的控制下断开和关闭以用于对电容器C进行充电和放电。

图7F是示出图7E的斜坡发生器70E的输出电压斜坡信号71的曲线图斜坡信号71包括在第一开关SW1断开使得只有第一恒定电流I1对电容器C充电以生成具有慢斜坡速率的输出VRAMP时的线性增加的慢斜坡信号711。当第二开关SW2在RAMPCLK的控制下闭合时，慢斜坡信号711的线性增加斜率结束。斜坡信号71还包括在第一开关SW1闭合使得第一和第二恒定电流I1和I2都对电容器C充电时的快斜坡信号712。慢和快斜坡信号711和712的时间周期可以是由控制器控制。

图7A至图7E所示的斜坡发生器的结构仅为示例，并且本领域技术人员将理解和认为的是可以适当地修改这些结构，只要可以获取相似的功能和信号波形即可。例如，可以采用两个斜坡发生器来生成慢斜坡信号和快斜坡信号，并且可以经由多路复用器或模拟开关将慢斜坡信号和快斜坡信号提供给模数转换器。斜坡信号被示出为在一段时间或时间间隔内从低电平线性增加到高电平的波形。斜坡信号也可以使用信号反相电路(例如运算放大器、晶体管等)进行反相。

注意到，在文献中已经提出了多斜率斜坡方案，但是它们遇到了比较器延迟可变性的问题。比较器延迟是斜坡斜率的函数，并且其也是***中偏移量的重要来源。例如，在斜坡速率为1V/μs的示例***中，具有可接受功耗的比较器可能具有30ns的延迟。在像素中的电子转换为100μV的情况下，这对应于斜坡的5个电子/ns。30ns延迟对应于150个电子的偏移量。与1-3个电子的读取噪声目标相比，这是一个巨大的偏移量。减轻这种大偏移量的唯一方法是通过基于两个ADC转换的非常高质量的偏移量消除。例如，利用相同的比较器，250mV/us的较慢斜坡速率可能会导致60ns的延迟。

尝试多斜率斜坡转换的一种流行方法是具有以慢斜坡开始，然后在某个转折处切换到较快斜坡的斜坡。这实现了两个斜坡斜率的噪声/满量程范围权衡益处。对这种方法的研究主要集中在如何在斜坡斜率中创建准确的拐点以及正确关联拐点发生的时间。这本身就是一个难题，然而，比较器延迟确实是有效实施该方案的不可逾越的障碍。比较器偏移量及其随斜坡速率的变化会导致两个问题。首先，有一个过渡期，其中比较器延迟对应于受斜坡较慢部分和斜坡较快部分影响的决策时间。为了正确构建线性ADC输出，有必要基于两个斜坡速率的相对影响对从像素输出电压到比较器决策时间的有效转换速率进行适当建模。考虑到比较器延迟对偏置、温度、电源、电压和失配的可变性，这很难在有效的基础上实现，并且没有针对大型阵列提出可行的方案。第二个问题是比较器的偏移量只能使用来自复位阶段的ADC转换才能有效消除。为了为较慢的斜坡获得合理的偏移量消除，复位斜坡也需要使用较慢的斜坡。结果是较快的斜坡将有大的且大部分未知的最终偏移量。同样，没有发现任何可行或有效的方案来校准或消除这种偏移量。这两个问题的结合导致在转换区期间最终ADC输出码中的失真非常大，并且对于转换主要由较快的斜坡区主导的像素的输出中的偏移量非常大。

通过在信号捕获阶段期间使用完全分离的斜坡，可以部分地避免拐点区周围的失真。然而，利用这种方法无法解决具有较快斜坡的未取消偏移量。即使在较高像素水平处该偏移量在理论上是可以接受的，它也会在ADC输出码中在由慢斜坡与较快斜坡捕获的像素输出之间的过渡区中引入非常大的DNL。可以通过使用加权样本从一组转换过渡到另一组转换来降低峰值DNL，但失真如此之大以致最终的INL峰值仍然是不可接受的。

本发明利用了这样一个事实，即避免不可接受的失真和偏移量的唯一方法是在复位转换阶段期间使用匹配斜坡。本发明人观察到，由于大阵列减少了其对面积或功率预算的平均贡献这一事实，斜坡设计具有相当大的灵活性。如果斜坡可以快速设置并且斜坡非常快，则快速复位斜坡对总转换时间的开销非常小。

提供了用于在信号转换(测量)阶段实施斜坡的实施例。在一个实施例中，使用两个连续的斜坡来测量像素信号。在另一实施例中，像素信号使用并行生成的两个斜坡来并行测量。并行方法需要在开始任一斜坡之前粗略估计像素输出电压。由于像素输出信号需要一些时间来稳定，并且信号必须稳定到比这个粗略决定所需的水平更精确的水平，这可以在不增加总转换时间的情况下完成，但会增加了比较器的复杂性以执行此操作并选择两个斜坡输入之一。理论上，这可以节省总转换时间。在任一实施方式中，仍然需要执行两个复位转换，并且它们必须串联执行，因为无法提前知道构建最终ADC输出需要哪些转换。

在又一个实施例中，在复位转换阶段期间也通过为每个ADC添加第二比较器来并行执行复位转换，从而可以在复位转换阶段和信号转换阶段两者期间以斜坡速率和相同时间来捕获转换。该实施例以略微改进的总像素转换时间为益处，权衡了ADC的额外面积和功耗。为了节省功率和面积，与其他比较器相比，捕获快斜坡的比较器(其也与测量来自像素的较大信号相关联)可以缩放到更小的面积和功率。这会增加噪声，但在大多数情况下，来自像素的信号的散粒噪声仍然会较大。

虽然已经公开了本发明构思，但是可以理解的是，可以在不背离由所附权利要求限定的本发明构思的范围的情况下进行各种修改和改变。

Claims (20)

1.一种操作集成电路图像传感器的方法，所述集成电路图像传感器包括像素阵列，所述像素阵列包括多列像素和多行像素，所述方法包括：

在复位转换阶段读出像素的第一模拟信号；

利用具有第一斜坡速率的第一斜坡对所述第一模拟信号进行第一模数转换以获取表示第一模拟信号的第一数字像素值；

利用具有第二斜坡速率的第二斜坡对所述第一模拟信号进行第二模数转换以获取表示第一模拟信号的第二数字像素值，所述第二斜坡速率大于所述第一斜坡速率；

在信号测量阶段读出所述像素的第二模拟信号；

利用所述第一斜坡对所述第二模拟信号进行第三模数转换，以获取表示所述第二模拟信号的第三数字像素值；

利用所述第二斜坡对所述第二模拟信号进行第四模数转换，以获取表示所述第二模拟信号的第四数字像素值；

确定所述第三数字像素值是否处于所述第一斜坡的预定范围内以获取确定结果；和

响应于所述确定结果来输出表示所述第二模拟信号与所述第一模拟信号之间的差值的数字字。

2.根据权利要求1所述的方法，还包括在获取所述确定结果之后：

确定所述第三数字像素值和所述第一数字像素值之间的第一差值，所述第一差值表示所述像素的低光照水平，并且当所述第三数字像素值被确定为处于所述第一斜坡的预定范围内时所述数字字是所述像素的低光照水平；或者

确定所述第四数字像素值和所述第二数字像素值之间的第二差值，所述第二差值表示所述像素的亮光照水平，并且当所述第三数字像素值被确定为不处于所述第一斜坡的预定范围内时所述数字字是所述像素的亮光照水平。

3.根据权利要求2所述的方法，还包括：

当所述数字字表示所述像素的亮光照水平时，通过调整因子来调整所述数字字。

4.根据权利要求3所述的方法，其中，所述调整因子是所述第二斜坡速率与所述第一斜坡之间的比率。

5.根据权利要求1所述的方法，还包括：

在执行模数转换之前放大所述第一模拟信号和所述第二模拟信号。

6.根据权利要求1所述的方法，其中，执行所述模数转换包括采用相同的模数转换器。

7.根据权利要求1所述的方法，其中：

利用所述第一斜坡对所述第一模拟信号进行第一模数转换包括：

在所述第一斜坡的电平大于所述第一模拟信号的电平的第一时间段期间使用计数器来对第一时钟数进行计数；和

当所述第一斜坡的电平等于或低于所述第一模拟信号的电平时停止计数，所述第一时钟计数与第一数字像素值相关联；

利用所述第二斜坡对所述第一模拟信号进行第二模数转换包括：

在所述第二斜坡的电平大于所述第一模拟信号的电平的第二时间段期间使用所述计数器来对第二时钟数进行计数；和

当所述第二斜坡的电平等于或低于所述第一模拟信号的电平时停止计数，第二时钟计数与第二数字像素值相关联；

利用所述第一斜坡对所述第二模拟信号进行第三模数转换包括：

在所述第一斜坡的电平大于所述第二模拟信号的电平的第三时间段期间使用所述计数器来对第三时钟数进行计数；和

当所述第一斜坡的电平等于或低于所述第二模拟信号的电平时停止计数，所述第三时钟计数与第三数字像素值相关联；和

利用所述第二斜坡对所述第二模拟信号进行第四模数转换包括：

在所述第二斜坡的电平大于所述第二模拟信号的电平的第四时间段期间使用所述计数器来对第四时钟数进行计数；和

当所述第二斜坡的电平等于或低于所述第二模拟信号的电平时停止计数，所述第四时钟计数与所述第四数字像素值相关联。

8.根据权利要求7所述的方法，还包括：

将所述第一时钟计数、所述第二时钟计数、所述第三时钟计数和所述第四时钟计数存储在数据存储装置中；和

复位所述计数器。

9.根据权利要求1所述的方法，其中所述第一斜坡的预定范围对应于表示所述像素中的下述电子计数的电压：在所述电子计数以上光信号的散粒噪声远大于电路读取噪声。

10.一种集成电路图像传感器，包括：

布置成像素阵列的多个像素，所述像素阵列以多个像素列进行布置；

多个读出电路，所述读出电路中的每个读出电路耦合到所述多个像素列中的一个像素列，所述读出电路中的每个读出电路包括模数转换器(ADC)，所述模数转换器被配置为在复位转换阶段接收像素的第一模拟信号并且在信号测量阶段接收所述像素的第二模拟信号；

双斜坡发生器，被配置为生成具有第一斜坡速率的第一斜坡和具有第二斜坡速率的第二斜坡，并且在所述复位转换阶段向所述多个读出电路提供所述第一斜坡以及在所述信号测量阶段向所述多个读出电路提供所述第二斜坡，所述第二斜坡速率大于所述第一斜坡速率；和

控制器，被配置为向所述读出电路和所述双斜坡发生器提供控制信号，

其中，所述ADC顺序地在所述复位转换阶段基于所述第一斜坡提供表示所述第一模拟信号的第一数字像素值，基于所述第二斜坡提供表示所述第一模拟信号的第二数字像素值，在所述信号测量阶段基于所述第一斜坡提供表示所述第二模拟信号的第三数字像素值，以及基于所述第二斜坡提供表示所述第二模拟信号的第四数字像素值；

并且其中，所述控制器还被配置为确定所述第三数字像素值是否处于所述第一斜坡的预定范围内以获得确定结果，并且响应于所述确定结果来输出表示所述第二模拟信号与所述第一模拟信号之间的差值的数字字。

11.根据权利要求10所述的集成电路图像传感器，其中，所述控制器还被配置为：

当所述第三数字像素值被确定为处于所述第一斜坡的预定范围内时，计算所述第一数字像素值和所述第三数字像素值之间的第一差值；和

所述控制器被配置成：输出所述第一差值作为所述数字字，所述数字字为第一数字字，所述第一差值表示所述像素的低光照水平。

12.根据权利要求11所述的集成电路图像传感器，其中，所述控制器还被配置为：

当所述第三数字像素值被确定为不处于所述第一斜坡的预定范围内时，计算所述第四数字像素值与所述第二数字像素值之间的第二差值；和

所述控制器被配置成：输出所述第二差值作为所述数字字，所述数字字为第二数字字，所述第二数字字表示所述像素的亮光照水平。

13.根据权利要求12所述的集成电路图像传感器，其中，所述控制器还被配置为通过调整因子来调整所述第二数字字。

14.根据权利要求13所述的集成电路图像传感器，其中，所述调整因子是所述第二斜坡速率与所述第一斜坡速率之间的比率。

15.根据权利要求11所述的集成电路图像传感器，其中，所述第一斜坡的预定范围对应于表示所述像素的低光照水平的满量程电压。

16.根据权利要求10所述的集成电路图像传感器，其中，所述ADC包括：

数字计数器，被配置为在所述第一模拟信号的所述第一斜坡的第一时间间隔期间对第一时钟数进行计数，在所述第一模拟信号的所述第二斜坡的第二时间间隔期间对第二时钟数进行计数，在所述第二模拟信号的第一斜坡的第三时间间隔期间对第三时钟数进行计数，以及在所述第二模拟信号的所述第二斜坡的第四时间间隔期间对第四时钟数进行计数，以及

比较器，被配置为在所述第一斜坡达到所述第一模拟信号的电平并且所述第二斜坡达到所述第二模拟信号的电平时提供停止信号以使数字计数器停止计数。

17.根据权利要求16所述的集成电路图像传感器，其中，所述第一时钟数表示所述第一数字像素值，所述第二时钟数表示所述第二数字像素值，所述第三时钟数表示所述第三数字像素值，并且所述第四时钟数表示第四数字像素值。

18.根据权利要求10所述的集成电路图像传感器，还包括存储电路，所述存储电路被配置为在所述控制器的控制下存储所述第一数字像素值、所述第二数字像素值、所述第三数字像素值和所述第四数字像素值。

19.根据权利要求10所述的集成电路图像传感器，其中，所述双斜坡发生器包括：

电容器；

第一恒流源，在输出节点处耦合到电容；

第二恒流源，与所述第一恒流源并联连接；

第一开关，被配置为在所述控制器的控制下将所述第二恒流源与所述输出节点电连接和断开连接；和

第二开关，被配置为将所述电容器电连接到接地。

20.根据权利要求10所述的集成电路图像传感器，其中，所述ADC包括：

数字计数器，被配置为在所述第一斜坡的第一时间间隔期间对第一时钟数进行计数，在所述第二斜坡的第二时间间隔期间对第二时钟数进行计数作为所述第一模拟信号的函数，在所述第一斜坡的第三时间间隔期间对第三时钟数进行计数以及在第二斜坡的第四时间间隔期间对第四时钟数进行计数作为所述第二模拟信号的函数,

比较器，被配置为当所述第一斜坡达到所述第一模拟信号的电平并且所述第二斜坡达到所述第二模拟信号的电平时使所述数字计数器停止计数；和

设置在所述比较器之前的可编程增益放大器。