CN114497308B - 一种半导体结构及制备方法与应用 - Google Patents

一种半导体结构及制备方法与应用 Download PDF

Info

Publication number
CN114497308B
CN114497308B CN202210097167.9A CN202210097167A CN114497308B CN 114497308 B CN114497308 B CN 114497308B CN 202210097167 A CN202210097167 A CN 202210097167A CN 114497308 B CN114497308 B CN 114497308B
Authority
CN
China
Prior art keywords
layer
type semiconductor
electrode
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210097167.9A
Other languages
English (en)
Other versions
CN114497308A (zh
Inventor
吕振兴
齐胜利
刘亚柱
赵耀
张丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Anxinmei Semiconductor Co ltd
Original Assignee
Ningbo Anxinmei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Anxinmei Semiconductor Co ltd filed Critical Ningbo Anxinmei Semiconductor Co ltd
Priority to CN202210097167.9A priority Critical patent/CN114497308B/zh
Publication of CN114497308A publication Critical patent/CN114497308A/zh
Application granted granted Critical
Publication of CN114497308B publication Critical patent/CN114497308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明提出了一种半导体结构及制备方法与应用,所述制备方法,至少包括以下步骤:提供一衬底;在所述衬底上形成半导体外延层,且所述半导体外延层包括依次设置的第一类型半导体层、量子阱层和第二类型半导体层;通入第一类型气体,刻蚀所述半导体外延层一侧的第二类型半导体层、量子阱层以及预设厚度的第一类型半导体层;通入第二类型气体,刻蚀修复刻蚀后的所述第一类型半导体层,形成修复层;在所述修复层上形成第一电极;以及在所述第二类型半导体层上形成第二电极。本发明提供的一种半导体结构及制备方法与应用,能有效改善半导体结构电极的欧姆接触困难的问题。

Description

一种半导体结构及制备方法与应用
技术领域
本发明属于半导体制造领域,具体涉及一种半导体结构及制备方法与应用。
背景技术
近年来,由于高铝组分AlGaN基半导体器件在节能、环保、便携性方面的巨大优势,以及在杀菌、安全通信等方面的重要应用,特别是对新冠病毒的灭活作用,高铝组分AlGaN基的二极管及晶体管的研究备受关注。然而,高铝组分的AlGaN具有更大的带隙和更高的电子亲和性,很难实现高质量的欧姆接触,使器件性能受到了限制。此外,随着AlGaN中铝含量的增加,由于导电层中载流子浓度较低,接触问题变得更加困难。
更重要的是,在器件制造的过程中,必须使用等离子蚀刻来制作台面结构,以暴露AlGaN接触层。但等离子体蚀刻会对氮化物材料造成多种形式的损伤,导致材料电性能发生改变。
发明内容
本发明提出了一种半导体结构及制备方法与应用,能有效改善半导体层和电极之间的欧姆接触问题,降低接触电阻,大幅降低了器件的工作电压,减少了器件产生的热量,从而提升了器件的应用性能。
为解决上述技术问题,本发明是通过如下的技术方案实现的:
本发明提出一种半导体结构的制备方法,至少包括以下步骤:
提供一衬底;
在所述衬底上形成半导体外延层,且所述半导体外延层包括依次设置的第一类型半导体层、量子阱层和第二类型半导体层;
通入第一类型气体,刻蚀所述半导体外延层一侧的第二类型半导体层、量子阱层以及预设厚度的第一类型半导体层;
通入第二类型气体,刻蚀修复刻蚀后的所述第一类型半导体层,形成修复层;
在所述修复层上形成第一电极;以及
在所述第二类型半导体层上形成第二电极。
可选的,所述第一电极的形成步骤包括,在所述修复层上形成第一欧姆接触层。
可选的,所述第一欧姆接触层包括依次设置的铬层、铝层、钛层、镍层和金层。
可选的,所述第一电极的形成步骤包括,在所述第一欧姆接触层上形成第一加厚金属层,且所述第一加厚金属层暴露所述部分第一欧姆接触层。
可选的,所述第一电极的形成步骤还包括,在所述第一欧姆接触层上形成第一电极层,且所述第一加厚金属层环绕所述第一电极层。
可选的,所述在衬底上形成半导体外延层步骤还包括,在所述第二类型半导体层上形成帽层。
可选的,所述第一类型气体为Cl2与BCl3的混合气体。
可选的,所述第二类型气体为CHF3、CF4和SF6中的一种或多种混合气体,气体流量为10-50sccm。
可选的,所述第一类型半导体层刻蚀的预设厚度为200-1000nm。
可选的,所述刻蚀修复时间为100-3000s。
基于上述制备方法,本发明还提出一种半导体结构,至少包括:
衬底;
第一类型半导体层,形成于所述衬底上;
量子阱层,形成于所述第一半类型导体层上;
第二类型半导体层,形成于所述量子阱层上;
第一电极,与所述第一类型半导体层连接;
第二电极,与所述第二类型半导体层连接;以及
修复层,形成于所述第一类型半导体层上,且位于第一类型半导体层和所述第一电极之间。
本发明还提出一种电子装置,至少包括所述半导体结构。
本发明提出一种半导体结构及制备方法与应用,显著降低了高铝组分材料的接触电阻,大幅降低了器件的工作电压,减少了器件产生的热量,从而提升了器件的应用性能,有效改善高铝组分材料的欧姆接触问题。
附图说明
图1是本发明的流程示意图。
图2是本发明的结构示意图。
图3是本发明的第一电极的结构示意图。
图4是本发明的第二电极的结构示意图。
图5是本发明在不同修复时间下的欧姆接触IV特性曲线。
附图标记说明:
100衬底;200半导体外延层;210缓冲层;220氮化物异质结构层;230第一类型半导体层;231修复层;240量子阱层;250第二类型半导体层;260帽层;300第一电极;310第一欧姆接触层;320第一加厚金属层;330第一电极层;400第二电极层;410第二欧姆接触层;420第二加厚金属层;430第二电极层;500绝缘层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
下面结合若干实施例及附图对本发明的技术方案做进一步详细说明,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图2所示,半导体结构可包括衬底100、半导体外延层200,以及在半导体外延层200上制备的第一电极300和第二电极400,半导体外延层200与电极之间形成良好的欧姆接触,利于电流的输出和输入。此半导体结构在很多领域应用广泛,例如可应用于液晶电视、显示屏、霓虹灯或照明设备等。
请参阅图1至图2,本发明提出一种半导体结构的制备方法,包括步骤S1至步骤S6。
S1、提供一衬底100。
S2、在衬底100上形成半导体外延层200,且半导体外延层200包括依次设置的第一类型半导体层230、量子阱层240和第二类型半导体层250。
S3、通入第一类型气体,刻蚀半导体外延层200一侧的第二类型半导体层250、量子阱层240以及预设厚度的第一类型半导体层230。
S4、通入第二类型气体,刻蚀修复刻蚀后的第一类型半导体层230,形成修复层231。
S5、在修复层231上形成第一电极300。
S6、在第二类型半导体层250上形成第二电极400。
请参阅图2所示,在本发明的一实施例中,衬底100的材料包括硅、硅锗、碳化硅、蓝宝石、磷化铟、砷化镓、砷化铟或者其它III/V化合物形成的半导体结构。衬底100的材料可根据形成的发光二极管的种类以及衬底100上的半导体外延层200确定。在一些实施例中,发光二极管为发出深紫外光的发光二极管,半导体外延层200的材料例如是氮化镓(GaN)、氮化镓铝(AlGaN),衬底100的材料例如可以为蓝宝石(Al2O3)、碳化硅(SiC)。在其他的实施例中,发光二极管为发出蓝光或绿光的发光二极管,半导体外延层200的材料例如是氮化镓(GaN)、铟氮化镓(InGaN),衬底100的材料例如可以为蓝宝石(Al2O3)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)及硅(Si)。
请参阅图2所示,在本发明的一实施例中,形成发光二极管的步骤包括在衬底100上生长半导体外延层200,可采用金属有机化学气相沉积(MOCVD)工艺在衬底100上沉积半导体外延层200。其中,半导体外延层200可以包括依次生长的缓冲层210、氮化物异质结构层220、第一类型半导体层230、量子阱层240、第二类型半导体层250和帽层260。
请参阅图2所示,在本发明一实施例中,为获得高质量的晶体,减少外延层生长应力释放所导致的位错密度,可先在衬底材料上形成一层缓冲层210。在本发明的一实施例中,缓冲层210可为氮化铝(AlN)材料,厚度例如为100-300nm。在其他一些实施例中,根据第一类型半导体层230材料的不同,缓冲层210也可为碳化硅(SiC)、砷化镓(GaAs)、氧化铝(A12O3)等。在本发明的一实施例中,还可在缓冲层210上沉积一层氮化物异质结构层220,氮化物异质结构层220为超晶格层,该层的作用是利用超晶格的折射率差提高紫外波段的光子的反射,从而提高半导体器件的光输出功率和可靠性,最终推动氮化镓铝(AlGaN)基半导体器件的应用。在本发明的一实施例中,氮化物异质结构层220为III族氮化物异质结构层,可选的,氮化物异质结构层220例如为AlN/AlGaN层,且氮化物异质结构层220的厚度例如为20-200nm。
请参阅图2所示,在本发明的一实施例中,在氮化物异质结构层220上可采用MOCVD工艺依次沉积第一类型半导体层230、量子阱层240、第二类型半导体层250和帽层260。在本实施例中,第一类型半导体层230可以是N型半导体层,或者是P型半导体层,相对应的第二类型半导体层250可以是P型半导体层,或者是N型半导体层。在本实施例中,第一类型半导体层230和第二类型半导体层250可以为氮化镓铝(AlGaN),即第一类型半导体层230为N型氮化镓铝层(n-AlGaN),第二类型半导体层250为P型氮化镓铝层(p-AlGaN)。且第一类型半导体层230的厚度例如为200-1200nm,且又例如为300nm或400nm。第二类型半导体层250的厚度例如为200-1200nm,且又例如为250nm或350nm。在其他实施例中,第一类型半导体层230和第二类型半导体层250还可以是其他合适的材料形成。为了防止半导体外延层200中的金属被氧化,可在半导体外延层200表面沉积一层帽层260。在本发明一实施例中,帽层260的材料例如为金属氮化物,且此氮化物与半导体外延层200的材料具有很好的附着性且不发生反应。在本发明的一实施例中,第二类型半导体层250的材料例如为p-AlGaN,帽层260的材料例如为GaN,且例如为p-GaN。且帽层260的厚度例如为50-200nm。量子阱层240为发光层,在本发明的一实施例中,量子阱层240例如为InGaN/GaN超晶格结构。
请参阅图2至图4所示,在本发明一实施例中,形成所述半导体外延层200后,蚀刻半导体外延层200形成台面(MESA)结构。例如可通过控制刻蚀参数使台面结构呈现台面刻蚀夹角θ,且刻蚀夹角θ例如为90-120°。具体地,在第一类型气体氛围中,通过刻蚀工艺,对部分区域的半导体外延层200进行刻蚀,刻蚀掉帽层260、第二类型半导体层250、量子阱层240以及预设厚度的第一类型半导体层230。第一类型半导体层230的刻蚀厚度可例如为200-1200nm。
请参阅图2至图4所示,在本发明的一实施例中,例如可采用电感耦合等离子体(ICP)刻蚀工艺蚀刻半导体外延层200形成台面结构,且刻蚀深度例如为0.3μm-1.5μm。在本发明的一实施例中,采用ICP刻蚀工艺蚀刻半导体外延层200时,第一类型气体例如为氯气(Cl2)与三氯化硼(BCl3)的混合气体。其中,Cl2的流量例如为120-300sccm,BCl3的流量例如为10-50sccm。刻蚀腔体压力例如为4-10mT,上极板射频功率例如为200-500W,下极板射频功率例如为30-60W。
请参阅图2至图4所示,在本发明的一实施例中,对半导体外延层200一侧的第二类型半导体层250、量子阱层240以及预设厚度的第一类型半导体层230进行刻蚀后,对刻蚀后的第一类型半导体层230进行损伤修复,形成修复层231。具体地,可在第二类型气体氛围中,采用ICP刻蚀修复工艺对刻蚀后的第一类型半导体层230进行损伤修复,在第一类型半导体层230表面形成修复层231。在本发明的一实施例中,ICP刻蚀修复工艺所采用的第二类型气体为CHF3、CF4和SF6中的一种或多种的混合气体。采用F基化合物作为等离子体,可让F离子与第一类型半导体层230表面的部分金属离子反应生成金属氟化物,并随气流排出刻蚀腔体,从而形成修复层231。相对于第一类型半导体层230,修复层231中金属原子的含量减少,使得N原子的比例增加,降低了N空位的产生,从而避免了明显的整流行为,达到刻蚀修复的效果。在本发明的一实施例中,刻蚀修复时,第二类型气体的流量例如为10-50sccm。且在蚀刻修复过程中,刻蚀修复上极板射频功率例如为200-400W,下极板射频功率例如为20-40W,刻蚀修复时间例如为100-3000s。在本实施例中,第二类型气体例如为CHF3,且流量例如为30sccm,腔体压力例如为5mT,上极板射频功率例如为300W,下极板射频功率例如为20W,刻蚀修复时间例如为2000s。
请参阅图2至图4所示,在本发明的一实施例中,在第一类型半导体层230表面形成修复层231后,在修复层231表面制作第一电极300,在未刻蚀的第二半导体层250表面制作第二电极400。第一类型半导体层230例如为N型层,对应的第一电极300为N电极,第二类型半导体层250为P型层,第二电极400例如为P电极。在本发明的一实施例中,可采用电子束蒸发、溅射的一种或组合制备第一电极300和第二电极400,第一电极300和第二电极400的材料为钛、铝、镍、金、铬、铂、钨的一种或几种或其合金。
请参阅图2至图4所示,在本发明一实施例中,制作第一电极300的具体步骤为,在修复层231表面制备第一欧姆接触金属,并进行退火,形成第一欧姆接触层310。在第一欧姆接触层310上沉积第一加厚金属层320,再将部分第一欧姆接触层310表面的第一加厚金属层320去除,露出相应的第一欧姆接触金属,并在其表面制得第一电极层330。在本实施例中,将第一欧姆接触层310中心的第一加厚金属层320去除,在第一欧姆接触层310中心形成第一电极层330。第一加厚金属层320环绕第一电极层330设置,且第一电极层330高于第一加厚金属层320。在本发明的一实施例中,第一电极例如为N电极,对应的,第一欧姆接触层310例如为n型欧姆接触层。n型欧姆接触层包括设置在第一类型半导体层230上的铬层,且厚度例如为1-3nm,设置在铬层上的铝层,且厚度例如为50-150nm,设置在铝层上的钛层,且厚度例如为25-60nm、设置在钛层上的镍层,厚度例如为20-65nm,设置在镍层上的金层,厚度例如为50-150nm。n型欧姆接触层采用这种特定的金属层结构,能够让芯片在较低的温度下形成欧姆接触。在形成第一欧姆接触层310后,进行退火处理,退火工艺条件为,退火温度例如为800~1000℃,退火时间例如10~60s,退火氛围气体例如为N2,气体流量例如为10-50sccm。在本发明的一些实施例中,第一欧姆接触层310上可沉积第一加厚金属层320,第一加厚金属层320可采用电子束蒸发、溅射的一种或组合方式进行沉积,第一加厚金属层320的材料例如为钛、铝、镍、金、铬、铂、钨中的一种或几种或其合金。
请参阅图2至图4所示,在本发明的一实施例中,制作第二电极400的具体步骤为,在帽层260表面制备第二欧姆接触金属,并进行退火,形成第二欧姆接触层410。在第二欧姆接触层410上沉积第二加厚金属层420,再将部分第二欧姆接触层410表面的第二加厚金属层420去除,露出相应的第二欧姆接触金属,并在其表面制得第二电极层430。在本实施例中,将第二欧姆接触层410中心的第二加厚金属层420去除,在第二欧姆接触层410中心形成第二电极层430。第二加厚金属层420环绕第二电极层430设置,且第二电极层430高于第二加厚金属层420。
请参阅图2和4,在本发明的一实施例中,第二电极400例如为P电极,对应的,第二欧姆接触层410为p型欧姆接触层,p型欧姆接触层例如为镍、金、钛、铝、铂中的一种或几种或其合金以及氧化铟锡(ITO),并进行退火处理。退火工艺条件为,退火温度例如500~750℃,退火时间例如50~300s,退火氛围气体例如为O2、N2或O2、N2混合气体,流量例如为10-50sccm。在本发明的一实施例中,第二欧姆接触层410上可沉积第二加厚金属层420,第二加厚金属层420是采用电子束蒸发、溅射的一种或组合方式进行沉积,第二加厚金属层420的材料例如为钛、铝、镍、金、铬、铂、钨的一种或几种或其合金。
请参阅图2-图4所示,在本发明的一实施例中,还可在半导体外延层200表面沉积一层绝缘层500。且绝缘层500覆盖部分第一电极300和部分第二电极400,且暴露第一电极层330和第二电极层430。在本发明的一些实施例中,绝缘层500例如为二氧化硅(SiO2)、氮化硅(Si3N4)、五氧化三钛(Ti3O5)、氧化钽(Ta2O5)中的一种或多种组合结构,且绝缘层500厚度例如为300nm-1000nm。在本发明的一实施例中,绝缘层500可采用等离子体增强化学气相沉积(PECVD)工艺进行沉积。
请参阅图5所示,在本发明一实施例中,经上述制备方法所制得芯片的I-V特性曲线如图5所示。由图5可知,在20mA下,此经过刻蚀修复2000s的器件的工作电压仅为1.8V,而未经ICP刻蚀修复处理的器件的工作电压则为3.4V。
请参阅图2所示,在本发明一实施例中,所述半导体结构例如为发光二极管,所述发光二极管可应用在很多领域,且可制成多种电子设备。例如可应用于液晶电视、显示屏、霓虹灯、交通信号灯、汽车用灯和室内照明设备等。
综上所述,本发明提供了一种半导体结构及制备方法与应用,此制备方法可有效降低电极与AlGaN的接触电阻,从而提高AlGaN材料的欧姆接触性能,且稳定性强重复性好。在此方法的基础上制备的半导体器件,工作电压大幅降低,产生的热量减少,器件的应用性能得到提升。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明,本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案,例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外,其余技术特征为本领域技术人员的已知技术,为突出本发明的创新特点,其余技术特征在此不再赘述。

Claims (8)

1.一种半导体结构的制备方法,其特征在于,至少包括以下步骤:
提供一衬底;
在所述衬底上形成半导体外延层,且所述半导体外延层包括依次设置的第一类型半导体层、量子阱层和第二类型半导体层;
通入第一类型气体,刻蚀所述半导体外延层一侧的第二类型半导体层、量子阱层以及预设厚度的第一类型半导体层;
通入第二类型气体,刻蚀修复刻蚀后的所述第一类型半导体层,形成修复层;
在所述修复层上形成第一电极;以及
在所述第二类型半导体层上形成第二电极;
其中,所述第一电极的形成步骤包括:
在所述修复层上形成第一欧姆接触层;
在所述第一欧姆接触层上形成第一加厚金属层,且所述第一加厚金属层暴露部分所述第一欧姆接触层;
在所述第一欧姆接触层上形成第一电极层,且所述第一加厚金属层环绕所述第一电极层。
2.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,且所述第一欧姆接触层包括依次设置的铬层、铝层、钛层、镍层和金层。
3.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,在所述衬底上形成半导体外延层的步骤还包括:在所述第二类型半导体层上形成帽层。
4.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,所述第一类型半导体层刻蚀的预设厚度为200-1000nm。
5.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,所述第二类型气体为CHF3、CF4、SF6中的一种或多种混合气体。
6.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,所述刻蚀修复时间为100-3000s。
7.一种通过权利要求1-6任意一项制备方法获得的半导体结构,其特征在于,至少包括:
衬底;
第一类型半导体层,形成于所述衬底上;
量子阱层,形成于所述第一类型半导体层上;
第二类型半导体层,形成于所述量子阱层上;
第一电极,与所述第一类型半导体层连接;
第二电极,与所述第二类型半导体层连接;以及
修复层,形成于所述第一类型半导体层上,且位于第一类型半导体层和所述第一电极之间。
8.一种电子装置,其特征在于,至少包括权利要求7所述的一种半导体结构。
CN202210097167.9A 2022-01-27 2022-01-27 一种半导体结构及制备方法与应用 Active CN114497308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210097167.9A CN114497308B (zh) 2022-01-27 2022-01-27 一种半导体结构及制备方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210097167.9A CN114497308B (zh) 2022-01-27 2022-01-27 一种半导体结构及制备方法与应用

Publications (2)

Publication Number Publication Date
CN114497308A CN114497308A (zh) 2022-05-13
CN114497308B true CN114497308B (zh) 2023-11-28

Family

ID=81476105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210097167.9A Active CN114497308B (zh) 2022-01-27 2022-01-27 一种半导体结构及制备方法与应用

Country Status (1)

Country Link
CN (1) CN114497308B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478006A (zh) * 2009-01-19 2009-07-08 西安电子科技大学 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
WO2010011074A2 (ko) * 2008-07-21 2010-01-28 엘지이노텍주식회사 발광 다이오드 및 그 제조방법. 그리고 발광 소자 및 그 발광 소자 제조방법
CN103413761A (zh) * 2013-08-20 2013-11-27 上海北车永电电子科技有限公司 绝缘栅双极型晶体管及其制造方法
CN104465913A (zh) * 2014-11-26 2015-03-25 西安电子科技大学 具有双InGaN子量子阱的共振隧穿二极管及其制作方法
CN106410007A (zh) * 2016-09-22 2017-02-15 佛山市国星半导体技术有限公司 一种双层电极led芯片及其制作方法
CN108538976A (zh) * 2018-03-21 2018-09-14 马鞍山杰生半导体有限公司 深紫外发光二极管及其制备方法
CN109920888A (zh) * 2019-03-11 2019-06-21 北京大学 一种发光二极管芯片及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010011074A2 (ko) * 2008-07-21 2010-01-28 엘지이노텍주식회사 발광 다이오드 및 그 제조방법. 그리고 발광 소자 및 그 발광 소자 제조방법
CN101981715A (zh) * 2008-07-21 2011-02-23 Lg伊诺特有限公司 发光二极管及其制造方法和发光器件及其制造方法
CN101478006A (zh) * 2009-01-19 2009-07-08 西安电子科技大学 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN103413761A (zh) * 2013-08-20 2013-11-27 上海北车永电电子科技有限公司 绝缘栅双极型晶体管及其制造方法
CN104465913A (zh) * 2014-11-26 2015-03-25 西安电子科技大学 具有双InGaN子量子阱的共振隧穿二极管及其制作方法
CN106410007A (zh) * 2016-09-22 2017-02-15 佛山市国星半导体技术有限公司 一种双层电极led芯片及其制作方法
CN108538976A (zh) * 2018-03-21 2018-09-14 马鞍山杰生半导体有限公司 深紫外发光二极管及其制备方法
CN109920888A (zh) * 2019-03-11 2019-06-21 北京大学 一种发光二极管芯片及其制造方法

Also Published As

Publication number Publication date
CN114497308A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
US20090045393A1 (en) Nitride semiconductor device and method for manufacturing the same
EP1677365A2 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
CN108389955B (zh) 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法
KR20110013325A (ko) 나노 패턴화 기판 및 에피택시 구조체
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
KR101782081B1 (ko) 발광 소자
EP1363334A1 (en) Gallium nitride-based compound semiconductor device with a ZnO electrode
US20130214246A1 (en) Light emitting diode and fabrication method thereof
CN109449271B (zh) 一种具有焊料电极的led芯片及其制作方法
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
JP2005197560A (ja) 窒化ガリウム系発光ダイオードの製造方法
US8003418B2 (en) Method for producing group III nitride-based compound semiconductor device
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101203137B1 (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
CN103426981B (zh) 一种GaN半导体LED芯片制作方法
CN114497308B (zh) 一种半导体结构及制备方法与应用
KR20050096010A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20120081042A (ko) GaN계 화합물 반도체 발광 소자
CN112750925B (zh) 深紫外led器件结构及其制备方法
KR100704872B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR20110050212A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR102043601B1 (ko) 발광 소자의 제조 방법
CN106784174B (zh) 一种led芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant