CN114497143A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114497143A
CN114497143A CN202111299630.XA CN202111299630A CN114497143A CN 114497143 A CN114497143 A CN 114497143A CN 202111299630 A CN202111299630 A CN 202111299630A CN 114497143 A CN114497143 A CN 114497143A
Authority
CN
China
Prior art keywords
layer
data
disposed
conductive layer
capping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111299630.XA
Other languages
English (en)
Inventor
郑锺铉
金载运
成炫阿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114497143A publication Critical patent/CN114497143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及一种显示装置。显示装置包括：数据导电层，设置在衬底上；钝化层，设置在数据导电层上；通孔层，设置在钝化层上；以及像素电极，设置在通孔层上。数据导电层包括：数据基础层；数据主金属层，设置在数据基础层上；第一数据封盖层，设置在数据主金属层上；第二数据封盖层，设置在第一数据封盖层上；以及第三数据封盖层，设置在第二数据封盖层上。钝化层和通孔层包括暴露数据导电层的在焊盘区域中的一部分的焊盘开口。对于相同的蚀刻剂，第三数据封盖层具有比第一数据封盖层和第二数据封盖层高的蚀刻速率。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置变得越来越重要。因此，已经使用了各种显示装置，诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等。
同时，显示装置包括能够显示图像的显示面板，诸如OLED显示面板或LCD面板。显示面板包括诸如发光二极管(LED)的发光元件，并且LED可以被分类成使用有机材料作为荧光物质的OLED和使用无机材料作为荧光物质的无机LED。
发明内容
本公开的实施方式提供一种包括新型焊盘电极结构的显示装置。
然而，本公开的实施方式不限于本文中阐述的那些。通过参考以下给出的本公开的详细描述，本公开的以上和其它实施方式对本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示装置可以包括：衬底，包括显示区域和焊盘区域；数据导电层，设置在衬底上；钝化层，设置在数据导电层上；通孔层，设置在钝化层上；以及像素电极，设置在通孔层上。数据导电层可以包括：数据基础层；数据主金属层，设置在数据基础层上；第一数据封盖层，设置在数据主金属层上；第二数据封盖层，设置在第一数据封盖层上；以及第三数据封盖层，设置在第二数据封盖层上。钝化层和通孔层可以包括焊盘开口，焊盘开口暴露数据导电层的在焊盘区域中的一部分。对于相同的蚀刻剂，第三数据封盖层可以具有比第一数据封盖层和第二数据封盖层高的蚀刻速率，并且第三数据封盖层可以包括不与焊盘开口重叠的焊盘导电层。
在实施方式中，对于相同的蚀刻剂，第三数据封盖层可以具有为第一数据封盖层和第二数据封盖层的两倍的蚀刻速率。
在实施方式中，第三数据封盖层可以包括铜(Cu)或氧化锌铟(ZIO)。
在实施方式中，数据主金属层和第三数据封盖层可以包括铜。
在实施方式中，第三数据封盖层可以具有在约
Figure BDA0003337797070000021
至约
Figure BDA0003337797070000022
的范围内的厚度。
在实施方式中，数据基础层和第一数据封盖层可以包括相同的材料，并且包括钛(Ti)、钽(Ta)、钙(Ca)、铬(Cr)、镁(Mg)和镍(Ni)中的至少一种。
在实施方式中，数据基础层和第一数据封盖层可以包括钛。
在实施方式中，第二数据封盖层可以包括氧化铟锡(ITO)。
在实施方式中，数据导电层的数据基础层、数据主金属层、第一数据封盖层、第二数据封盖层和第三数据封盖层中的每个的侧表面可以彼此对准。
在实施方式中，钝化层的侧表面可以与焊盘导电层的相应的侧表面对准。
在实施方式中，钝化层可以与焊盘导电层重叠，并且钝化层的侧表面向外突出超过焊盘导电层的侧表面。
根据本公开的实施方式，显示装置可以包括：衬底，包括显示区域和焊盘区域；数据导电层，设置在衬底上；钝化层，设置在数据导电层上；通孔层，设置在钝化层上；以及像素电极，设置在通孔层上。数据导电层可以包括：数据基础层；数据主金属层，设置在数据基础层上；第一数据封盖层，设置在数据主金属层上；第二数据封盖层，设置在第一数据封盖层上；以及第三数据封盖层，设置在第二数据封盖层上。钝化层和通孔层可以包括：第一接触孔，在厚度方向上穿透钝化层和通孔层，以暴露数据导电层的在显示区域中的一部分；以及焊盘开口，暴露数据导电层的在焊盘区域中的一部分。数据导电层可以被划分成与钝化层重叠的第一区域、与第一接触孔重叠的第二区域以及与焊盘开口重叠的第三区域，第三数据封盖层可以设置在数据导电层的整个第一区域和整个第二区域中，以及第三数据封盖层可以在数据导电层的第三区域中包括不与焊盘开口重叠的焊盘导电层。
在实施方式中，第三数据封盖层可以在数据导电层的第二区域中接触像素电极。
在实施方式中，显示装置还可以包括：下部金属层，在数据导电层的第一区域下方设置在衬底上；以及至少一个绝缘层，设置在数据导电层和下部金属层之间。
在实施方式中，至少一个绝缘层可以包括在厚度方向上穿透至少一个绝缘层以暴露下部金属层的接触孔，以及下部金属层可以通过接触孔电连接到数据导电层。
在实施方式中，第三数据封盖层的在数据导电层的第一区域和第二区域中的部分以及焊盘导电层的在数据导电层的第三区域中的部分可以包括相同的材料。
在实施方式中，对于相同的蚀刻剂，第三数据封盖层可以具有比第一数据封盖层和第二数据封盖层高的蚀刻速率。
在实施方式中，第三数据封盖层可以包括铜(Cu)或氧化锌铟(ZIO)。
在实施方式中，数据主金属层和第三数据封盖层可以包括铜。
在实施方式中，第三数据封盖层可以具有在约
Figure BDA0003337797070000031
至约
Figure BDA0003337797070000032
的范围内的厚度。
根据本公开的前述和其它实施方式，由于通过防止在数据导电层中形成尖端来改善数据导电层的轮廓，所以可以防止钝化层中的裂纹。
此外，由于在形成布线焊盘的主导电层上形成多个封盖层，以防止主导电层直接暴露于蚀刻剂，因此可以防止对主导电层的损坏，并且可以改善主导电层的可靠性。
根据以下详细描述、附图和权利要求书，其它特征和实施方式将是显而易见的。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它实施方式和特征将变得更加显而易见，在附图中：
图1是根据本公开的实施方式的显示装置的示意性平面图；
图2是图1的显示装置的示意性剖视图；
图3是图1的显示装置的第一显示衬底的电路层的示意性布局图；
图4是图1的显示装置的像素的示意性等效电路图；
图5是图1的显示装置的第一显示衬底的示意性剖视图；
图6是图5的部分A的示意性放大图；
图7至图19是示出如何制造图5的显示装置的示意性剖视图；
图20是根据本公开的另一实施方式的显示装置的第一显示衬底的示意性剖视图；
图21是对应于图5的部分A的部分的示意性放大图；
图22是对应于图5的部分A的部分的示意性放大图；
图23是对应于图5的部分A的部分的示意性放大图；
图24示出了根据本公开的实施方式的针对不同蚀刻持续时间的数据导电层图案的不同蚀刻程度的图像；
图25示出了根据本公开的实施方式的数据导电层图案的图像；以及
图26示出了根据本公开的实施方式的在像素电极的蚀刻期间的布线焊盘的图像。
具体实施方式
现在将在下文中参考示出了本公开的实施方式的附图更全面地描述本公开。然而，本公开可以以不同的形式来实现，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员传达本公开的范围。
还将理解的是，当层被称为在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在居间的层。在整个说明书中，相同的附图标记指示相同的部件。
将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各种实施方式的特征中的每个可以部分地或整体地彼此组合，并且技术上各种互锁和驱动是可能的。每个实施方式可以彼此独立地实施，或者可以相关联地一起实施。
出于其含义和解释的目的，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B或A和B”。
除非在本文中另外限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的术语，应被解释为具有与其在相关技术和本公开的上下文中的含义一致的含义，并且不应以理想的或过于形式的含义进行解释，除非在本文中明确地如此限定。
下文中将参考附图描述本公开的实施方式。
图1是根据实施方式的显示装置的示意性平面图。
参考图1，显示装置1可以是可应用于智能电话、移动电话、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、电视(TV)、游戏机、手表型电子装置、头戴式显示器(HMD)、PC监视器、膝上型计算机、汽车导航装置、汽车仪表板、数码相机、摄录像机、外部广告牌、电子显示板、医疗装置、检查装置或各种家用电器(诸如，冰箱或洗衣机)。在下文中，显示装置1将被描述为例如具有高分辨率或超高分辨率(诸如，高清晰度(HD)、超高清晰度(UHD)、4K或8K)的TV。
显示装置1可以根据其显示图像的方式以各种方式分类。显示装置1可以是，例如，有机发光二极管(OLED)显示装置、无机发光二极管(LED)显示装置、量子点发射(QED)显示装置、微米LED显示装置、纳米LED显示装置、等离子体显示面板(PDP)装置、场发射显示(FED)装置、阴极射线管(CRT)显示装置、液晶显示(LCD)装置或电泳显示(EPD)装置。在下文中，显示装置1将被描述为例如OLED显示装置，并且在下文中，OLED显示装置将被简称为显示装置，除非另有说明。然而，本公开不限于此，并且在不背离本公开的范围的情况下，各种其它显示装置也可以用作显示装置1。
在平面图中，显示装置1可以具有四边形形状，例如矩形形状。在显示装置1是TV的情况下，显示装置1的长边可以在水平方向上布置，但是本公开不限于此。作为另一示例，显示装置1的长边可以在竖直方向上布置，或者显示装置1可以可旋转地安装，使得其长边可以水平地或竖直地布置。
显示装置1可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是在其中显示图像的有效区域。显示区域DPA在平面图中可以具有与显示装置1类似的形状，例如矩形形状，但是本公开不限于此。
显示区域DPA可以包括像素PX。像素PX可以在行方向和列方向上布置。像素PX在平面图中可以具有矩形形状或正方形形状，但是本公开不限于此。作为另一示例，像素PX可以具有菱形形状，其具有相对于显示装置1的侧边的方向倾斜的侧边。像素PX可以包括各种颜色的像素PX。在示例中，像素PX可以包括第一颜色像素PX(例如，红色像素)、第二颜色像素PX(例如，绿色像素)和第三颜色像素PX(例如，蓝色像素)。第一颜色像素PX、第二颜色像素PX和第三颜色像素PX可以以条纹或
Figure BDA0003337797070000061
形式交替布置。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕显示区域DPA的至少一部分或整个显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧边相邻。非显示区域NDA可以形成显示装置1的边框。
在非显示区域NDA中，可以设置用于驱动显示区域DPA的驱动电路或元件。在示例中，在分别与显示装置1的第一长边和第二长边(例如，图1的底侧和顶侧)相邻的第一非显示区域和第二非显示区域中，可以在显示装置1的显示衬底上设置焊盘部分，并且外部装置EXD可以安装在焊盘部分的焊盘电极上。外部装置EXD的示例可以包括连接膜、印刷电路板(PCB)、驱动器集成电路DIC、连接器和布线连接膜。在示例中，在与显示装置1的第一短边(例如，图1的左侧)相邻的第三非显示区域NDA中，可以设置扫描驱动器SDR。扫描驱动器SDR可以直接形成在显示装置1的显示衬底上。
图2是图1的显示装置的示意性剖视图。
图2示出了显示装置1是顶部发射型显示装置，其在远离在其上形成发光层EML的第一衬底110的方向(例如，朝向第二衬底210的方向)上发射光L，但是本公开不限于此。作为另一示例，显示装置1可以是在朝向第一衬底110的方向上发射光L的底部发射型显示装置，或者是在朝向第一衬底110的方向和朝向第二衬底210的方向二者上发射光L的双侧发射型显示装置。
参考图2，显示装置1可以包括第一显示衬底100、面对第一显示衬底100的第二显示衬底200、以及结合第一显示衬底100和第二显示衬底200的填充层300。
第一显示衬底100可以包括第一衬底110。第一衬底110可以是绝缘衬底。第一衬底110可以包括透明材料。在示例中，第一衬底110可以包括透明绝缘材料，诸如玻璃或石英。第一衬底110可以是刚性衬底。然而，本公开不限于此。在示例中，第一衬底110可以包括诸如聚酰亚胺的塑料，或者可以是柔性的(或可弯曲的、可折叠的或可卷曲的)。
像素电极PXE可以设置在第一衬底110上。像素电极PXE可以设置在它们各自的像素PX中。相邻的像素PX的像素电极PXE可以彼此分离。驱动像素PX的电路层CCL可以设置在第一衬底110上。电路层CCL可以设置在第一衬底110和像素电极PXE之间。电路层CCL将在下面进行描述。
像素电极PXE可以是LED的第一电极，例如阳极电极。像素电极PXE可以具有高功函数材料的层(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3))与反射材料的层(诸如，银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物)被堆叠的结构。高功函数层可以设置在反射层上方以靠近发光层EML。像素电极PXE可以具有ITO/Mg、ITO/MgF、ITO/Ag或ITO/Ag/ITO的多层结构，但本公开不限于此。
像素限定层PDL可以沿着像素PX中的每个的边界设置在第一衬底110的表面上。像素限定层PDL可以设置在像素电极PXE上，并且可以包括暴露像素电极PXE的开口。发射区域EMA和非发射区域NEM可以由像素限定层PDL和像素限定层PDL的开口限定。像素限定层PDL可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。像素限定层PDL可以包括无机材料。
发光层EML可以设置在像素电极PXE的由像素限定层PDL暴露的部分上。在显示装置1是OLED显示装置的情况下，发光层EML可以包括包含有机材料的有机层。有机层可以包括有机发光层，并且还可以包括空穴注入层、空穴传输层、电子传输层和/或电子注入层作为辅助层以帮助发光。作为另一示例，在显示装置1是微米LED或纳米LED显示装置的情况下，显示装置1的发光层EML可以包括无机材料，诸如无机半导体。
在一些实施方式中，发光层EML可以具有包括在厚度方向上堆叠的有机发光层和设置在有机发光层之间的电荷生成层的串联结构。有机发光层可以发射相同波长或不同波长的光。发光层EML中的每个的多个层中的至少一些可以在相邻的像素PX之间彼此分离。
在示例中，对于每个像素PX，由发光层EML发射的光的波长可以是相同的。在示例中，发光层EML可以发射蓝光或紫外(UV)光，并且将在下面描述的颜色控制结构可以包括波长转换层WCL。在该示例中，不同的颜色像素PX可以显示不同的颜色。
在示例中，由发光层EML发射的光的波长可以从一个像素PX到另一个像素PX不同。例如，第一颜色像素PX的发光层EML可以发射第一颜色的光，第二颜色像素PX的发光层EML可以发射第二颜色的光，并且第三颜色像素PX的发光层EML可以发射第三颜色的光。
公共电极CME可以设置在发光层EML上。公共电极CME不仅可以接触发光层EML，而且可以接触像素限定层PDL的顶表面。
公共电极CME可以连接遍及多个像素PX。公共电极CME可以是与像素PX之间的差别无关地设置在第一衬底110的整个表面上的全电极。公共电极CME可以是LED的第二电极，例如阴极电极。
公共电极CME可以包括低功函数材料的层(或低功函数层)，包括诸如Li、Ca、氟化锂(LiF)、铝(Al)、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、氟化钡(BaF)、钡(Ba)或其化合物或混合物(例如，Ag和Mg的混合物)的材料或者诸如LiF/Ca或LiF/Al的具有多层结构的材料。公共电极CME还可以包括设置在低功函数层上的透明金属氧化物层。
像素电极PXE、发光层EML和公共电极CME可以形成发光元件(例如，OLED)。由发光层EML发射的光可以穿过公共电极CME在向上的方向上发射。
薄膜封装结构170可以设置在公共电极CME上。薄膜封装结构170可以包括一个或多个薄膜封装层。在示例中，薄膜封装层可以包括第一无机层171、有机层172和第二无机层173。第一无机层171和第二无机层173可以包括硅氮化物(SiNx)、硅氧化物(SiOx)或硅氮氧化物(SiOxNy)。有机层172可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂或BCB。
第二显示衬底200可以设置在薄膜封装结构170上方以面对薄膜封装结构170。第二显示衬底200的第二衬底210可以包括透明材料。第二衬底210可以包括透明绝缘材料，诸如玻璃或石英。第二衬底210可以是刚性衬底。然而，本公开不限于此。作为另一示例，第二衬底210可以包括诸如聚酰亚胺的塑料，或者可以是柔性的(或可弯曲的、可折叠的、或可卷曲的)。
第二衬底210和第一衬底110可以是相同的，或者第二衬底210可以在材料、厚度和透射率方面不同于第一衬底110。在示例中，第二衬底210可以具有比第一衬底110高的透射率。第二衬底210可以比第一衬底110厚或薄。
光阻挡构件BML可以沿着像素PX中的每个的边界设置在第二衬底210的面对第一衬底110的表面上。光阻挡构件BML可以与第一显示衬底100的像素限定层PDL重叠，并且可以设置在非发射区域NEM中。光阻挡构件BML可以包括开口，其暴露第二衬底210的表面的与发射区域EMA重叠的部分。光阻挡构件BML在平面图中可以形成为网格形状。
光阻挡构件BML可以包括有机材料。光阻挡构件BML可以吸收外部光，并且由此可以减小可能由外部光的反射引起的颜色失真。光阻挡构件BML可以防止由像素PX的发光层EML发射的光穿透到相邻的像素PX中。
在示例中，光阻挡构件BML可以吸收所有可见波长的光。光阻挡构件BML可以包括光吸收材料。在示例中，光阻挡构件BML可以由可用作显示装置1的黑色矩阵的材料形成。
在示例中，光阻挡构件BML可以吸收特定可见波长的光并且可以使另一特定可见波长的光透射穿过它。光阻挡构件BML和滤色器层CFL可以包括相同的材料。具体地，光阻挡构件BML和蓝色滤色器层(参见图2的第三滤色器层CFL3)可以包括相同的材料。在一些实施方式中，光阻挡构件BML可以与第三滤色器层CFL3成一体。在一些实施方式中，可以不设置光阻挡构件BML。
滤色器层CFL可以设置在第二衬底210的设置有光阻挡构件BML的表面上。滤色器层CFL可以设置在第二衬底210的表面的由光阻挡构件BML的开口暴露的部分上。滤色器层CFL甚至可以设置在光阻挡构件BML上。
滤色器层CFL可以包括设置在第一颜色像素PX中的第一滤色器层CFL1、设置在第二颜色像素PX中的第二滤色器层CFL2、以及设置在第三颜色像素PX中的第三滤色器层CFL3。滤色器层CFL可以包括着色剂，诸如能够吸收除了特定的指定波长(或预定波长)之外的所有波长的光的颜料或染料。第一滤色器层CFL1可以是红色(R)滤色器层，第二滤色器层CFL2可以是绿色(G)滤色器层，并且第三滤色器层CFL3可以是蓝色(B)滤色器层。滤色器层CFL被示出为设置在光阻挡构件BML上以彼此间隔开，但是在实施方式中，它们可以在光阻挡构件BML上至少部分地彼此重叠。
第一封盖层220可以设置在滤色器层CFL上。第一封盖层220可以防止滤色器层CFL被来自外部的杂质(诸如，水分或空气)损坏或污染。第一封盖层220可以防止滤色器层CFL的着色剂扩散到其它元件中。
第一封盖层220可以直接接触滤色器层CFL的表面(例如，图2的底表面)。第一封盖层220可以由无机材料形成。在示例中，第一封盖层220可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡或氧氮化硅。
分隔壁PTL可以设置在第一封盖层220上。分隔壁PTL可以设置在非发射区域NEM中。分隔壁PTL可以与光阻挡构件BML重叠。分隔壁PTL可以包括暴露与滤色器层CFL重叠的区域的开口。分隔壁PTL可以包括光敏有机材料，但是本公开不限于此。分隔壁PTL还可以包括光阻挡材料。
波长转换层WCL和光透射层TPL可以设置在由分隔壁PTL的开口暴露的空间中。波长转换层WCL和光透射层TPL可以使用分隔壁PTL作为堤部通过喷墨印刷工艺形成，但本公开不限于此。
在像素PX的发光层EML发射第三颜色的光的情况下，波长转换层WCL可以包括分别设置在第一颜色像素PX和第二颜色像素PX中的第一波长转换图案WCL1和第二波长转换图案WCL2。光透射层TPL可以设置在第三颜色像素PX中。
第一波长转换图案WCL1可以包括第一基础树脂BRS1和设置在第一基础树脂BRS1中的第一波长转换材料WCP1。第二波长转换图案WCL2可以包括第二基础树脂BRS2和设置在第二基础树脂BRS2中的第二波长转换材料WCP2。光透射层TPL可以包括第三基础树脂BRS3和设置在第三基础树脂BRS3中的散射体材料(或散射体)SCP。
第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括透明有机材料。在示例中，第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多(cardo)树脂或酰亚胺树脂。第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括相同的材料，但本公开不限于此。
散射体SCP可以是金属氧化物或有机材料的颗粒。金属氧化物可以是氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)，并且有机材料可以是丙烯酸树脂或聚氨酯树脂。
第一波长转换材料WCP1可以是将第三颜色转换成第一颜色的材料，并且第二波长转换材料WCP2可以是将第三颜色转换成第二颜色的材料。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子棒、磷光体等。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族纳米晶体或其组合。第一波长转换图案WCL1和第二波长转换图案WCL2还可以包括散射体SCP。
设置在第三颜色像素PX中的光透射层TPL使从第三颜色像素PX的发光层EML入射的第三颜色的光穿过它，同时保持入射光的波长。光透射层TPL的散射体SCP可以控制穿过光透射层TPL输出的光的路径。光透射层TPL可以不包括波长转换材料。
第二封盖层230可以设置在波长转换层WCL、光透射层TPL和分隔壁PTL上。第二封盖层230可以由无机材料形成。第二封盖层230可以包括选自前述第一封盖层220的材料中的材料。第二封盖层230和第一封盖层220可以由相同的材料形成，但是本公开不限于此。
填充层300可以设置在第一显示衬底100和第二显示衬底200之间。填充层300可以填充第一显示衬底100和第二显示衬底200之间的空间，并且可以将第一显示衬底100和第二显示衬底200结合和联接。填充层300可以设置在薄膜封装结构170和第二显示衬底200的第二封盖层230之间。填充层300可以由基于硅(Si)的有机材料或基于环氧的有机材料形成，但本公开不限于此。
下文中将描述显示装置1的电路层CCL。
图3是根据实施方式的显示装置的第一显示衬底的电路层的示意性布局图。
参考图3，在第一衬底110上可以设置有线。所述线可以包括扫描线SCL、感测信号线SSL、数据线DTL、参考电压线RVL和第一电源线ELVDL。
扫描线SCL和感测信号线SSL可以在第一方向DR1上延伸。扫描线SCL和感测信号线SSL可以电连接到扫描驱动器SDR。扫描驱动器SDR可以包括形成为电路层CCL的驱动电路。扫描驱动器SDR可以在第一衬底110上设置在第三非显示区域NDA中，但是本公开不限于此。作为另一示例，扫描驱动器SDR可以设置在第四非显示区域NDA中，或者设置在第三非显示区域NDA和第四非显示区域NDA二者中。扫描驱动器SDR可以电连接到信号连接线CWL，并且信号连接线CWL的至少一端可以在第一非显示区域NDA和/或第二非显示区域NDA中形成焊盘WPD_CW，并且可以电连接到图1的外部装置EXD。
数据线DTL和参考电压线RVL可以在与第一方向DR1相交的第二方向DR2上延伸。第一电源线ELVDL可以包括在第二方向DR2上延伸的部分。第一电源线ELVDL还可以包括在第一方向DR1上延伸的部分。第一电源线ELVDL可以具有网格结构，但是本公开不限于此。
布线焊盘WPD可以设置在数据线DTL、参考电压线RVL和第一电源线ELVDL中的每个的至少一端处。布线焊盘WPD可以设置在非显示区域NDA的焊盘区域PDA中。数据线DTL的布线焊盘WPD_DT(下文中，称为数据焊盘WPD_DT)可以设置在第一非显示区域NDA的焊盘区域PDA中，并且参考电压线RVL的布线焊盘WPD_RV(下文中，称为参考电压焊盘WPD_RV)和第一电源线ELVDL的布线焊盘WPD_ELVD(下文中，称为第一电源焊盘WPD_ELVD)可以设置在第二非显示区域NDA的焊盘区域PDA中。作为另一示例，数据焊盘WPD_DT、参考电压焊盘WPD_RV和第一电源焊盘WPD_ELVD可以全部设置在相同的区域中，例如第一非显示区域NDA。图1的外部装置EXD可以安装在布线焊盘WPD上。外部装置EXD可以通过各向异性导电膜或超声键合安装在布线焊盘WPD上。
第一衬底110上的像素PX可以包括像素驱动电路。所述线可以经过像素PX以将驱动信号施加到像素驱动电路。像素驱动电路中的每个可以包括晶体管和电容器。像素驱动电路中的每个中的晶体管和电容器的数量可以变化。在下文中，像素驱动电路将被描述为具有包括三个晶体管和一个电容器的“3T1C”结构，但是本公开不限于此。作为另一示例，各种修改的像素结构(诸如，“2T1C”、“7T1C”或“6T1C”结构)可以被应用到像素驱动电路。
图4是根据实施方式的显示装置的像素的等效电路的示意图。
参考图4，显示装置1的像素PX可以包括发光元件EMD，并且还可以包括三个晶体管(例如，驱动晶体管DTR、第一开关晶体管STR1和第二开关晶体管STR2)以及存储电容器CST。
发光元件EMD可以根据经由驱动晶体管DTR施加到其的电流发光。发光元件EMD可以实现为OLED、微米LED或纳米LED。
发光元件EMD的第一电极(例如，阳极电极)可以电连接到驱动晶体管DTR的源电极，并且发光元件EMD的第二电极(例如，阴极电极)可以电连接到第二电源线ELVSL，其中，向第二电源线ELVSL施加比来自第一电源线ELVDL的高电势电压(或第一电源电压)低的低电势电压(或第二电源电压)。
驱动晶体管DTR可以根据其栅电极和源电极之间的电压差来控制从向其施加第一电源电压的第一电源线ELVDL流到发光元件EMD的电流。驱动晶体管DTR的栅电极可以电连接到第一开关晶体管STR1的第一源/漏电极，驱动晶体管DTR的源电极可以电连接到发光元件EMD的第一电极，并且驱动晶体管DTR的漏电极可以电连接到向其施加第一电源电压的第一电源线ELVDL。
第一开关晶体管STR1可以通过来自扫描线SCL的扫描信号而导通，并且将数据线DTL电连接到驱动晶体管DTR的栅电极。第一开关晶体管STR1的栅电极可以电连接到扫描线SCL，第一开关晶体管STR1的第一源/漏电极可以电连接到驱动晶体管DTR的栅电极，并且第一开关晶体管STR1的第二源/漏电极可以电连接到数据线DTL。
第二开关晶体管STR2可以通过来自感测信号线SSL的感测信号而导通，并且将参考电压线RVL电连接到驱动晶体管DTR的源电极。第二开关晶体管STR2的栅电极可以电连接到感测信号线SSL，第二开关晶体管STR2的第一源/漏电极可以电连接到参考电压线RVL，并且第二开关晶体管STR2的第二源/漏电极可以电连接到驱动晶体管DTR的源电极。
第一开关晶体管STR1和第二开关晶体管STR2的第一源/漏电极可以是源电极，并且第一开关晶体管STR1和第二开关晶体管STR2的第二源/漏电极可以是漏电极。然而，本公开不限于此。作为另一示例，第一开关晶体管STR1和第二开关晶体管STR2的第一源/漏电极可以是漏电极，并且第一开关晶体管STR1和第二开关晶体管STR2的第二源/漏电极可以是源电极。
存储电容器CST可以形成在驱动晶体管DTR的栅电极和源电极之间。存储电容器CST可以存储与驱动晶体管DTR的栅极电压和源极电压之间的差相对应的差分电压。
驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2可以形成为薄膜晶体管(TFT)。图3示出了驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2是N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。作为另一示例，驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2可以是P型MOSFET。作为另一示例，驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2中的一些可以是N型MOSFET，而另一(些)晶体管可以是P型MOSFET。
图5是根据实施方式的显示装置的第一显示衬底的示意性剖视图。图6是图5的部分A的示意性放大图。
图5示出了显示区域DPA的一部分和非显示区域NDA的一部分。图5示出了像素PX的晶体管区域TRR和电容器区域CPR作为显示区域DPA的一部分，并且示出了焊盘区域PDA作为非显示区域NDA的一部分。图5的晶体管区域TRR可以是在其中设置像素PX的三个晶体管中的一个(具体地，驱动晶体管DTR)的区域。为了方便，图5主要示出第一显示衬底100的电路层CCL，直到像素限定层PDL。图6示出了设置在图5的焊盘区域PDA中的布线焊盘WPD。
参考图5，电路层CCL可以包括设置在第一衬底110上的半导体层150、导电层和绝缘层。半导体层150可以包括氧化物半导体。导电层可以包括下部金属层120、栅极导电层GCL、数据导电层DCL和像素电极PXE。绝缘层可以包括缓冲层161、栅极绝缘层162、层间绝缘层163、钝化层164和通孔层165。
具体地，下部金属层120可以设置在第一衬底110上。下部金属层120可以是能够保护半导体层150免受来自电路层CCL下方或内部的光的遮光层。下部金属层120可以具有图案化的形状。下部金属层120可以设置在晶体管区域TRR中。下部金属层120可以与设置在下部金属层120上方的半导体层150重叠，并且可以从半导体层150下方覆盖半导体层150或与之重叠。下部金属层120可以从半导体层150下方覆盖半导体层150的至少一个沟道区域或与之重叠，或覆盖整个半导体层150或与之重叠。下部金属层120可以通过第一接触孔CNT1电连接到驱动晶体管DTR的源电极SEL，并且可以抑制驱动晶体管DTR的电压的变化。下部金属层120可以由能够减少光的反射的低反射材料形成。在示例中，下部金属层120可以形成为钛(Ti)/铜(Cu)的双层，其中堆叠有Ti层和Cu层，但本公开不限于此。在示例中，下部金属层120可以形成为Ti/Cu/Ti的三层、或Cu的单层。
缓冲层161可以设置在下部金属层120上。缓冲层161可以覆盖在其上形成有下部金属层120的第一衬底110的整个表面或与之重叠。缓冲层161可以包括氮化硅、氧化硅或氮氧化硅。在示例中，缓冲层161可以包括SiNx/SiOx的双层。
半导体层150可以设置在缓冲层161上。半导体层150可以设置在晶体管区域TRR中，并且可以包括驱动晶体管DTR的沟道区域。半导体层150可以包括氧化物半导体，并且氧化物半导体可以包括例如包含铟(In)、锌(Zn)、镓(Ga)、Ti、Al、铪(Hf)、锆(Zr)或Mg的二元化合物(ABx)、三元化合物(ABxCy)或四元化合物(ABxCyDz)。在实施方式中，半导体层150可以包括铟镓锌氧化物(IGZO)。
栅极绝缘层162可以设置在缓冲层161上。栅极绝缘层162和栅极导电层GCL可以形成为具有相同的图案，这将在下面描述。设置在晶体管区域TRR中的栅极绝缘层162可以设置在半导体层150上，并且设置在电容器区域CPR中的栅极绝缘层162可以设置在缓冲层161上。栅极绝缘层162的侧壁可以大致与栅极导电层GCL的侧壁(例如，栅电极GEL或第一电极CEL1的侧壁)对准，但本公开不限于此。栅极绝缘层162可以包括硅化合物或金属氧化物。例如，栅极绝缘层162可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。在示例中，栅极绝缘层162可以包括SiOx层，但本公开不限于此。在示例中，栅极绝缘层162可以包括SiOx/SiNx的双层。
栅极导电层GCL可以设置在栅极绝缘层162上。栅极导电层GCL可以包括晶体管区域TRR中的栅电极GEL和电容器区域CPR中的电容器的第一电极CEL1(或下电极)。栅极导电层GCL可以包括图3的扫描线SCL和感测信号线SSL。栅极导电层GCL可以不与焊盘区域PDA中的数据导电层DCL重叠，这将在下面描述。
栅极导电层GCL可以形成为单层或形成为多层。在实施方式中，栅极导电层GCL可以包括具有栅极主金属层130a和设置在栅极主金属层130a下方的栅极基础层130b的栅极金属层130。栅极主金属层130a和栅极基础层130b二者可以由导电材料形成。在厚度方向上彼此重叠的栅极导电层GCL的多个层之间可以不插置有绝缘层。栅极主金属层130a和栅极基础层130b可以通过单个掩模工艺一起蚀刻和图案化。
栅极基础层130b可以设置在栅极主金属层130a下方。栅极基础层130b可以改善形成诸如栅极主金属层130a的粘附性的层的特性，或者可以防止来自栅极绝缘层162的反应性材料渗透到栅极主金属层130a中。栅极基础层130b也可以防止栅极主金属层130a的材料(例如，Cu)扩散到相邻的较低层中。栅极基础层130b可以包括诸如Ti、钽(Ta)、Ca、Cr、Mg或Ni的材料，但本公开不限于此。
栅极主金属层130a可以主要传输信号并且可以由低电阻材料形成。栅极主金属层130a可以比栅极基础层130b厚，并且可以由具有比栅极基础层130b低的电阻的材料形成。栅极主金属层130a可以包括诸如Cu、钼(Mo)、Al或Ag的材料，但本公开不限于此。
尽管没有具体示出，但是栅极金属层130还可以包括设置在栅极主金属层130a上的栅极封盖层。栅极封盖层可以从栅极主金属层130a上方覆盖栅极主金属层130a(或与栅极主金属层130a重叠)，并从栅极主金属层130a上方保护栅极主金属层130a。栅极封盖层可以直接接触栅极主金属层130a，但本公开不限于此。栅极封盖层可以比栅极主金属层130a薄，并且可以由具有比栅极主金属层130a高的电阻的材料形成。栅极封盖层可以保护栅极主金属层130a免受在栅极导电层GCL上方的层或显示装置1的制造期间使用的蚀刻剂或其它化学物质的影响。栅极封盖层可以防止栅极主金属层130a(例如，Cu)的材料扩散到相邻的上层中。
层间绝缘层163可以设置在栅极导电层GCL上。层间绝缘层163可以设置在栅极导电层GCL、由栅极导电层GCL暴露的半导体层150的部分、以及缓冲层161的由栅极导电层GCL和半导体层150暴露的部分上。层间绝缘层163可以包括无机绝缘材料，例如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌。在示例中，层间绝缘层163可以包括SiON。
为了方便，图5示出了由无机材料形成的层间绝缘层163在显示区域DPA中具有平坦的顶表面，但是层间绝缘层163可以具有反映下方任何高度差的表面形状。层间绝缘层163的多个部分的厚度可以相对于其上没有高度差的同一个平坦的参考表面(例如，缓冲层161的顶表面)进行比较。
数据导电层DCL可以设置在层间绝缘层163上。数据导电层DCL可以包括晶体管区域TRR中的源电极SEL和漏电极DEL、电容器区域CPR中的电容器的第二电极CEL2(或上电极)、以及焊盘区域PDA中的布线焊盘WPD。
源电极SEL和漏电极DEL可以通过穿透层间绝缘层163的第二接触孔CNT2电连接到半导体层150。源电极SEL可以通过穿透层间绝缘层163和缓冲层161的第一接触孔CNT1电连接到下部金属层120。数据导电层DCL还可以包括图3的数据线DTL、参考电压线RVL和第一电源线ELVDL。
参考图5和图6，数据导电层DCL可以包括数据导电金属层141、设置在数据导电金属层141上的第一数据封盖层142、设置在第一数据封盖层142上的第二数据封盖层143、以及设置在第二数据封盖层143上的第三数据封盖层144。
数据导电金属层141可以形成为单层或多层。在示例中，数据导电金属层141可以包括数据主金属层141a和设置在数据主金属层141a下方的数据基础层141b。
数据基础层141b、数据主金属层141a、第一数据封盖层142、第二数据封盖层143和第三数据封盖层144可以全部由导电材料形成。在数据导电层DCL的多个层之间可以不插置有绝缘层。数据基础层141b、数据主金属层141a、第一数据封盖层142、第二数据封盖层143和第三数据封盖层144全部可以通过单个掩模工艺一起被蚀刻和图案化。形成数据导电层DCL的堆叠结构的工艺将在下面进行描述。
与栅极基础层130b类似，数据基础层141b可以改善形成层的特性，诸如数据主金属层141a的粘附性，或者可以防止来自层间绝缘层163的反应性材料渗透到数据主金属层141a中。数据基础层141b可以包括选自Ti、Ta、Ca、Cr、Mg和Ni中的至少一种，但本公开不限于此。在示例中，数据基础层141b可以由Ti形成。
数据主金属层141a可以主要传输信号且可以由低电阻材料形成。数据主金属层141a可以比数据基础层141b以及第一数据封盖层142、第二数据封盖层143和第三数据封盖层144厚。数据主金属层141a可以由具有比直接设置在数据主金属层141a上的第一数据封盖层142和直接设置在数据主金属层141a下方的数据基础层141b低的电阻的材料形成。数据主金属层141a可以包括选自Cu、Al、Ag和Mo中的至少一种，但本公开不限于此。在示例中，数据主金属层141a可以由Cu形成。
第一数据封盖层142可以从数据主金属层141a上方覆盖数据主金属层141a(或与数据主金属层141a重叠)，并从数据主金属层141a上方保护数据主金属层141a。第一数据封盖层142可以保护数据主金属层141a不受在形成数据导电层DCL之后的每个制造工艺期间(例如，在形成像素电极PXE期间)使用的蚀刻剂或其它化学物质的影响，即使第二数据封盖层143被这种蚀刻剂或化学物质暴露和蚀刻掉。第一数据封盖层142可以防止数据主金属层141a的材料(例如，Cu)扩散到相邻的上层中。第一数据封盖层142可以直接接触数据主金属层141a。
第一数据封盖层142可以包括Ti、氧化锌铟(ZIO)或IZO。在示例中，第一数据封盖层142可以形成为包括Ti层、ZIO层和IZO层中的至少一个的单层或多层。在实施方式中，第一数据封盖层142可以形成为例如Ti单层。
第二数据封盖层143可以设置在第一数据封盖层142上。第二数据封盖层143可以保护第一数据封盖层142不受在形成数据导电层DCL之后的每个制造工艺期间(例如，在形成第三接触孔CNT3和焊盘开口PDOP期间)可以执行的干法蚀刻的影响。第二数据封盖层143可以防止第一数据封盖层142被这种干法蚀刻过度蚀刻、并且因此可能减小第一数据封盖层142的厚度。
第二数据封盖层143可以包括不被干法蚀刻消耗的材料。第二数据封盖层143可以包括ITO或IZO。第二数据封盖层143可以形成为例如包括ITO层和IZO层中的至少一个的单层或多层，但是本公开不限于此。在示例中，第二数据封盖层143可以形成为单个ITO层。
第三数据封盖层144可以设置在第二数据封盖层143上。第三数据封盖层144可以包括对于相同的蚀刻剂具有比第一数据封盖层142和第二数据封盖层143高的蚀刻速率的材料。在示例中，第三数据封盖层144可以包括对于相同的蚀刻剂其蚀刻速率是第一数据封盖层142和第二数据封盖层143的两倍的材料。在第一数据封盖层142包括Ti且第二数据封盖层143包括ITO的情况下，第三数据封盖层144可以包括Cu或ZIO。
在第三数据封盖层144包括对于相同的蚀刻剂具有比第一数据封盖层142和第二数据封盖层143高的蚀刻速率的材料的情况下，第三数据封盖层144可以防止在数据导电层DCL的形成期间形成尖端，所述尖端是第一数据封盖层142和第二数据封盖层143的比数据主金属层141a进一步向外突出的突起。这将在下面详细描述。
设置在数据主金属层141a上的第一数据封盖层142和第二数据封盖层143的任何尖端都可能由于在将在下面描述的钝化层164的沉积期间的台阶覆盖缺陷而导致裂纹。例如，由于第三数据封盖层144包括对于相同的蚀刻剂具有比第一数据封盖层142和第二数据封盖层143高的蚀刻速率的材料，因而数据导电层DCL的多个层的材料可以具有彼此不同的蚀刻速率，并且这可以防止在数据导电层DCL的导电图案的形成期间在数据主金属层141a的顶表面上形成尖端。因此，可以改善电路层CCL的可靠性。
由于防止形成第一数据封盖层142和第二数据封盖层143的尖端，因而可以改善数据导电层DCL的图案轮廓，并且可以减小数据导电层DCL的锥化角度，从而可以改善待形成的层(例如，钝化层164)的台阶覆盖。
由于使用了包括对于相同的蚀刻剂其蚀刻速率是第一数据封盖层142和第二数据封盖层143的两倍的材料的第三数据封盖层144，因此蚀刻剂中的氟(F)的含量可以不需要增加以提高蚀刻速率。因此，可以减少可能由F扩散到层间绝缘层163而引起的损坏。
在示例中，数据导电层DCL可以包括含有Ti的数据基础层141b、含有Cu的数据主金属层141a、含有Ti的第一数据封盖层142、含有ITO的第二数据封盖层143和含有Cu的第三数据封盖层144。例如，数据导电层DCL可以包括Ti/Cu/Ti/ITO/Cu的五层。数据基础层141b的侧部(或侧壁)、数据主金属层141a的侧部(或侧壁)、第一数据封盖层142的侧部(或侧壁)、第二数据封盖层143的侧部(或侧壁)、以及第三数据封盖层144的侧部(或侧壁)可以彼此对准。例如，在数据导电层DCL中，彼此接触的每对相邻元件层的侧表面可以对准而不从彼此突出。在实施方式中，第三数据封盖层144可以由ZIO形成，并且数据导电层DCL可以具有Ti/Cu/Ti/ITO/ZIO的堆叠结构。
参考图6，数据主金属层141a、数据基础层141b、第一数据封盖层142、第二数据封盖层143和第三数据封盖层144可以具有不同的厚度。数据主金属层141a、数据基础层141b、第一数据封盖层142、第二数据封盖层143和第三数据封盖层144的厚度T1、T2、T3、T4和T5可以分别被限定为数据主金属层141a、数据基础层141b、第一数据封盖层142、第二数据封盖层143和第三数据封盖层144的底表面到数据主金属层141a、数据基础层141b、第一数据封盖层142、第二数据封盖层143和第三数据封盖层144的顶表面的距离。
在示例中，数据主金属层141a的厚度T1可以大于数据基础层141b的厚度T2、第一数据封盖层142的厚度T3、第二数据封盖层143的厚度T4和第三数据封盖层144的厚度T5。分别从数据主金属层141a下方和上方直接接触数据主金属层141a并保护数据主金属层141a的数据基础层141b和第一数据封盖层142可以足够厚。不直接接触数据主金属层141a的第三数据封盖层144可以不需要如数据基础层141b、第一数据封盖层142或第二数据封盖层143那样厚。
在示例中，在数据导电层DCL是Ti/Cu/Ti/ITO/Cu的五层的情况下，数据主金属层141a可以具有约
Figure BDA0003337797070000221
至约
Figure BDA0003337797070000222
的厚度T1，数据基础层141b可以具有约
Figure BDA0003337797070000223
至约
Figure BDA0003337797070000224
的厚度T2，第一数据封盖层142可以具有约
Figure BDA0003337797070000225
至约
Figure BDA0003337797070000226
的厚度T3， 第二数据封盖层143可以具有约
Figure BDA0003337797070000227
至约
Figure BDA0003337797070000228
的厚度T4， 并且第三数据封盖层144的厚度T5可以为约
Figure BDA0003337797070000229
或更小。在实施方式中，第三数据封盖层144的厚度T5可以是约
Figure BDA00033377970700002210
至约
Figure BDA00033377970700002211
用于形成像素电极材料层(或像素电极层)的蚀刻工艺中使用的蚀刻剂的粘度可以是高的。如果由焊盘开口PDOP暴露的第三数据封盖层144的厚度T5是约
Figure BDA00033377970700002212
或更小，则可以防止蚀刻剂渗透到第三数据封盖层144和钝化层164之间的界面，并且因此可以防止第三数据封盖层144和钝化层164彼此剥离。
再次参考图5，沿着设置在数据导电层DCL的最上层处的第三数据封盖层144的结构和/或沿着与第三数据封盖层144的顶表面接触的层，数据导电层DCL可以包括第一区域140A、第二区域140B和第三区域140C。
数据导电层DCL的第三数据封盖层144可以具有不同的结构，或者数据导电层DCL的与第三数据封盖层144的顶表面接触的层可以是不同的。下面将描述数据导电层DCL的第一区域140A、第二区域140B和第三区域140C。
钝化层164可以设置在数据导电层DCL上。钝化层164可以覆盖和保护数据导电层DCL。钝化层164可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌。
钝化层164可以形成在整个显示区域DPA中，并且可以不形成在非显示区域NDA的至少一部分中。在包括在非显示区域NDA中的焊盘区域PDA中，钝化层164可以不设置在数据导电层DCL的第三区域140C的至少一部分中(或者布线焊盘WPD的至少一部分上)。
通孔层165可以设置在钝化层164上。通孔层165可以覆盖钝化层164的顶表面，并且可以暴露钝化层164的在焊盘区域PDA中的端部分的侧表面。
通孔层165可以包括焊盘开口PDOP，其在焊盘区域PDA中暴露数据导电层DCL的第三区域140C的至少一部分。形成焊盘开口PDOP的内侧壁的通孔层165可以暴露钝化层164的在焊盘区域PDA中的端部分的侧表面，但是本公开不限于此。例如，焊盘开口PDOP可以由钝化层164和通孔层165的在焊盘区域PDA中的部分形成，并且钝化层164的所述部分的内侧壁可以与通孔层165的所述部分的内侧壁对准。通孔层165可以覆盖钝化层164的在焊盘区域PDA中的端部分的侧表面，以形成焊盘开口PDOP的内侧壁。
通孔层165可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂或BCB。通孔层165还可以包括光敏材料，但本公开不限于此。在示例中，通孔层165可以包括聚酰亚胺。
像素电极PXE可以设置在通孔层165上。像素电极PXE的材料如以上参考图2描述的那样。在示例中，像素电极PXE可以包括ITO/Ag/ITO的三层。
像素电极PXE可以设置在显示区域DPA中，但是可以不设置在非显示区域NDA中。像素电极PXE可以与显示区域DPA的晶体管区域TRR和电容器区域CPR重叠，但是本公开不限于此。像素电极PXE可以通过穿过通孔层165和钝化层164的第三接触孔CNT3电连接到驱动晶体管DTR的源电极SEL。
像素限定层PDL可以设置在像素电极PXE上。像素限定层PDL的材料如以上参考图2描述的那样。在示例中，像素限定层PDL可以包括聚酰亚胺。
像素限定层PDL可以设置在显示区域DPA中，但是可以不设置在非显示区域NDA中。像素限定层PDL可以与像素电极PXE的边缘重叠。像素限定层PDL可以均匀地设置在通孔层165的未形成像素电极PXE的部分上。
下文中将详细描述数据导电层DCL的第一区域140A、第二区域140B和第三区域140C。
数据导电层DCL可以包括与第三接触孔CNT3重叠的第一区域140A、由钝化层164大致覆盖的第二区域140B、以及由焊盘开口PDOP暴露的第三区域140C。数据导电层DCL的第一区域140A和第二区域140B可以设置在显示区域DPA中，并且数据导电层DCL的第三区域140C可以设置在非显示区域NDA中。
数据导电层DCL的第一区域140A可以设置在晶体管区域TRR中。驱动晶体管DTR的源电极SEL可以形成为数据导电层DCL的设置在晶体管区域TRR中的第一区域140A。数据导电层DCL的第二区域140B可以设置在显示区域DPA的晶体管区域TRR和/或电容器区域CPR中。驱动晶体管DTR的漏电极DEL或第二电极CEL2可以由数据导电层DCL的第二区域140B形成。
第三数据封盖层144可以在数据导电层DCL的设置在显示区域DPA中的第一区域140A和第二区域140B中覆盖第二数据封盖层143的整个顶表面。例如，第二数据封盖层143的在数据导电层DCL的第一区域140A和第二区域140B中的部分可以通过第三数据封盖层144而不被暴露。
数据导电层DCL的第一区域140A可以通过第三接触孔CNT3电连接到像素电极PXE。具体地，钝化层164和像素电极PXE可以在数据导电层DCL的第一区域140A中设置在第三数据封盖层144的顶表面上。第三数据封盖层144的顶表面的在数据导电层DCL的第一区域140A中的、与第三接触孔CNT3重叠的至少一部分可以接触像素电极PXE，并且第三数据封盖层144的顶表面的在数据导电层DCL的第一区域140A中的其余部分可以接触钝化层164。像素电极PXE可以填充第三接触孔CNT3，并且可以接触并电连接到第三数据封盖层144的顶表面的在数据导电层DCL的第一区域140A中的部分。
钝化层164可以设置在数据导电层DCL的第二区域140B的顶表面上。具体地，第三数据封盖层144的顶表面可以在数据导电层DCL的第二区域140B中接触钝化层164。钝化层164可以在数据导电层DCL的第二区域140B中设置第三数据封盖层144的整个顶表面上，以覆盖数据导电层DCL的整个第二区域140B。
数据导电层DCL的第三区域140C可以设置在焊盘区域PDA中。焊盘区域PDA中的布线焊盘WPD可以由数据导电层DCL的设置在焊盘区域PDA中的第三区域140C形成。
在数据导电层DCL的设置在非显示区域NDA中的第三区域140C中，第三数据封盖层144可以不与第二数据封盖层143的至少一部分重叠。第三数据封盖层144的在数据导电层DCL的第三区域140C中的部分在下文中将被称为焊盘导电层145，以与第三数据封盖层144在第一区域140A和第二区域140B中的部分区分开。
在数据导电层DCL的第三区域140C中的焊盘导电层145可以至少部分地暴露第二数据封盖层143的在数据导电层DCL的第三区域140C中的部分的顶表面。在数据导电层DCL的第三区域140C中的焊盘导电层145可以不与焊盘开口PDOP重叠。因此，第二数据封盖层143的在数据导电层DCL的第三区域140C中的部分的顶表面可以由焊盘开口PDOP暴露。
在数据导电层DCL的第三区域140C中的焊盘导电层145可以包括设置在焊盘开口PDOP中的内侧表面、以及定位成与内侧表面相对的外侧表面。在示例中，在数据导电层DCL的第三区域140C中的焊盘导电层145的内侧表面可以与钝化层164的形成焊盘开口PDOP的内侧壁对准，但是本公开不限于此。作为另一个示例，在数据导电层DCL的第三区域140C中的焊盘导电层145的内侧表面可以不与钝化层164的形成焊盘开口PDOP的内侧壁对准。如上所述，在数据导电层DCL的第三区域140C中的焊盘导电层145的外侧表面可以与在焊盘导电层145下方的第二数据封盖层143的部分的侧表面对准。
将在下文中描述制造图5的显示装置的方法。
图7至图19是示出如何制造图5的显示装置的示意性剖视图。图12至图14是图11的区域B的示意性放大剖视图。
参考图7，可以在第一衬底110上形成图案化的下部金属层120。下部金属层120可以通过掩模工艺形成。在示例中，下部金属层120可以通过在第一衬底110的整个表面上沉积用于下部金属层的材料层并通过光刻对用于下部金属层的材料层进行图案化来形成。
参考图8，可以在其上形成有下部金属层120的第一衬底110的整个表面上形成缓冲层161。可以在缓冲层161上形成半导体层150。半导体层150可以通过掩模工艺形成。在示例中，半导体层150可以通过在缓冲层161的整个表面上沉积氧化物半导体并通过光刻对氧化物半导体进行图案化来形成。
参考图9，可以在其上形成有半导体层150的缓冲层161上形成图案化的栅极绝缘层162和栅极导电层GCL。经图案化的栅极绝缘层162和栅极导电层GCL可以通过单个掩模工艺形成。
具体地，可以在其上形成有半导体层150的缓冲层161的整个表面上沉积用于栅极绝缘层的材料层。可以在用于栅极绝缘层的材料层上顺序地沉积用于栅极基础层的材料层和用于栅极主金属层的材料层。可以通过将光刻胶层施加到用于栅极主金属层的材料层并使光刻胶层经受曝光和显影来形成光刻胶图案，并且可以使用光刻胶图案作为蚀刻掩模，顺序地蚀刻用于栅极主金属层的材料层、用于栅极基础层的材料层和用于栅极绝缘层的材料层。可以通过剥离或灰化去除光刻胶图案来形成包括栅电极GEL和第一电极CEL1的栅极导电层GCL。
光刻胶图案在上面已被描述为用作蚀刻掩模，直到栅极绝缘层162被图案化，但是可以将每个经图案化的上层用作用于蚀刻设置在其下方的下层的硬掩模。光刻胶图案可以与硬掩模一起用作蚀刻掩模。作为另一示例，可以在形成硬掩模之后去除光刻胶图案，并且可以使用硬掩模作为蚀刻掩模来蚀刻硬掩模下方的层。
参考图10，可以在其上形成有栅极导电层GCL的缓冲层161上沉积层间绝缘层163，并且可以形成暴露下部金属层120的一部分的第一接触孔CNT1、以及暴露半导体层150的一部分(例如，源区和漏区)的第二接触孔CNT2。第一接触孔CNT1和第二接触孔CNT2可以通过掩模工艺形成。第一接触孔CNT1和第二接触孔CNT2可以使用不同的掩模顺序地形成。例如，用于层间绝缘层(或绝缘膜)的材料层可以沉积在其上形成有栅极导电层GCL的缓冲层161的整个表面上。可以在用于层间绝缘层的材料层上形成用于暴露下部金属层120的一部分的第一光刻胶图案，并且可以通过使用第一光刻胶图案作为蚀刻掩模来蚀刻用于层间绝缘层的材料层和缓冲层161来形成暴露下部金属层120的一部分的第一接触孔CNT1。可以去除第一光刻胶图案，可以在用于层间绝缘层的材料层上形成用于暴露半导体层150的一部分的第二光刻胶图案，并且可以通过使用第二光刻胶图案作为蚀刻掩模来蚀刻用于层间绝缘层的材料层来形成第二接触孔CNT2。
第一接触孔CNT1和第二接触孔CNT2可以由相同的掩模形成。半导体层150可以在蚀刻缓冲层161以形成第一接触孔CNT1期间暴露于蚀刻剂。如上所述，如果首先形成第一接触孔CNT1并且使用单独的掩模形成第二接触孔CNT2，则可以抑制对半导体层150的由第二接触孔CNT2暴露的部分的表面的损坏。
参考图11，可以在层间绝缘层163上形成图案化的数据导电层DCL。数据导电层DCL可以通过掩模工艺形成。在示例中，可以在层间绝缘层163的整个表面上彼此顺序地沉积用于数据导电金属层的材料层、用于第一数据封盖层的材料层、用于第二数据封盖层的材料层、以及用于第三数据封盖层的材料层。用于数据导电金属层的材料层可以包括用于数据基础层的材料层和用于数据主金属层的材料层。
在示例中，在数据导电层DCL形成为Ti/Cu/Ti/ITO/Cu的五层的情况下，包含Ti的用于数据基础层的材料层、包含Cu的用于数据主金属层的材料层、包含Ti的用于第一数据封盖层的材料层、包含ITO的用于第二数据封盖层的材料层、以及包含Cu的用于第三数据封盖层的材料层可以通过物理气相沉积(PVD)(例如，溅射)形成。在该工艺中，用于数据导电金属层的材料层、用于第一数据封盖层的材料层、用于第二数据封盖层的材料层、和/或用于第三数据封盖层的材料层可以彼此沉积在第一接触孔CNT1和第二接触孔CNT2的内侧上，并且因此可以电连接到下部金属层120和半导体层150。
可以通过将光刻胶层施加到用于第三数据封盖层的材料层并且使光刻胶层经受曝光和显影来形成光刻胶图案，并且可以使用光刻胶图案作为蚀刻掩模来对用于第一数据封盖层的材料层、第二数据封盖层的材料层和第三数据封盖层的材料层、以及用于数据导电金属层的材料层进行蚀刻。可以通过剥离或灰化来去除光刻胶图案，并且如图11所示，可以形成包括晶体管区域TRR中的源电极SEL和漏电极DEL、电容器区域CPR中的第二电极CEL2、以及焊盘区域PDA中的布线焊盘WPD的数据导电层DCL。
参考图11，晶体管区域TRR中的源电极SEL和漏电极DEL、电容器区域CPR中的第二电极CEL2、以及焊盘区域PDA中的布线焊盘WPD可以形成为数据基础层141b、数据主金属层141a、第一数据封盖层142、第二数据封盖层143、以及第三数据封盖层144顺序堆叠的结构。数据基础层141b的侧壁、数据主金属层141a的侧壁、第一数据封盖层142的侧壁、第二数据封盖层143的侧壁和第三数据封盖层144的侧壁可以彼此对准。
在示例中，第三数据封盖层144可以由对于相同的蚀刻剂其蚀刻速率是第一数据封盖层142和第二数据封盖层143的两倍的材料形成，并且因此可以防止第一数据封盖层142和第二数据封盖层143的尖端的形成。下文中将参考图12至图14详细描述数据导电层DCL的蚀刻。
参考图12，可以在用于第三数据封盖层的材料层144'上形成光刻胶图案PR，并且可以使用蚀刻剂并且使用光刻胶图案PR作为蚀刻掩模来蚀刻用于第三数据封盖层的材料层144'。首先可以蚀刻用于第三数据封盖层的材料层144'，并且可以顺序地蚀刻由经蚀刻的用于第三数据封盖层的材料层144'暴露的用于第二数据封盖层的材料层143'、用于第一数据封盖层的材料层142'以及用于数据主金属层的材料层141a'。尽管在附图中未示出，但是也可以蚀刻用于数据基础层的材料层。
由于第三数据封盖层144由对于相同的蚀刻剂具有比第一数据封盖层142和第二数据封盖层143高的蚀刻速率的材料形成，所以可以快速向内蚀刻用于第三数据封盖层的材料层144'的侧壁。用于第二数据封盖层的材料层143'和用于第一数据封盖层的材料层142'可以被顺序地蚀刻。如果用于第三数据封盖层的材料层144'的侧壁被快速向内蚀刻，则设置在用于第三数据封盖层的材料层144'下方的用于第二数据封盖层的材料层143'的顶表面和侧壁可以被暴露于蚀刻剂。因为用于第二数据封盖层的材料层143'的顶表面和侧壁二者都被蚀刻，所以用于第二数据封盖层的材料层143'可以比仅用于第二数据封盖层的材料层143'的侧壁被蚀刻时更快地被蚀刻。
参考图13，由于用于第二数据封盖层的材料层143'和用于第一数据封盖层的材料层142'对于相同的蚀刻剂具有相似的蚀刻速率，所以用于第二数据封盖层的材料层143'和用于第一数据封盖层的材料层142'可以以相似的速度被蚀刻，且它们的侧壁彼此对准。因为设置在用于第一数据封盖层的材料层142'下方的用于数据主金属层的材料层141a'由于由与用于第三数据封盖层的材料层144'相同的材料形成并且对于相同的蚀刻剂具有与用于第三数据封盖层的材料层144'相同的蚀刻速率而被快速蚀刻，所以用于第一数据封盖层的材料层142'的底表面可以被暴露并被蚀刻剂蚀刻。
由于用于第二数据封盖层的材料层143'的顶表面、用于第二数据封盖层的材料层143'的侧表面和用于第一数据封盖层的材料层142'的侧表面、以及用于第一数据封盖层的材料层142'的底表面被同时蚀刻，因而用于第二数据封盖层的材料层143'和用于第一数据封盖层的材料层142'可以被快速蚀刻。
如图14中所示，第一数据封盖层142的侧壁和第二数据封盖层143的侧壁可以与数据主金属层141a的侧壁对准，并且因而可以防止尖端的形成。
如上所述，即使在用于数据主金属层的材料层141a'包括Cu、用于第一数据封盖层的材料层142'包括对于相同的蚀刻剂具有比Cu低的蚀刻速率的Ti、并且用于第二数据封盖层的材料层143'包括对于相同的蚀刻剂具有比Cu低的蚀刻速率的ITO的情况下，如果用于第三数据封盖层的材料层144'包括对于相同的蚀刻剂具有比用于第一数据封盖层的材料层142'和用于第二数据封盖层的材料层143'的材料(例如，Ti和ITO)高的蚀刻速率的材料(例如，Cu)，则数据导电层DCL中的多个层的侧壁也可以被蚀刻成彼此对准。因此，由于用于第三数据封盖层的材料层144'包括对于相同的蚀刻剂具有比用于第一数据封盖层的材料层142'和用于第二数据封盖层的材料层143'高的蚀刻速率的材料，所以可以防止可能由数据导电层DCL的多个层的材料之间的蚀刻速率的差异而导致的第一数据封盖层142和第二数据封盖层143的尖端的形成。
参考图15，可以在其上形成有数据导电层DCL的层间绝缘层163上形成钝化层164，并且可以在钝化层164上形成光刻胶图案。
具体地，可以在其上形成有数据导电层DCL的层间绝缘层163的整个表面上沉积用于钝化层的材料层。可以通过在用于钝化层的材料层上形成光刻胶层并使光刻胶层经受曝光和显影来形成光刻胶图案。光刻胶图案可以包括与待形成在钝化层164中的第一开口OP1和第二开口OP2对应的第一光刻胶开口和第二光刻胶开口，第一开口OP1暴露晶体管区域TRR中的源电极SEL，第二开口OP2暴露焊盘区域PDA中的布线焊盘WPD。在示例中，第一开口OP1的宽度可以小于或等于源电极SEL的宽度，并且第二开口OP2的宽度可以小于或等于焊盘区域PDA中的布线焊盘WPD的宽度。然而，本公开不限于该示例。
可以使用光刻胶图案作为蚀刻掩模来蚀刻用于钝化层的材料层。可以蚀刻用于钝化层的材料层的由第一光刻胶开口暴露的一部分，从而形成接触孔以暴露晶体管区域TRR中的源电极SEL。可以去除用于钝化层的材料层的由第二光刻胶开口暴露的一部分，从而暴露布线焊盘WPD的最上层(例如，第三数据封盖层144)中的一部分。例如，钝化层164可以不设置在焊盘区域PDA中的布线焊盘WPD的至少一部分上，并且焊盘区域PDA中的布线焊盘WPD的至少一部分可以不在厚度方向上与钝化层164重叠。
参考图16，可以在钝化层164上形成图案化的通孔层165。经图案化的通孔层165可以包括暴露形成在钝化层164中的第一开口OP1的第三开口OP3、以及暴露焊盘区域PDA中的布线焊盘WPD的至少一部分的第四开口OP4。第三开口OP3可以与暴露源电极SEL的第一开口OP1一起形成第三接触孔CNT3。第四开口OP4可以形成焊盘开口PDOP。
在示例中，第三开口OP3的宽度可以大于第一开口OP1的宽度，并且第四开口OP4的宽度可以大于第二开口OP2的宽度，第二开口OP2是通过以上参考图15描述的工艺而形成的。因此，在焊盘区域PDA中，通孔层165可以覆盖钝化层164的顶表面的在焊盘区域PDA中的至少一部分，或与之重叠。通孔层165可以暴露钝化层164的在焊盘区域PDA中的端部分的侧表面。
通孔层165可以包括例如包括光敏材料的有机材料。可以通过施加用于通孔层的有机材料层并使用于通孔层的有机材料层经受曝光和显影来形成第三开口OP3和第四开口OP4来形成通孔层165。虽然没有具体示出，但是通孔层165可以在不同的区域中具有不同的高度，并且可以使用半色调掩模或狭缝掩模形成。
参考图17和图18，可以在通孔层165上形成图案化的像素电极PXE。像素电极PXE可以通过掩模工艺形成。
参考图17，可以将像素电极材料层(或像素电极层)沉积在通孔层165的整个表面上。像素电极材料层可以均匀地沉积在第三接触孔CNT3的内侧上以电连接到源电极SEL，或者可以均匀地沉积在焊盘开口PDOP的内侧上，以被均匀地置放于在焊盘区域PDA中的布线焊盘WPD的由焊盘开口PDOP暴露的一部分上。像素电极材料层可以接触设置在数据导电层DCL的第一区域140A的最上侧上的第三数据封盖层144的顶表面的至少一部分。像素电极材料层可以接触设置在数据导电层DCL的在焊盘区域PDA中的布线焊盘WPD的最上侧上的第三数据封盖层144的顶表面的至少一部分。
可以通过将光刻胶层施加到像素电极材料层并使光刻胶层经受曝光和显影来形成具有与像素电极PXE相同的图案形状的光刻胶图案PR。可以使用光刻胶图案PR作为蚀刻掩模来对像素电极材料层进行蚀刻。像素电极材料层可以通过湿法蚀刻来蚀刻，但是本公开不限于此。
像素电极材料层的设置有光刻胶图案PR的部分可以通过湿法蚀刻被图案化，并且由此可以形成像素电极PXE。像素电极层的在数据导电层DCL的在焊盘区域PDA(其中没有设置光刻胶图案PR)中的布线焊盘WPD上的一部分可能暴露于在像素电极材料层的蚀刻中使用的蚀刻剂并被其损坏。结果，数据导电层DCL的在焊盘区域PDA中的布线焊盘WPD的最上侧上的第三数据封盖层144的至少一部分可以被焊盘开口PDOP暴露，并且可以通过暴露于在像素电极材料层的蚀刻中使用的蚀刻剂而被去除。以这种方式，可以形成图5的焊盘导电层145。可以通过剥离或灰化来去除光刻胶图案PR。
参考图19，可以在其上形成有像素电极PXE的通孔层165上形成图案化的像素限定层PDL。像素限定层PDL可以包括例如包括光敏材料的有机材料。像素限定层PDL可以通过施加用于像素限定层的有机材料层并使用于像素限定层的有机材料层经受曝光和显影来形成。
像素限定层PDL可以沿着每个像素PX的边界形成，并且可以部分地与像素电极PXE重叠。像素限定层PDL可以形成为与第三接触孔CNT3重叠。尽管未具体示出，但像素限定层PDL可以填充通孔层165的具有相对小高度的一部分，并且因此可以补偿与通孔层165的其余部分的高度差。
由于第三数据封盖层144通过单个掩模工艺与数据导电金属层141一起形成，所以可以防止第一数据封盖层142和第二数据封盖层143的尖端的形成，并且第二数据封盖层143的由焊盘导电层145暴露的一部分可以用作布线焊盘WPD的接触电极。因此，由于可以防止数据导电层DCL的尖端的形成，因而可以防止设置在数据导电层DCL上的多个绝缘层中的裂纹。由于不需要用于形成布线焊盘WPD的接触电极的另外的掩模工艺，因此可以改善工艺效率。
在下文中将描述根据其它实施方式的显示装置，主要侧重于与图5的显示装置的不同之处。将省略或简化与已经描述的特征或元件相同的特征或元件的重复描述。
图20是根据实施方式的显示装置的第一显示衬底的示意性剖视图。
图20的实施方式可以至少在通孔层165的在焊盘区域PDA中的堆叠结构或剖面结构上不同于图5的实施方式。
参考图20，通孔层165可以与设置在通孔层165下方的钝化层164一起包括焊盘开口PDOP，其暴露数据导电层DCL的在焊盘区域PDA中的第三区域140C。形成焊盘开口PDOP的内侧壁的钝化层164的侧壁和通孔层165的侧壁可以彼此对准。焊盘开口PDOP的内侧壁可以与数据导电层DCL的焊盘导电层145的内侧壁对准。例如，形成焊盘开口PDOP的内侧壁的钝化层164的侧壁和通孔层165的侧壁可以与数据导电层DCL的焊盘导电层145的内侧壁对准。
当使用单个掩模图案蚀刻钝化层164和通孔层165时，形成焊盘开口PDOP的内侧壁的钝化层164的侧壁和通孔层165的侧壁可以与数据导电层DCL的焊盘导电层145的内侧壁对准。
图21是根据实施方式的对应于显示装置的部分A(参见图5)的部分的示意性放大图。
图21示出了数据导电层DCL的在焊盘区域PDA中的第三区域140C。
图21的实施方式与图5的实施方式的不同之处可以至少在于，在数据导电层DCL的第三区域140C中，焊盘导电层145的侧壁不与钝化层164的相应侧壁对准。
参考图21，在数据导电层DCL的第三区域140C中，钝化层164的部分可以覆盖焊盘导电层145的顶表面或与之重叠，并且钝化层164的部分可以向外突出超过焊盘导电层145。因此，在与第二数据封盖层143重叠的区域中，钝化层164的向外突出超过焊盘导电层145的部分的至少部分底表面可以面对第二数据封盖层143的顶表面。
图21的显示装置可以在用于形成像素电极PXE的蚀刻工艺期间对像素电极材料层的在焊盘区域PDA中的部分进行蚀刻，使得数据导电层DCL的在焊盘区域PDA中的第三数据封盖层暴露于用于在蚀刻工艺中使用的蚀刻剂的情况下获得。在示例中，如果第三数据封盖层由具有相对高蚀刻速率的材料(诸如，Cu)形成，则第三数据封盖层可以比设置在数据导电层DCL上的钝化层164的侧壁蚀刻得更向内，并且因此可以形成为比焊盘导电层145更向内。
图22是根据实施方式的对应于显示装置的部分A(参见图5)的部分的示意性放大图。
图22示出了数据导电层DCL的在焊盘区域PDA中的第三区域140C。图22的实施方式与图5的实施方式的不同之处可以至少在于，在数据导电层DCL的设置在焊盘区域PDA中的第三区域140C中，第二数据封盖层143包括具有不同厚度的表面台阶。
参考图22，在数据导电层DCL的第三区域140C中，第二数据封盖层143可以包括在与钝化层164重叠的区域中的第一区段143A和比第一区段143A薄的第二区段143B。第二区段143B可以位于由焊盘开口PDOP暴露的区域中。因此，第一区段143A的侧表面可以与钝化层164的相应侧表面和焊盘导电层145的相应侧表面对准，并且由此可以形成在焊盘区域PDA中的焊盘开口PDOP。
图22的显示装置可以在用于形成像素电极PXE的蚀刻工艺期间对像素电极材料层的在焊盘区域PDA中的一部分和设置在第二数据封盖层143的整个表面上的第三数据封盖层进行蚀刻，使得第二数据封盖层143暴露于用于在蚀刻工艺中使用的蚀刻剂的情况下获得。在示例中，在像素电极材料层和第三数据封盖层正在被蚀刻的情况下，第二数据封盖层143的至少一部分可以被蚀刻。如果第二数据封盖层143由具有相对低的蚀刻速率且足够厚的包含ITO的材料形成，则可以如图22中所示，仅蚀刻第二数据封盖层143的一部分。即使在这种情况中，设置在数据主金属层141a上的第一数据封盖层142可以保留在数据主金属层141a上，并且因此可以覆盖数据主金属层141a的顶表面(或与之重叠)，并保护数据主金属层141a的顶表面。
图23是根据实施方式的对应于显示装置的部分A(参见图5)的部分的示意性放大图。
图23示出了数据导电层DCL的在焊盘区域PDA中的第三区域140C。
图23的实施方式与图5的实施方式的不同之处可以至少在于，数据导电层DCL的在焊盘区域PDA中的第三区域140C不包括焊盘导电层。
参考图23，在数据导电层DCL的第三区域140C中，焊盘导电层可以不设置在第二数据封盖层143的一部分上。钝化层164可以设置在第二数据封盖层143的顶表面的至少一部分上。因此，可以暴露第二数据封盖层143的顶表面的与钝化层164重叠的一部分。可以在厚度方向上在钝化层164和第二数据封盖层143之间形成靠近焊盘开口PDOP的侧壁的空间SP。
图23的显示装置可以在形成数据导电层DCL的图案期间在数据导电层DCL的顺序堆叠的不同材料层具有不同的蚀刻速率的情况下获得。在示例中，如果用于第三数据封盖层的材料层的材料对于相同的蚀刻剂具有比数据导电层DCL的其它材料层高的蚀刻速率，则用于第三数据封盖层的材料层可以比数据导电层DCL的其它层被更快地蚀刻。用于第三数据封盖层的材料层可以比数据导电层DCL的其它层蚀刻得更多，并且用于第三数据封盖层的材料层可以在数据导电层DCL的蚀刻期间被完全蚀刻掉。在示例中，在形成图案化的数据导电层DCL之后，可以顺序地形成钝化层164、通孔层165和像素电极PXE。在用于形成图案化的像素电极PXE的蚀刻工艺期间，由焊盘开口PDOP暴露的用于第三数据封盖层的材料层可以由蚀刻剂完全去除。因此，可以在厚度方向上在钝化层164和第二数据封盖层143之间形成靠近焊盘开口PDOP的侧壁的空间SP。
图24示出了根据实施方式的针对不同蚀刻持续时间的数据导电层图案随时间变化的不同蚀刻程度的图像。图25示出了根据实施方式的数据导电层图案的图像。图26示出了根据实施方式的在像素电极的蚀刻期间的布线焊盘的图像。
具体地，图24和图25是示出了以上参考图12至图14描述的工艺的扫描电子显微镜(SEM)图像(或垂直SEM图像(V-SEM))，并且图26是示出了以上参考图18描述的工艺的SEM图像。
参考图12至图14和图24，如果在用于第三数据封盖层的材料层144'上形成光刻胶图案PR，并且使用蚀刻剂并且使用光刻胶图案PR作为蚀刻掩模来蚀刻用于第三数据封盖层的材料层144'，则可以首先蚀刻用于第三数据封盖层的材料层144'(20秒)。
用于第二数据封盖层的材料层143'和用于第一数据封盖层的材料层142'可以以类似的速度蚀刻，同时它们的侧壁彼此对准。由于用于第二数据封盖层的材料层143'的顶表面、用于第二数据封盖层的材料层143'的侧壁和用于第一数据封盖层的材料层142'的侧壁、以及用于第一数据封盖层的材料层142'的底表面被一起蚀刻，因而用于第二数据封盖层的材料层143'和用于第一数据封盖层的材料层142'可以被快速蚀刻(25秒)。
随着蚀刻的继续，用于第一数据封盖层的材料层142'、用于第二数据封盖层的材料层143'和用于第三数据封盖层的材料层144'的侧壁与数据主金属层141a的相应(多个)侧壁对准(30秒)，并且可以制造具有改善轮廓的数据导电层图案(35秒)。
具体地，如图25中所示，可以看出的是，数据导电层图案可以具有改善的轮廓并防止尖端的形成。
参考图18和图26，当在像素电极材料层的蚀刻期间通过蚀刻剂来蚀刻用于第三数据封盖层的材料层144'时，用于第二数据封盖层的材料层143'可以暴露于蚀刻剂。如果用于第二数据封盖层的材料层143'由ITO形成，则蚀刻剂可以通过存在于用于第二数据封盖层的材料层143'中的针孔而渗透到用于第一数据封盖层的材料层142'中。然而，可以防止蚀刻剂渗透到用于第一数据封盖层的材料层142'中，并且因此可以防止数据主金属层141a被蚀刻剂损坏。
如图26中所示，可以看出，包括数据主金属层141a的数据导电层DCL不会被蚀刻剂损坏。
在详细描述的最后，本领域的技术人员将理解的是，在基本上不背离本公开的原理的情况下，可以对实施方式做出许多变化和修改。因此，所公开的本公开的实施方式仅以概述性和描述性含义使用，而不是出于限制的目的。

Claims (20)

1.显示装置，包括：
衬底，包括显示区域和焊盘区域；
数据导电层，设置在所述衬底上；
钝化层，设置在所述数据导电层上；
通孔层，设置在所述钝化层上；以及
像素电极，设置在所述通孔层上，其中，
所述数据导电层包括：
数据基础层；
数据主金属层，设置在所述数据基础层上；
第一数据封盖层，设置在所述数据主金属层上；
第二数据封盖层，设置在所述第一数据封盖层上；以及
第三数据封盖层，设置在所述第二数据封盖层上，
所述钝化层和所述通孔层包括焊盘开口，所述焊盘开口暴露所述数据导电层的在所述焊盘区域中的一部分，以及
对于相同的蚀刻剂，所述第三数据封盖层具有比所述第一数据封盖层和所述第二数据封盖层高的蚀刻速率，并且所述第三数据封盖层包括不与所述焊盘开口重叠的焊盘导电层。
2.根据权利要求1所述的显示装置，其中，对于相同的所述蚀刻剂，所述第三数据封盖层具有为所述第一数据封盖层和所述第二数据封盖层的两倍的蚀刻速率。
3.根据权利要求2所述的显示装置，其中，所述第三数据封盖层包括铜或氧化锌铟。
4.根据权利要求3所述的显示装置，其中，所述数据主金属层和所述第三数据封盖层包括铜。
5.根据权利要求3所述的显示装置，其中，所述第三数据封盖层具有在
Figure FDA0003337797060000021
至
Figure FDA0003337797060000022
的范围内的厚度。
6.根据权利要求3所述的显示装置，其中，所述数据基础层和所述第一数据封盖层包括相同的材料，并且包括钛、钽、钙、铬、镁和镍中的至少一种。
7.根据权利要求6所述的显示装置，其中，所述数据基础层和所述第一数据封盖层包括钛。
8.根据权利要求3所述的显示装置，其中，所述第二数据封盖层包括氧化铟锡。
9.根据权利要求1所述的显示装置，其中，所述数据导电层的所述数据基础层、所述数据主金属层、所述第一数据封盖层、所述第二数据封盖层和所述第三数据封盖层中的每个的侧表面彼此对准。
10.根据权利要求1所述的显示装置，其中，所述钝化层的侧表面与所述焊盘导电层的相应的侧表面对准。
11.根据权利要求1所述的显示装置，其中，
所述钝化层与所述焊盘导电层重叠，以及
所述钝化层的侧表面向外突出超过所述焊盘导电层的侧表面。
12.显示装置，包括：
衬底，包括显示区域和焊盘区域；
数据导电层，设置在所述衬底上；
钝化层，设置在所述数据导电层上；
通孔层，设置在所述钝化层上；以及
像素电极，设置在所述通孔层上，其中，
所述数据导电层包括：
数据基础层；
数据主金属层，设置在所述数据基础层上；
第一数据封盖层，设置在所述数据主金属层上；
第二数据封盖层，设置在所述第一数据封盖层上；以及
第三数据封盖层，设置在所述第二数据封盖层上，
所述钝化层和所述通孔层包括：
第一接触孔，在厚度方向上穿透所述钝化层和所述通孔层，以暴露所述数据导电层的在所述显示区域中的一部分；以及
焊盘开口，暴露所述数据导电层的在所述焊盘区域中的一部分，
所述数据导电层被划分成：
第一区域，与所述钝化层重叠；
第二区域，与所述第一接触孔重叠；以及
第三区域，与所述焊盘开口重叠，
所述第三数据封盖层设置在所述数据导电层的整个所述第一区域和整个所述第二区域中，以及
所述第三数据封盖层在所述数据导电层的所述第三区域中包括不与所述焊盘开口重叠的焊盘导电层。
13.根据权利要求12所述的显示装置，其中，所述第三数据封盖层在所述数据导电层的所述第二区域中接触所述像素电极。
14.根据权利要求12所述的显示装置，还包括：
下部金属层，在所述数据导电层的所述第一区域下方设置在所述衬底上；以及
至少一个绝缘层，设置在所述数据导电层和所述下部金属层之间。
15.根据权利要求14所述的显示装置，其中，
所述至少一个绝缘层包括接触孔，所述接触孔在所述厚度方向上穿透所述至少一个绝缘层以暴露所述下部金属层，以及
所述下部金属层通过所述接触孔电连接到所述数据导电层。
16.根据权利要求12所述的显示装置，其中，所述第三数据封盖层的在所述数据导电层的所述第一区域和所述第二区域中的部分以及所述焊盘导电层的在所述数据导电层的所述第三区域中的部分包括相同的材料。
17.根据权利要求12所述的显示装置，其中，对于相同的蚀刻剂，所述第三数据封盖层具有比所述第一数据封盖层和所述第二数据封盖层高的蚀刻速率。
18.根据权利要求17所述的显示装置，其中，所述第三数据封盖层包括铜或氧化锌铟。
19.根据权利要求18所述的显示装置，其中，所述数据主金属层和所述第三数据封盖层包括铜。
20.根据权利要求18所述的显示装置，其中，所述第三数据封盖层具有在
Figure FDA0003337797060000041
至
Figure FDA0003337797060000042
的范围内的厚度。
CN202111299630.XA 2020-11-13 2021-11-04 显示装置 Pending CN114497143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0151971 2020-11-13
KR1020200151971A KR20220065949A (ko) 2020-11-13 2020-11-13 표시 장치

Publications (1)

Publication Number Publication Date
CN114497143A true CN114497143A (zh) 2022-05-13

Family

ID=78676293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111299630.XA Pending CN114497143A (zh) 2020-11-13 2021-11-04 显示装置

Country Status (4)

Country Link
US (1) US11652111B2 (zh)
EP (1) EP4050654A1 (zh)
KR (1) KR20220065949A (zh)
CN (1) CN114497143A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052700A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치
US20240122006A1 (en) * 2022-10-11 2024-04-11 Samsung Display Co., Ltd. Display device and method of fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036154B2 (ja) * 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100730151B1 (ko) 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
JP5028900B2 (ja) 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
US9379143B2 (en) 2011-03-30 2016-06-28 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
EP2966705B1 (en) 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
US9553156B2 (en) 2014-07-16 2017-01-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102317553B1 (ko) 2015-08-28 2021-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101859484B1 (ko) 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102603403B1 (ko) 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR102598834B1 (ko) 2018-10-31 2023-11-06 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220157856A1 (en) 2022-05-19
US11652111B2 (en) 2023-05-16
KR20220065949A (ko) 2022-05-23
EP4050654A1 (en) 2022-08-31

Similar Documents

Publication Publication Date Title
US11424312B2 (en) Display device
US11943976B2 (en) Display device
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
US11411066B2 (en) Display device and method for manufacturing the same
US11508796B2 (en) Display device with pixel electrode connected to electrode pattern and protective layer
EP4050654A1 (en) Display device
US20240114719A1 (en) Display device and manufacturing method thereof
US12041830B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
KR20240048033A (ko) 표시 장치 및 이의 제조 방법
CN114270523A (zh) 显示装置
US20230053184A1 (en) Display device and method of fabricating the same
US20240122006A1 (en) Display device and method of fabricating the same
CN219696456U (zh) 显示装置
US20230062993A1 (en) Display device and method of fabricating the same
US20220199745A1 (en) Display device
EP3902008A2 (en) Light emitting display device and manufacturing method thereof
KR20240051008A (ko) 표시 장치 및 이의 제조 방법
CN117881233A (zh) 显示装置和制造其的方法
KR20240013945A (ko) 표시 장치 및 이의 제조 방법
JP2024081606A (ja) フレキシブル表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination