CN114496048A - 存储器检测方法及其装置 - Google Patents

存储器检测方法及其装置 Download PDF

Info

Publication number
CN114496048A
CN114496048A CN202210030575.2A CN202210030575A CN114496048A CN 114496048 A CN114496048 A CN 114496048A CN 202210030575 A CN202210030575 A CN 202210030575A CN 114496048 A CN114496048 A CN 114496048A
Authority
CN
China
Prior art keywords
word line
target word
memory cell
memory cells
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210030575.2A
Other languages
English (en)
Inventor
刘�东
楚西坤
第五天昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210030575.2A priority Critical patent/CN114496048A/zh
Priority to US17/700,871 priority patent/US11929108B2/en
Publication of CN114496048A publication Critical patent/CN114496048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本申请公开了一种存储器检测方法及其装置，该方法包括：初始化存储单元阵列中的全部存储单元；确定若干条目标字线，相邻的两条目标字线之间具有若干条干扰字线；开启目标字线，对目标字线连接的存储单元执行写入操作；对干扰字线进行若干次反复开启和关断；对目标字线连接的存储单元执行读取操作；其中，采用强制灌电流的方式，对干扰字线连接的存储单元执行写入操作。该检测方法可以放大存在潜在泄漏或短路的两条相邻字线漏电的电压差，从而检测出由于工艺制程差异导致两个存储单元的部分靠在一起而产生的双存储单元失效，从而可避免产品良率降低。

Description

存储器检测方法及其装置
技术领域
本申请涉及半导体器件测试的技术领域，特别涉及一种存储器检测方法及其装置、计算机设备和计算机可读存储介质。
背景技术
动态随机存储器(英文：Dynamic Random Access Memory，简称:DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
随着DRAM的制程工艺越来越先进、存储密度越来越高，DRAM制程工艺中也出现了越来越多的问题，比如：副产物掉落引发的相邻的两条字线短路、字线漏电流、金属线的断裂，以及关键尺寸不合格造成的结构问题等，这些制程工艺中出现的问题易导致相应的存储单元失效，因此需要在良率测试过程中筛选出来，否则易导致产品良率较低。
发明内容
本申请的目的是提供一种存储器检测方法及其装置、计算机设备和计算机可读存储介质。
本申请的第一方面提供一种存储器检测方法，包括：初始化存储单元阵列中的全部存储单元；确定若干条目标字线，相邻的两条所述目标字线之间具有若干条干扰字线；开启所述目标字线，对所述目标字线连接的存储单元执行写入操作；对所述干扰字线进行若干次反复开启和关断；对所述目标字线连接的存储单元执行读取操作；其中，采用强制灌电流的方式，对所述干扰字线连接的存储单元执行写入操作。
可选的实施例，对所述干扰字线进行若干次反复开启和关断之前，还包括：刷新对所述目标字线连接的存储单元执行写入操作之后的所述存储单元阵列。
可选的实施例，刷新对所述目标字线连接的存储单元执行写入操作之后的所述存储单元阵列之后还包括：对所述存储单元阵列中的全部存储单元进行调压，以增大所述干扰字线连接的存储单元与所述目标字线连接的存储单元之间的电压差。
可选的实施例，对所述干扰字线进行若干次反复开启和关断之后还包括：将所述存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启。
可选的实施例，对所述目标字线连接的存储单元执行读取操作之前还包括：刷新将所述存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启之后的所述存储单元阵列。
可选的实施例，对所述目标字线连接的存储单元执行写入操作包括：对所述目标字线连接的存储单元执行写入操作的数据为0或1；采用第一顺序模式将所述数据逐条写入所述目标字线连接的存储单元。
可选的实施例，对所述目标字线连接的存储单元执行写入操作还包括：开启其中一条所述目标字线，将所述数据写入所述开启的目标字线所连接的存储单元，写完所述开启的目标字线所连接的存储单元后，关闭所述开启的目标字线；然后再开启下一条所述目标字线，执行所述写入操作，直至写入全部所述目标字线连接的存储单元。
可选的实施例，对所述目标字线连接的存储单元执行读取操作包括：开启其中一条所述目标字线，读取所述开启的目标字线所连接的存储单元，读完所述开启的目标字线所连接的存储单元后，关闭所述开启的目标字线；然后再开启下一条所述目标字线，执行所述读取操作，直至读取全部所述目标字线连接的存储单元。
可选的实施例，相邻的两条所述目标字线之间设有三条干扰字线。
可选的实施例，所述对存储单元阵列中的全部存储单元进行调压，以增大所述干扰字线连接的存储单元与所述目标字线连接的存储单元之间的电压差，包括：对所述目标字线连接的存储单元执行写入操作的数据为0时，对所述存储单元阵列中的全部存储单元的电容上极板电压调压至第一电压VSS；对所述目标字线连接的存储单元执行写入操作的数据为1时，对所述存储单元阵列中的全部存储单元的电容上极板电压调压至第二电压VARY；所述第一电压小于所述第二电压。
本申请的第二方面提供一种存储器检测装置，包括：初始模块，用于初始化存储单元阵列中的全部存储单元；分析模块，用于确定若干条目标字线，相邻的两条所述目标字线之间具有若干条干扰字线；第一写入模块，用于开启所述目标字线，对所述目标字线连接的存储单元执行写入操作；控制模块，用于对所述干扰字线执行若干次反复开启和关断；读取模块，用于对所述目标字线连接的存储单元执行读取操作；其中，所述控制模块包括第二写入模块，所述第二写入模块用于采用强制灌电流的方式，对所述干扰字线连接的存储单元执行写入操作。
可选的实施例，存储器检测装置还包括：第一刷新模块，用于刷新对所述目标字线连接的存储单元执行写入操作之后的所述存储单元阵列。
可选的实施例，存储器检测装置还包括：第一调节模块，用于对所述存储单元阵列中的全部存储单元进行调压，以增大所述干扰字线连接的存储单元与所述目标字线连接的存储单元之间的电压差。
可选的实施例，存储器检测装置还包括：第二调节模块，用于将所述存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启。
可选的实施例，存储器检测装置还包括：第二刷新模块，用于刷新将所述存储单元阵列中的全部存储单元的电容上极板电压恢复至设置的默认值，所述感测放大器保持开启之后的所述存储单元阵列。
本申请的第三方面提供一种计算机设备，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，其中，所述处理器执行所述程序时实现存储器检测方法的步骤。
本申请的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，其中，所述计算机程序被处理器执行时实现存储器检测方法的步骤。
本申请的上述技术方案至少具有如下有益的技术效果：
本申请的实施例通过对目标字线连接的存储单元执行写入操作，采用强制灌电流方式将数据写入干扰字线连接的存储单元，然后对干扰字线不断进行开启和关断，从而对目标字线连接的存储单元上写入的内容产生干扰；这种测试手段可以放大存在潜在泄漏或短路的两条相邻字线漏电的电压差，从而检测出由于工艺制程差异导致两个存储单元的部分靠在一起而产生的双存储单元失效，从而可避免产品良率降低。
附图说明
图1是根据本申请第一实施方式的存储器结构示意图；
图2是根据本申请第二实施方式的存储器结构示意图；
图3是根据本申请第三实施方式的存储器检测方法流程图；
图4是根据本申请第四实施方式的存储器检测方法的各步骤处理示意图；
图5是根据本申请第五实施方式的存储器检测方法的各步骤处理示意图；
图6是根据本申请第六实施方式的存储器经检测后存在双存储单元失效情形的示意图；
图7是根据本申请第七实施方式的存储器检测装置结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请的概念。
参考图1，存储器100包括多个存储单元101、多条相互分立的位线102以及多条相互分立的字线103，每条位线102连接若干个存储单元101，每条字线103连接若干个存储单元101，且每一存储单元101与相应的一位线102以及一字线103连接，存储器100还具有多条互补位线(未标示)，每一互补位线与相应的一位线102的电平相位相反；存储器100还包括多个感测放大器104，每一感测放大器104与一位线102以及一互补位线电耦合，且感测放大器104包括提供低电位电压的电源线以及提供高电位电压的电源线。字线103沿X轴方向并列间隔分布，且沿Y轴方向延伸；位线102沿Y轴方向并列间隔分布，且沿X轴方向延伸，X轴方向不同于Y轴方向，即X轴方向与Y轴方向之间的夹角大于0°小于180°，可选的实施例中，X轴垂直于Y轴。
参考图2，提供衬底200，作为示例，衬底200可以包括但不仅限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底。优选地，本实施例中，衬底200优选为单晶硅衬底或多晶硅衬底。更为优选地，衬底200可以是硅衬底或轻掺杂的硅衬底，譬如N型多晶硅衬底或P型多晶硅衬底。
在一实施例中，参考图2，衬底200上形成有延伸至衬底200内的沟槽隔离结构210，沟槽隔离结构210具体可通过在衬底200内开设隔离深槽并在隔离深槽内填充隔离材料所形成。具体的，沟槽隔离结构210包括氮化硅、氧化硅、氮氧化硅等隔离材料中的一种或几种，在本实施例中，沟槽隔离结构210包括氧化硅。通过沟槽隔离结构210在衬底200上划分出多个独立的区域以形成有源区220。通过同一字线103可同时控制多个有源区220的通断。
在一实施例中，在有源区220上形成位线连接柱240和第一连接柱230，位线连接柱240和第一连接柱230高于衬底200，且位线连接柱240与位线102连接；第一连接柱230与存储单元101连接。位线连接柱240和第一连接柱230的四周具有隔离介质层250。在字线103的表面形成有一层绝缘层，该绝缘层可以是氮化硅(图中未示出)。这里需要说明的是，本申请实施例中字线103是埋入式结构，是埋入在衬底200内部的，在图1中应该看不到，图1中为了便于理解埋入式字线103在存储器100中的形状位置，所以标注出了字线103。
参考图3，本申请实施例的第一方面提供一种存储器检测方法，可包括以下步骤：步骤S101,初始化存储单元阵列中的全部存储单元；通过初始化存储单元可以激活存储单元，这样可对存储单元写入数据。
步骤S103,确定若干条目标字线，相邻的两条目标字线之间具有若干条干扰字线；
步骤S105,开启目标字线，对目标字线连接的存储单元执行写入操作；
步骤S108,对干扰字线进行若干次反复开启和关断；
步骤S111,对目标字线连接的存储单元执行读取操作。
一些实施例中，步骤S108对干扰字线进行若干次反复开启和关断包括：采用强制灌电流的方式，对干扰字线连接的存储单元执行写入操作。
本申请的实施例通过对目标字线连接的存储单元执行写入操作，采用强制灌电流方式将数据写入干扰字线连接的存储单元，然后对干扰字线不断进行开启和关断，从而对目标字线连接的存储单元上写入的内容产生干扰；这种测试手段可以放大存在潜在泄漏或短路的两条相邻字线漏电的电压差，从而检测出由于工艺制程差异导致两个存储单元的部分靠在一起而产生的双存储单元失效，从而可避免产品良率降低。
采用灌电流的方式将需要反复开启和关断(stress)的三条干扰字线连接的存储单元强制写“0”或写“1”，可避免其他因素的干扰。灌入电流的时候可有效切换到需要执行stress操作的干扰字线，消除了对目标字线连接的存储单元写入数据的影响。
一些实施例中，步骤S108对干扰字线进行若干次反复开启和关断之前，还包括：
步骤S106，刷新对目标字线连接的存储单元执行写入操作之后的存储单元阵列。
一些实施例中，步骤S106刷新对目标字线连接的存储单元执行写入操作之后的存储单元阵列之后还包括：
步骤S107，对存储单元阵列中的全部存储单元进行调压，以增大干扰字线连接的存储单元与目标字线连接的存储单元之间的电压差。
一些实施例中，步骤S108对干扰字线进行若干次反复开启和关断之后还包括：
步骤S109，将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启。
一些实施例中，步骤S111对目标字线连接的存储单元执行读取操作之前还包括：
步骤S110，刷新将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启之后的存储单元阵列。
一些实施例中，步骤S105对目标字线连接的存储单元执行写入操作包括：对目标字线连接的存储单元执行写入操作的数据为0或1；采用第一顺序模式将数据逐条写入目标字线连接的存储单元。
一些实施例中，步骤S105对目标字线连接的存储单元执行写入操作还包括：开启其中一条目标字线，将数据写入开启的目标字线所连接的存储单元，待写完开启的目标字线所连接的存储单元后，关闭开启的目标字线；然后再开启下一条目标字线，执行写入操作，直至写入全部目标字线连接的存储单元。
一些实施例中，步骤S111对目标字线连接的存储单元执行读取操作包括：开启其中一条目标字线，读取开启的目标字线所连接的存储单元，读完开启的目标字线所连接的存储单元后，关闭开启的目标字线；然后再开启下一条目标字线，执行读取操作，直至读取全部目标字线连接的存储单元。
一些实施例中，相邻的两条目标字线之间设有三条干扰字线。
一些实施例中，步骤S107对存储单元阵列中的全部存储单元进行调压，以增大干扰字线连接的存储单元与目标字线连接的存储单元之间的电压差，包括：对目标字线连接的存储单元执行写入操作的数据为0时，对存储单元阵列中的全部存储单元的电容上极板电压调压至第一电压(VSS)；对目标字线连接的存储单元执行写入操作的数据为1时，对存储单元阵列中的全部存储单元的电容上极板电压调压至第二电压(VARY)；第一电压小于第二电压。
在本申请提供的一个实施例中，存储器包括多个数量的字线，多个数量的字线中包括目标字线和干扰字线，可以理解的是，本实施例中，相邻的两个目标字线间可设置有三个干扰字线。需要注意的是，本申请实施例提供的检测方法，包括但不限于上述的布置方式，即相邻的两个目标字线间，可以按需布置一定数量的干扰字线。
本申请的一实施例提供的检测方法，参考图4，包括以下步骤：
步骤S201,初始化存储单元阵列中的全部存储单元,以激活存储单元。
步骤S203,确定若干条目标字线，相邻的两条目标字线之间具有若干条干扰字线。基于相邻的两个目标字线间可设置有三个干扰字线的布置方式，可对干扰字线进行编号，编号满足条件式X＝X+4，基于该条件式，可分别利用0/4/8/C…对目标字线进行编号，并分别利用1/5/9/D…,2/6/A/E…或3/7/B/F…对干扰字线进行编号。
步骤S205,开启目标字线，对目标字线连接的存储单元执行写入操作。本实施例中，采用Y方向页写入(Y-Page Write)方式对编号为0/4/8/C…的字线连接的存储单元写入数据，写入数据为0。例如，可先开启其中一条目标字线，该目标字线的编号为0，将数据(0)按Y方向顺序依次写入该开启的目标字线(编号为0)所连接的存储单元，待写完该开启的目标字线所连接的存储单元后，关闭开启的目标字线(编号为0)；然后再开启下一条目标字线，例如该目标字线的编号为4，执行写入操作(写入数据为0)，直至写入全部目标字线连接的存储单元。
步骤S206，刷新对目标字线连接的存储单元执行写入操作之后的存储单元阵列。一些实施例中，可以按8K进行刷新，8K是按照预设一次刷新N个存储单元的方式，即在存储单元总数为8000N的情况下通过8000次刷新所有的存储单元，直至将存储单元阵列都刷新一次。
步骤S207，对存储单元阵列中的全部存储单元进行调压，以增大干扰字线连接的存储单元与目标字线连接的存储单元之间的电压差。一些实施例中，对存储单元阵列中的全部存储单元的电容上极板电压(VPLT)调节至第一电压(VSS)；例如第一电压(VSS)可以为0V。
步骤S208,对干扰字线进行若干次反复开启和关断。此时可采用强制灌电流方式，例如采用外接电源将0/1写入干扰字线连接的存储单元，这样比一般的测试模式，即需要一步一步调节电压以达到目标值的测试模式更快捷，也有效弥补了内部电源写入不足等其他因素的干扰。
步骤S209，将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值(default值为0.5V)，感测放大器保持开启。这样可避免因其他因素造成的不必要的影响。
例如，对编号为1的干扰字线连接的存储单元的电容下极板电压采用强制灌电流方式驱使到1.0V，干扰字线连接的存储单元的电容上极板电压已调压降为0V，此时编号为1的干扰字线连接的存储单元的电容上下极板最大电压差为1.0-0＝1.0V。当编号为0的目标字线连接的存储单元的电容上极板电压(VPLT)已恢复至预设的默认值(default)，即默认值为0.5V,写入数据为0后，编号为0的目标字线连接的存储单元的电容上下极板电压差为0-0.5＝-0.5V。因此，编号为1的干扰字线连接的存储单元与编号为0的目标字线连接的存储单元之间的最大漏电电压差为1.0-(-0.5)＝1.5V。同理，对编号为2或3的干扰字线连接的存储单元重复以上步骤，即采用外接电源将0/1写入，这样与相邻的目标字线连接的存储单元之间的最大漏电电压差为1.5V，并进行若干次反复开启和关断，如此重复可对目标字线连接的存储单元进行干扰，从而可以有效测试存在潜在因工艺制程差异导致相邻字线短路或有泄漏状况而失效的存储单元。
步骤S210，再次刷新将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启之后的存储单元阵列。一些实施例中，可以按8K进行刷新，8K是按照预设一次刷新N个存储单元的方式，即在存储单元总数为8000N的情况下通过8000次刷新所有的存储单元，直至将存储单元阵列都再刷新一次。
步骤S211,对目标字线连接的存储单元执行读取操作。本实施例中，采用Y方向页读取(Y-Page Read)方式对编号为0/4/8/C…的字线连接的存储单元读取数据。例如，可先开启其中一条目标字线，该目标字线的编号为0，按Y方向顺序依次读取该开启的目标字线(编号为0)所连接的存储单元，待读完该开启的目标字线所连接的存储单元后，关闭开启的目标字线(编号为0)；然后再开启下一条目标字线，该目标字线的编号为4，执行读取操作(正常状态的存储单元的存储数据为0)，直至读完全部目标字线连接的存储单元。利用SA(sensing amplifier感测放大器)读取与目标字线连接的存储单元上的存储数据，此时若读取目标字线连接的存储单元内存储的数据为0，则判定目标字线连接的存储单元为正常状态；若读取的是1，则判定与目标字线连接的存储单元受到干扰失效了。
重复以上步骤203-211，可循环到对其他的字线所连接的存储单元进行检测，这样可覆盖存储单元阵列中的全部存储单元，由此可判定所有的存储单元是否存在受到干扰失效的情况。
本申请的一实施例提供的检测方法，参考图5，包括以下步骤：
步骤S301,初始化存储单元阵列中的全部存储单元。
步骤S303,确定若干条目标字线，相邻的两条目标字线之间具有若干条干扰字线。基于相邻的两个目标字线间可设置有三个干扰字线的布置方式，可对干扰字线进行编号，编号满足条件式X＝X+4，基于该条件式，可分别利用0/4/8/C…对目标字线进行编号，并分别利用1/5/9/D…,2/6/A/E…或3/7/B/F…对干扰字线进行编号。
步骤S305,开启目标字线，对目标字线连接的存储单元执行写入操作。本实施例中，采用Y方向页写入(Y-Page Write)方式对编号为0/4/8/C…的字线连接的存储单元写入数据，写入数据为1。例如，可先开启其中一条目标字线，该目标字线的编号为0，将数据(1)按Y方向顺序依次写入该开启的目标字线(编号为0)所连接的存储单元，待写完该开启的目标字线所连接的存储单元后，关闭开启的目标字线(编号为0)；然后再开启下一条目标字线，例如该目标字线的编号为4，执行写入操作(写入数据为1)，直至写入全部目标字线连接的存储单元。
步骤S306，刷新对目标字线连接的存储单元执行写入操作之后的存储单元阵列。一些实施例中，可以按8K进行刷新，8K是按照预设一次刷新N个存储单元的方式，即在存储单元总数为8000N的情况下通过8000次刷新所有的存储单元，直至将存储单元阵列都刷新一次。
步骤S307，对存储单元阵列中的全部存储单元进行调压，以增大干扰字线连接的存储单元与目标字线连接的存储单元之间的电压差。一些实施例中，对存储单元阵列中的全部存储单元的电容上极板电压调节至第二电压(VARY)；例如第二电压(VARY)可以为1V。
步骤S308,对干扰字线进行若干次反复开启和关断。此时可采用强制灌电流方式，例如采用外接电源将0/1写入干扰字线连接的存储单元，这样比一般的测试模式，即需要一步一步调节电压以达到目标值的测试模式更快捷，也有效弥补了内部电源写入不足等其他因素的干扰。
步骤S309，将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值(default值为0.5V)，感测放大器保持开启。这样可避免因其他因素造成的不必要的影响。
例如，对编号为1的干扰字线连接的存储单元的电容下极板电压采用强制灌电流方式驱使到0V，干扰字线连接的存储单元的电容上极板电压已调压上升至1V，此时编号为1的干扰字线连接的存储单元的电容上下极板最小电压差为0-1.0＝-1.0V。当编号为0的目标字线连接的存储单元的电容上极板电压(VPLT)已恢复至预设的默认值(default)，即默认值(default)为0.5V,写入数据为1后，编号为0的目标字线连接的存储单元的电容上下极板电压差为1-0.5＝0.5V。因此，编号为1的干扰字线连接的存储单元与编号为0的目标字线连接的存储单元之间的最大漏电电压差为0.5-(-1.0)＝1.5V。同理，对编号为2或3的干扰字线连接的存储单元重复以上步骤，即采用外接电源将0/1写入，这样与相邻的目标字线连接的存储单元之间的最大漏电电压差为1.5V，并进行若干次反复开启和关断，如此重复可对目标字线连接的存储单元进行干扰，从而可以有效测试存在潜在因工艺制程差异导致相邻字线短路或有泄漏状况而失效的存储单元。
步骤S310，再次刷新将全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启之后的存储单元阵列。一些实施例中，可以按8K进行刷新，8K是按照预设一次刷新N个存储单元的方式，即在存储单元总数为8000N的情况下通过8000次刷新所有的存储单元，直至将存储单元阵列都再刷新一次。
步骤S311,对目标字线连接的存储单元执行读取操作。本实施例中，采用Y方向页读取(Y-Page Read)方式对编号为0/4/8/C…的字线连接的存储单元读取数据。例如，可先开启其中一条目标字线，该目标字线的编号为0，按Y方向顺序依次读取该开启的目标字线(编号为0)所连接的存储单元，待读完该开启的目标字线所连接的存储单元后，关闭开启的目标字线(编号为0)；然后再开启下一条目标字线，该目标字线的编号为4，执行读取操作(正常状态的存储单元的存储数据为1)，直至读完全部目标字线连接的存储单元。利用SA(sensing amplifier感测放大器)读取与目标字线连接的存储单元上的存储数据，此时若读取目标字线连接的存储单元内存储的数据为1，则判定目标字线连接的存储单元为正常状态；若读取的是0，则判定与目标字线连接的存储单元受到干扰失效了。
重复以上步骤303-311，可循环到对其他的字线所连接的存储单元进行检测，这样可覆盖存储单元阵列中的全部存储单元，由此可判定所有的存储单元是否存在受到干扰失效的情况。
通过执行本申请实施例提供的上述存储器检测方法，对存储单元阵列中的全部存储单元进行检测，参考图6，存在以下几种双存储单元(双位元Twin Bit颗粒)失效的情形：
1、RDB(ROW DOUBLE BITS,双排位线)：
在相同字线(X向)下，Y向相邻的两个位线连接的双存储单元失效。
2、CDB(COLUMN DOUBLE BITS,双栏位线，相同的有源区AA)：
相同位线和相同的有源区AA，具有Y向相邻的两个字线连接的双存储单元失效。
3、ICDB(ISO COLUMN DOUBLE BITS,隔离双栏位线，不同的有源区AA)：
相同位线(Y向)和不同的有源区AA，具有X向相邻的两个字线连接的双存储单元失效。
4、GDB(GATE DOUBLE BITS,栅极双位线)：
在相邻的位线(Y向)下，如图6所示的对角方向，2个字线的尾数可能是奇数、偶数的组合，也可能是偶数、奇数的组合，该2个字线连接的双存储单元失效。
5、HDB(HORIZONTAL DOUBLE BITS,横向双位线)：
两个存储单元在水平方向(平行于位线方向)处于相邻位置，具有相邻的Y向，X向相差2的两个字线连接的双存储单元失效。
6、VDB(VERTICAL DOUBLE BITS,竖向双位线)：
两个存储单元在垂直方向(平行于字线方向)处于相邻位置，具有相邻的X向，Y向相差2的两个字线连接的双存储单元失效。
7、DDB(DIAGONAL DOUBLE BITS,斜向双位线)：
在相邻的位线(Y向)下，如图6所示的对角方向，2个字线的尾数可能是奇数、偶数的组合，也可能是偶数、奇数的组合，该2个字线连接的双存储单元失效。
采用灌电流的方式将需要反复开启和关断(stress)的三条干扰字线连接的存储单元强制写“0”或写“1”，可避免其他因素的干扰。灌入电流的时候可有效切换到需要执行stress操作的干扰字线，消除了对目标字线连接的存储单元写入数据的影响。然后对干扰字线不断进行开启和关断，从而对目标字线连接的存储单元上写入的内容产生干扰；这种测试手段可以放大存在潜在泄漏或短路的两条相邻字线漏电的电压差，从而检测出由于工艺制程差异导致两个存储单元的部分靠在一起而产生的双存储单元失效，有效剔除存在潜在双位元(Twin Bit)颗粒失效的不良品。从而可避免产品良率降低。随着产品的后续量产，简化了人工操作成本，提高了产品后段测试的产品良率；并降低了生产成本，提高了线上测试效率。
本申请的第二方面提供一种存储器检测装置，参考图7，包括：初始模块710，用于初始化存储单元阵列中的全部存储单元；分析模块720，用于确定若干条目标字线，相邻的两条目标字线之间具有若干条干扰字线；第一写入模块730，用于开启目标字线，对目标字线连接的存储单元执行写入操作；控制模块740，用于对干扰字线执行若干次反复开启和关断；读取模块750，用于对目标字线连接的存储单元执行读取操作；其中，控制模块740包括第二写入模块741，第二写入模块741用于对干扰字线采用强制灌电流的方式，对干扰字线连接的存储单元执行写入操作。
一些实施例中，存储器检测装置还包括：第一刷新模块，用于刷新对目标字线连接的存储单元执行写入操作之后的存储单元阵列。
一些实施例中，存储器检测装置还包括：第一调节模块，用于对存储单元阵列中的全部存储单元进行调压，以增大干扰字线连接的存储单元与目标字线连接的存储单元之间的电压差。
一些实施例中，存储器检测装置还包括：第二调节模块，用于将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启。
一些实施例中，存储器检测装置还包括：第二刷新模块，用于刷新将存储单元阵列中的全部存储单元的电容上极板电压恢复至设置的默认值，感测放大器保持开启之后的存储单元阵列。
本申请的第三方面提供一种计算机设备，包括存储器和处理器，存储器上存储有能够在处理器上运行的计算机程序，其中，处理器执行程序时实现存储器检测方法的步骤。
本申请的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，其中，计算机程序被处理器执行时实现存储器检测方法的步骤。
应当理解的是，本申请的上述具体实施方式仅仅用于示例性说明或解释本申请的原理，而不构成对本申请的限制。因此，在不偏离本申请的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。此外，本申请所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (17)

1.一种存储器检测方法，其特征在于，包括：
初始化存储单元阵列中的全部存储单元；
确定若干条目标字线，相邻的两条所述目标字线之间具有若干条干扰字线；
开启所述目标字线，对所述目标字线连接的存储单元执行写入操作；
对所述干扰字线进行若干次反复开启和关断；
对所述目标字线连接的存储单元执行读取操作；其中，
采用强制灌电流的方式，对所述干扰字线连接的存储单元执行写入操作。
2.根据权利要求1所述的方法，其特征在于，对所述干扰字线进行若干次反复开启和关断之前，还包括：
刷新对所述目标字线连接的存储单元执行写入操作之后的所述存储单元阵列。
3.根据权利要求2所述的方法，其特征在于，刷新对所述目标字线连接的存储单元执行写入操作之后的所述存储单元阵列之后还包括：
对存储单元阵列中的全部存储单元进行调压，以增大所述干扰字线连接的存储单元与所述目标字线连接的存储单元之间的电压差。
4.根据权利要求3所述的方法，其特征在于，对所述干扰字线进行若干次反复开启和关断之后还包括：
将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启。
5.根据权利要求4所述的方法，其特征在于，对所述目标字线连接的存储单元执行读取操作之前还包括：
刷新将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启之后的所述存储单元阵列。
6.根据权利要求3所述的方法，其特征在于，对所述目标字线连接的存储单元执行写入操作包括：
对所述目标字线连接的存储单元执行写入操作的数据为0或1；
采用第一顺序模式将所述数据逐条写入所述目标字线连接的存储单元。
7.根据权利要求6所述的方法，其特征在于，对所述目标字线连接的存储单元执行写入操作还包括：
开启其中一条所述目标字线，将所述数据写入所述开启的目标字线连接的存储单元，写完所述开启的目标字线所连接的存储单元后，关闭所述开启的目标字线；
然后再开启下一条所述目标字线，执行所述写入操作，直至写入全部所述目标字线连接的存储单元。
8.根据权利要求6所述的方法，其特征在于，对所述目标字线连接的存储单元执行读取操作包括：
开启其中一条所述目标字线，读取所述开启的目标字线所连接的存储单元，读完所述开启的目标字线所连接的存储单元后，关闭所述开启的目标字线；然后再开启下一条所述目标字线，执行所述读取操作，直至读取全部所述目标字线连接的存储单元。
9.根据权利要求1所述的方法，其特征在于，相邻的两条所述目标字线之间设有三条干扰字线。
10.根据权利要求6所述的方法，其特征在于，所述对存储单元阵列中的全部存储单元进行调压，以增大所述干扰字线连接的存储单元与所述目标字线连接的存储单元之间的电压差，包括：
对所述目标字线连接的存储单元执行写入操作的数据为0时，将存储单元阵列中的全部存储单元的电容上极板电压调节至第一电压；
对所述目标字线连接的存储单元执行写入操作的数据为1时，将存储单元阵列中的全部存储单元的电容上极板电压调节至第二电压；
所述第一电压小于所述第二电压。
11.一种存储器检测装置，其特征在于，包括：
初始模块，用于初始化存储单元阵列中的全部存储单元；
分析模块，用于确定若干条目标字线，相邻的两条所述目标字线之间具有若干条干扰字线；
第一写入模块，用于开启所述目标字线，对所述目标字线连接的存储单元执行写入操作；
控制模块，用于对所述干扰字线执行若干次反复开启和关断；
读取模块，用于对所述目标字线连接的存储单元执行读取操作；其中，
所述控制模块包括第二写入模块，所述第二写入模块用于采用强制灌电流的方式，对所述干扰字线连接的存储单元执行写入操作。
12.根据权利要求11所述的检测装置，其特征在于，还包括：
第一刷新模块，用于刷新对所述目标字线连接的存储单元执行写入操作之后的所述存储单元阵列。
13.根据权利要求12所述的检测装置，其特征在于，还包括：
第一调节模块，用于对存储单元阵列中的全部存储单元进行调压，以增大所述干扰字线连接的存储单元与所述目标字线连接的存储单元之间的电压差。
14.根据权利要求13所述的检测装置，其特征在于，还包括：
第二调节模块，用于将存储单元阵列中的全部存储单元的电容上极板电压恢复至预设的默认值，感测放大器保持开启。
15.根据权利要求14所述的检测装置，其特征在于，还包括：
第二刷新模块，用于刷新将存储单元阵列中的全部存储单元的电容上极板电压恢复至设置的默认值，所述感测放大器保持开启之后的所述存储单元阵列。
16.一种计算机设备，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，其中，所述处理器执行所述计算机程序时实现权利要求1-10任意一项所述存储器检测方法的步骤。
17.一种计算机可读存储介质，其上存储有计算机程序，其中，所述计算机程序被处理器执行时实现权利要求1-10任意一项所述存储器检测方法的步骤。
CN202210030575.2A 2022-01-12 2022-01-12 存储器检测方法及其装置 Pending CN114496048A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210030575.2A CN114496048A (zh) 2022-01-12 2022-01-12 存储器检测方法及其装置
US17/700,871 US11929108B2 (en) 2022-01-12 2022-03-22 Memory detection method, computer device and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210030575.2A CN114496048A (zh) 2022-01-12 2022-01-12 存储器检测方法及其装置

Publications (1)

Publication Number Publication Date
CN114496048A true CN114496048A (zh) 2022-05-13

Family

ID=81510993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210030575.2A Pending CN114496048A (zh) 2022-01-12 2022-01-12 存储器检测方法及其装置

Country Status (2)

Country Link
US (1) US11929108B2 (zh)
CN (1) CN114496048A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116486894A (zh) * 2023-06-25 2023-07-25 长鑫存储技术有限公司 半导体存储装置的测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315293B2 (ja) * 1995-01-05 2002-08-19 株式会社東芝 半導体記憶装置
CN112798940A (zh) 2021-03-19 2021-05-14 普冉半导体(上海)股份有限公司 一种芯片测试筛选方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116486894A (zh) * 2023-06-25 2023-07-25 长鑫存储技术有限公司 半导体存储装置的测试方法
CN116486894B (zh) * 2023-06-25 2023-11-07 长鑫存储技术有限公司 半导体存储装置的测试方法

Also Published As

Publication number Publication date
US11929108B2 (en) 2024-03-12
US20230223070A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US20230413511A1 (en) Method of Operating Semiconductor Memory Device with Floating Body Transistor Using Silicon Controlled Rectifier Principle
US5959879A (en) Ferroelectric memory devices having well region word lines and methods of operating same
US7688660B2 (en) Semiconductor device, an electronic device and a method for operating the same
KR100650244B1 (ko) 게이트 다이오드 메모리 셀, 메모리 어레이 및 게이트다이오드 메모리 셀에 대한 기록 방법
US7085153B2 (en) Semiconductor memory cell, array, architecture and device, and method of operating same
US7274593B2 (en) Nonvolatile ferroelectric memory device
US7728369B2 (en) Nonvolatile ferroelectric memory device
US20030235095A1 (en) Semiconductor memory device with an improved memory cell structure and method of operating the same
US20210217454A1 (en) Memory cell, memory cell arrangement, and methods thereof
WO2001069602A2 (en) Ferroelectric memory and method of operating same
JP4161951B2 (ja) 強誘電体メモリ装置
US11527551B2 (en) Memory cell arrangements and methods thereof
US9384814B2 (en) Thyristor memory and methods of operation
US7710759B2 (en) Nonvolatile ferroelectric memory device
JP2000067597A (ja) 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法
US11443792B1 (en) Memory cell, memory cell arrangement, and methods thereof
CN114496048A (zh) 存储器检测方法及其装置
US7352605B2 (en) Nonvolatile ferroelectric memory device and method thereof
US6404667B1 (en) 2T-1C ferroelectric random access memory and operation method thereof
US6618284B2 (en) Semiconductor memory and method for driving the same
US7583538B2 (en) Semiconductor memory and read method of the same
US7366027B2 (en) Method and apparatus for erasing memory
US6680861B2 (en) Ferroelectric memory and a test method thereof
US11475935B1 (en) Memory cell arrangement and methods thereof
US20100296327A1 (en) Techniques for providing a direct injection semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination