CN114490484A - Adas域和信息娱乐域一体化柔性芯片 - Google Patents
Adas域和信息娱乐域一体化柔性芯片 Download PDFInfo
- Publication number
- CN114490484A CN114490484A CN202210080486.9A CN202210080486A CN114490484A CN 114490484 A CN114490484 A CN 114490484A CN 202210080486 A CN202210080486 A CN 202210080486A CN 114490484 A CN114490484 A CN 114490484A
- Authority
- CN
- China
- Prior art keywords
- module
- core
- domain
- main
- main core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100034112 Alkyldihydroxyacetonephosphate synthase, peroxisomal Human genes 0.000 title claims abstract description 16
- 101000799143 Homo sapiens Alkyldihydroxyacetonephosphate synthase, peroxisomal Proteins 0.000 title claims abstract description 16
- 238000000848 angular dependent Auger electron spectroscopy Methods 0.000 title claims abstract description 16
- 238000003745 diagnosis Methods 0.000 claims abstract description 18
- 238000004364 calculation method Methods 0.000 claims abstract description 7
- 238000013528 artificial neural network Methods 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000013527 convolutional neural network Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000005457 optimization Methods 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000013135 deep learning Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明涉及一种ADAS域和信息娱乐域一体化柔性芯片，包括：开放式硬件平台和不同算力柔性平台，开放式硬件平台用于镶嵌并运行多组带有单独算力的核心，开放式硬件平台包括：主核心模块、随机储存模块、快闪储存器模块、数据速率存储模块、嵌入式多媒体卡模块、PCIE3/4/5总线连接模块、以及多个核心算力模块；主核心模块包括：主CPU、安全安保模块、诊断模块；主核心模块上设置有多个PCIE数据交换总线接口，多个核心算力模块通过PCIE3/4/5总线连接模块与对应的PCIE数据交换总线接口连接；不同算力柔性平台用于动态分配开放式硬件平台上多个核心算力模块的性能资源；本发明的优点是：适当算力单元封装成一个独立的核心，该核心通过PCIE3/4/5集成在一起，共享主核心DDR内存。
Description
技术领域
本发明涉及汽车域控制器技术领域，具体涉及一种ADAS(地址)域和信息娱乐域一体化柔性芯片。
背景技术
现有低端信息娱乐域控制器如MTK算力在20KDMIPS左右。现有高端如高通8155算力在120K DIMPS,参考未来特斯拉Tesla集成ADAS域控制器算力在800KDMIPS。现有NPU算力50-1000T FLOPS之间。现有L2算力50T左右。未来L3 L4算力1000T-2000T左右。中国市场主流销售车型价格区间在5-30万之间，对应未来市场域控制器销售价格区间600-9000元之间，面对如此巨大跨度区间的市场，用一款芯片很难满足市场需求。
发明内容
鉴于上述问题，本发明的目的是提供一种ADAS域和信息娱乐域一体化柔性芯片，用于建立一个柔性可累加的灵活模组，以适应国内市场甚至全球市场不同客户(高、中、低、极低成本客户)的需求，以克服上述现有技术的不足。
本发明提供的ADAS域和信息娱乐域一体化柔性芯片，包括：开放式硬件平台和不同算力柔性平台，所述开放式硬件平台用于镶嵌并运行多组带有单独算力的核心，所述开放式硬件平台包括：主核心模块、随机储存模块、快闪储存器模块、数据速率存储模块、嵌入式多媒体卡模块、PCIE3/4/5总线连接模块、以及多个核心算力模块；
所述主核心模块分别与随机储存模块、快闪储存器模块、数据速率存储模块、嵌入式多媒体卡模块、PCIE3/4/5总线连接模块连接；
所述主核心模块包括：主CPU、安全安保模块、诊断模块，所述主CPU分别与安全安保模块、诊断模块连接；
所述主核心模块上设置有多个PCIE数据交换总线接口，多个核心算力模块通过PCIE3/4/5总线连接模块与对应的PCIE数据交换总线接口连接；
所述核心算力模块包括：次核心模块、网络服务模块、GPU、CPU、导航处理器模块、诊断模块、安全安保模块，所述次核心模块分别与网络服务模块、GPU、CPU、导航处理器模块、诊断模块、安全安保模块连接；
所述不同算力柔性平台用于动态分配开放式硬件平台上多个核心算力模块的性能资源；所述不同算力柔性平台包括：虚拟机监控模块、操作***选择模块、Arm神经网络框架模块、硬数组逻辑装置模块、实时操作***模块、以及多个用于储存汽车安全完整性等级模块的Container容器模块。
作为本发明的优选结构，所述主核心模块为独立的安全岛，所述主核心模块用于处理核心算力模块的算力结果，所述随机储存模块用于作为主核心模块的随机存储器，所述快闪储存器模块用于作为主核心模块的程序存储器，所述数据速率存储模块用于作为主核心模块的DDR存储器芯片；所述嵌入式多媒体卡模块用于作为主核心模块的嵌入式多媒体卡，所述PCIE3/4/5总线连接模块用于将多个核心算力模块与主核心模块集成在一起，共享主核心模块的DDR内存，多个所述核心算力模块用于运算主核心模块分配的变量部分。
作为本发明的优选结构，所述次核心模块为独立的安全岛，所述次核心模块用于处理汽车的功能安全、功能诊断、车身控制，数据监控，分层线程监控，多核心控制，所述网络服务模块用于作为次核心模块的网络服务，所述导航处理器模块用于作为次核心模块的导航处理器。
作为本发明的优选结构，所述安全安保模块用于对主CPU、GPU和CPU进行保护、所述诊断模块用于对主CPU、GPU和CPU进行诊断。
作为本发明的优选结构，所述虚拟机监控模块用于对不同ASIL级别动态Container容器模块技术和CPU/GPU动态负载均衡，所述操作***选择模块用于Linux/Android***的选择，所述Arm神经网络框架模块用于作为操作***选择模块的神经网络框架，所述硬数组逻辑装置模块用于作为操作***选择模块的硬件抽象层，所述实时操作***模块作为操作***选择模块的实时多任务操作器。
作为本发明的优选结构，所述不同算力柔性平台还包括有主流神经网络CNN/RNN/LSTM模块、深度学习框架Caffe/Tensorflow/Keras模块、网络裁剪/压缩工具模块、以及Android NNAPI***级优化模块。
作为本发明的优选结构，所述Container容器模块储存的汽车安全完整性等级模块为ASIL-B App等级时，所述Container容器模块内还设置有用于图像分类的实现图像分类模块。
作为本发明的优选结构，所述Container容器模块储存的汽车安全完整性等级模块为应用等级时，所述Container容器模块内还设置有用于网络交换的开放神经网络交换模块。
本发明的优点及积极效果是：
1、本发明把适当算力单元封装成一个独立的核心，该核心通过PCIE3/4/5(49.2GB/s带宽)集成在一起，共享主核心DDR内存。
2、本发明通过不同客户需求级联不同数量Way Core,以满足差异化需求。显然这种设计方式会因为PCIE数据交换总线接口导致额外投资开销。但量产后，这一开销会被逐步分摊。其中主核心Main core具备不同种类内存/存储接口方式，以便适应不同种类操作***OS的需求。
3、本发明在开放式硬件平台基础上通过不同算力柔性平台，实现不同ASIL级别动态Container容器技术和CPU/GPU动态负载均衡。
附图说明
通过参考以下结合附图的说明，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
图1为根据本发明实施例的开放式硬件平台原理图。
图2为根据本发明实施例的不同算力柔性平台原理图。
具体实施方式
在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
图1-2示出了根据本发明实施例的整体结构示意图。
如图1-2所示，本发明实施例提供的ADAS域和信息娱乐域一体化柔性芯片，包括：开放式硬件平台和不同算力柔性平台，所述开放式硬件平台用于镶嵌并运行多组带有单独算力的核心，所述开放式硬件平台包括：主核心模块、随机储存模块、快闪储存器模块、数据速率存储模块、嵌入式多媒体卡模块、PCIE3/4/5总线连接模块、以及多个核心算力模块；
本实施例中的主核心模块分别与随机储存模块、快闪储存器模块、数据速率存储模块、嵌入式多媒体卡模块、PCIE3/4/5总线连接模块连接；
本实施例中的主核心模块包括：主CPU、安全安保模块、诊断模块，所述主CPU分别与安全安保模块、诊断模块连接；
本实施例中的主核心模块上设置有多个PCIE数据交换总线接口，多个核心算力模块通过PCIE3/4/5总线连接模块与对应的PCIE数据交换总线接口连接；
本实施例中的核心算力模块包括：次核心模块、网络服务模块、GPU、CPU、导航处理器模块、诊断模块、安全安保模块，所述次核心模块分别与网络服务模块、GPU、CPU、导航处理器模块、诊断模块、安全安保模块连接；
本实施例中的不同算力柔性平台用于动态分配开放式硬件平台上多个核心算力模块的性能资源；所述不同算力柔性平台包括：虚拟机监控模块、操作***选择模块、Arm神经网络框架模块、硬数组逻辑装置模块、实时操作***模块、以及多个用于储存汽车安全完整性等级模块的Container容器模块。
本实施例中的主核心模块为独立的安全岛，所述主核心模块用于处理核心算力模块的算力结果，所述随机储存模块用于作为主核心模块的随机存储器，所述快闪储存器模块用于作为主核心模块的程序存储器，所述数据速率存储模块用于作为主核心模块的DDR存储器芯片；所述嵌入式多媒体卡模块用于作为主核心模块的嵌入式多媒体卡，所述PCIE3/4/5总线连接模块用于将多个核心算力模块与主核心模块集成在一起，共享主核心模块的DDR内存，多个所述核心算力模块用于运算主核心模块分配的变量部分。
本实施例中的次核心模块为独立的安全岛，所述次核心模块用于处理汽车的功能安全、功能诊断、车身控制，数据监控，分层线程监控，多核心控制，所述网络服务模块用于作为次核心模块的网络服务，所述导航处理器模块用于作为次核心模块的导航处理器。
本实施例中的安全安保模块用于对主CPU、GPU和CPU进行保护、所述诊断模块用于对主CPU、GPU和CPU进行诊断。
本实施例中的虚拟机监控模块用于对不同ASIL级别动态Container容器模块技术和CPU/GPU动态负载均衡，所述操作***选择模块用于Linux/Android***的选择，所述Arm神经网络框架模块用于作为操作***选择模块的神经网络框架，所述硬数组逻辑装置模块用于作为操作***选择模块的硬件抽象层，所述实时操作***模块作为操作***选择模块的实时多任务操作器。
本实施例中的不同算力柔性平台还包括有主流神经网络CNN/RNN/LSTM模块、深度学习框架Caffe/Tensorflow/Keras模块、网络裁剪/压缩工具模块、以及Android NNAPI***级优化模块。
本实施例中的Container容器模块储存的汽车安全完整性等级模块为ASIL-B App等级时，所述Container容器模块内还设置有用于图像分类的实现图像分类模块。
本实施例中的Container容器模块储存的汽车安全完整性等级模块为应用等级时，所述Container容器模块内还设置有用于网络交换的开放神经网络交换模块。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，包括：开放式硬件平台和不同算力柔性平台，所述开放式硬件平台用于镶嵌并运行多组带有单独算力的核心，所述开放式硬件平台包括：主核心模块、随机储存模块、快闪储存器模块、数据速率存储模块、嵌入式多媒体卡模块、PCIE3/4/5总线连接模块、以及多个核心算力模块；
所述主核心模块分别与随机储存模块、快闪储存器模块、数据速率存储模块、嵌入式多媒体卡模块、PCIE3/4/5总线连接模块连接；
所述主核心模块包括：主CPU、安全安保模块、诊断模块，所述主CPU分别与安全安保模块、诊断模块连接；
所述主核心模块上设置有多个PCIE数据交换总线接口，多个核心算力模块通过PCIE3/4/5总线连接模块与对应的PCIE数据交换总线接口连接；
所述核心算力模块包括：次核心模块、网络服务模块、GPU、CPU、导航处理器模块、诊断模块、安全安保模块，所述次核心模块分别与网络服务模块、GPU、CPU、导航处理器模块、诊断模块、安全安保模块连接；
所述不同算力柔性平台用于动态分配开放式硬件平台上多个核心算力模块的性能资源；所述不同算力柔性平台包括：虚拟机监控模块、操作***选择模块、Arm神经网络框架模块、硬数组逻辑装置模块、实时操作***模块、以及多个用于储存汽车安全完整性等级模块的Container容器模块。
2.根据权利要求1所述的一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，所述主核心模块为独立的安全岛，所述主核心模块用于处理核心算力模块的算力结果，所述随机储存模块用于作为主核心模块的随机存储器，所述快闪储存器模块用于作为主核心模块的程序存储器，所述数据速率存储模块用于作为主核心模块的DDR存储器芯片；所述嵌入式多媒体卡模块用于作为主核心模块的嵌入式多媒体卡，所述PCIE3/4/5总线连接模块用于将多个核心算力模块与主核心模块集成在一起，共享主核心模块的DDR内存，多个所述核心算力模块用于运算主核心模块分配的变量部分。
3.根据权利要求1所述的一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，所述次核心模块为独立的安全岛，所述次核心模块用于处理汽车的功能安全、功能诊断、车身控制，数据监控，分层线程监控，多核心控制，所述网络服务模块用于作为次核心模块的网络服务，所述导航处理器模块用于作为次核心模块的导航处理器。
4.根据权利要求1所述的一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，所述安全安保模块用于对主CPU、GPU和CPU进行保护、所述诊断模块用于对主CPU、GPU和CPU进行诊断。
5.根据权利要求1所述的一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，所述虚拟机监控模块用于对不同ASIL级别动态Container容器模块技术和CPU/GPU动态负载均衡，所述操作***选择模块用于Linux/Android***的选择，所述Arm神经网络框架模块用于作为操作***选择模块的神经网络框架，所述硬数组逻辑装置模块用于作为操作***选择模块的硬件抽象层，所述实时操作***模块作为操作***选择模块的实时多任务操作器。
6.根据权利要求1所述的一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，所述不同算力柔性平台还包括有主流神经网络CNN/RNN/LSTM模块、深度学习框架Caffe/Tensorflow/Keras模块、网络裁剪/压缩工具模块、以及Android NNAPI***级优化模块。
7.根据权利要求1所述的一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，所述Container容器模块储存的汽车安全完整性等级模块为ASIL-B App等级时，所述Container容器模块内还设置有用于图像分类的实现图像分类模块。
8.根据权利要求1所述的一种ADAS域和信息娱乐域一体化柔性芯片，其特征在于，所述Container容器模块储存的汽车安全完整性等级模块为应用等级时，所述Container容器模块内还设置有用于网络交换的开放神经网络交换模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210080486.9A CN114490484A (zh) | 2022-01-24 | 2022-01-24 | Adas域和信息娱乐域一体化柔性芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210080486.9A CN114490484A (zh) | 2022-01-24 | 2022-01-24 | Adas域和信息娱乐域一体化柔性芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114490484A true CN114490484A (zh) | 2022-05-13 |
Family
ID=81473950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210080486.9A Pending CN114490484A (zh) | 2022-01-24 | 2022-01-24 | Adas域和信息娱乐域一体化柔性芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114490484A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193815A (zh) * | 2010-03-12 | 2011-09-21 | 上海工程技术大学 | 一种基于虚拟机的多平台集成车载娱乐通讯*** |
| CN105005220A (zh) * | 2015-06-09 | 2015-10-28 | 上海网车科技有限公司 | 车载仪表集成车联网***的设计方法 |
| CN107577185A (zh) * | 2017-09-14 | 2018-01-12 | 浙江国自机器人技术有限公司 | 一种任务执行方法及基于多核处理器的控制器 |
| CN111611198A (zh) * | 2020-04-02 | 2020-09-01 | 天津七所精密机电技术有限公司 | 一种国产化异构计算加速平台 |
| CN112947235A (zh) * | 2021-03-11 | 2021-06-11 | 深圳市阿丹能量信息技术有限公司 | 一种基于X9平台和Xen技术的座舱域控制器***及应用方法 |
-
2022
- 2022-01-24 CN CN202210080486.9A patent/CN114490484A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193815A (zh) * | 2010-03-12 | 2011-09-21 | 上海工程技术大学 | 一种基于虚拟机的多平台集成车载娱乐通讯*** |
| CN105005220A (zh) * | 2015-06-09 | 2015-10-28 | 上海网车科技有限公司 | 车载仪表集成车联网***的设计方法 |
| CN107577185A (zh) * | 2017-09-14 | 2018-01-12 | 浙江国自机器人技术有限公司 | 一种任务执行方法及基于多核处理器的控制器 |
| CN111611198A (zh) * | 2020-04-02 | 2020-09-01 | 天津七所精密机电技术有限公司 | 一种国产化异构计算加速平台 |
| CN112947235A (zh) * | 2021-03-11 | 2021-06-11 | 深圳市阿丹能量信息技术有限公司 | 一种基于X9平台和Xen技术的座舱域控制器***及应用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9910605B2 (en) | Page migration in a hybrid memory device | |
| CN107577185B (zh) | 一种任务执行方法及基于多核处理器的控制器 | |
| CN111160545A (zh) | 人工神经网络处理***及其数据处理方法 | |
| US20210103818A1 (en) | Neural network computing method, system and device therefor | |
| US20140040532A1 (en) | Stacked memory device with helper processor | |
| CN104484250B (zh) | 快速通道互联总线的压力测试方法和压力测试装置 | |
| KR20160144482A (ko) | 메모리 제어기에서의 세분화된 대역폭 프로비저닝 | |
| CN101595455B (zh) | 操作***的起动控制方法及信息处理装置 | |
| CN103348333B (zh) | 用于分级高速缓存设计中的高速缓存之间的高效通信的方法和装置 | |
| WO2010023355A1 (en) | Method, apparatus and software product for multi-channel memory sandbox | |
| CN104424122B (zh) | 一种电子设备及内存划分方法 | |
| EP2616945A1 (en) | Allocation of memory buffers in computing system with multiple memory channels | |
| US20090006702A1 (en) | Sharing universal serial bus isochronous bandwidth between multiple virtual machines | |
| CN102880467B (zh) | Cache一致性协议验证方法以及多核处理器*** | |
| CN115033356B (zh) | 一种基于异构可重构的动态资源调度方法及*** | |
| CN107395735B (zh) | 一种容器集群的延时缩容调度方法及*** | |
| CN107451246B (zh) | 一种适用于大型城市的信息资源一体化处理*** | |
| CN105957131A (zh) | 图形处理***及其方法 | |
| CN104281545B (zh) | 一种数据读取方法及设备 | |
| CN114490484A (zh) | Adas域和信息娱乐域一体化柔性芯片 | |
| US20220276984A1 (en) | Techniques for configuring parallel processors for different application domains | |
| CN110140112A (zh) | 锁步***的周期性非侵入性诊断 | |
| CN103246584B (zh) | 片上***芯片结构及保存调试信息的方法 | |
| CN109788061B (zh) | 计算任务部署方法及装置 | |
| CN113568734A (zh) | 基于多核处理器的虚拟化方法、***、多核处理器和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |