CN114487763A - 用于集成电路的自动检测电路及方法 - Google Patents
用于集成电路的自动检测电路及方法 Download PDFInfo
- Publication number
- CN114487763A CN114487763A CN202011270923.0A CN202011270923A CN114487763A CN 114487763 A CN114487763 A CN 114487763A CN 202011270923 A CN202011270923 A CN 202011270923A CN 114487763 A CN114487763 A CN 114487763A
- Authority
- CN
- China
- Prior art keywords
- circuit
- detection
- virtual
- dynamic switching
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种用于集成电路的自动检测电路及方法。自动检测电路适用于***单芯片。自动检测电路的控制单元在自动检测模式下以:控制第一动态切换电路以将主总线的控制权切换至虚拟主控电路;控制第二动态切换电路使存储器接口及硅智财电路连接于虚拟输入输出电路;将检测向量传送至虚拟主控电路以设定并启动存储器接口及硅智财电路;将检测向量传送至虚拟输入输出电路,以替代外部存储器及外部设备传送及接收信号;及将虚拟主控电路接收的信号或虚拟输入输出电路接收的信号与预定信号数据进行比对,以产生检测结果。
Description
技术领域
本发明涉及一种用于集成电路的自动检测电路及方法,特别是涉及一种能够简化IC的开发、验证、量产及测试流程的用于集成电路的自动检测电路及方法。
背景技术
在集成电路(Integrated circuit,IC)的***单芯片(System on chip,SOC)的开发阶段,通常需要准备各种IC验证设备及开发验证程序。
详细而言,在SOC的量产检测阶段,除了扫描测试(SCAN)及存储器内建式自我测试(Memory Built-in self-test,MBIST)之外,亦需要进行功能型样测试(Functionalpattern)。此时,通常需开发各种IC检测设备及检测程序,并经由检测机台进行检测并比对检测结果。
然而,随着SOC的功能及复杂度日益增加,验证设备及验证程序的数量及复杂度也随着增加,使得所需验证时间越来越长,影响IC开发时程,所需验证成本也随着不断上升。
而在经过IC量产检测出货后,在***检测或实际使用阶段,部分IC仍可能出现问题,此时通常需将IC送回原厂检测,一来无法实时检测并发现所出现问题,二来同样需付出不少检测时间及人力物力成本。
发明内容
本发明所要解决的技术问题在于,针对现有技术的不足提供一种能够简化IC的开发、验证、量产及测试流程的用于集成电路的自动检测电路及方法。
为了解决上述的技术问题,本发明所采用的其中一技术方案是提供一种用于集成电路的自动检测电路,是适用于设置在印刷电路板上的***单芯片中,***单芯片包括处理器、主总线、连接于该主总线的多个存储器接口及多个硅智财电路,以及芯片控制器。用于集成电路的自动检测电路包括第一动态切换电路、第二动态切换电路、虚拟主控电路、虚拟输入输出电路、检测向量单元及控制单元。第一动态切换电路,连接于该处理器及该主总线之间。第二动态切换电路,连接于该些存储器接口及该些硅智财电路,其中该些存储器接口分别通过该第二动态切换电路连接于多个外部存储器,该些硅智财电路通过该第二动态切换电路连接于多个外部设备。虚拟主控电路,连接于该第一动态切换电路,经配置以在运行时替代该处理器以设定该些存储器接口及该些硅智财电路。虚拟输入输出电路,连接于该第二动态切换电路,经配置以在运行时替代该些外部存储器及该些外部设备传送信号,以及接收该些存储器接口及该些硅智财电路所传送的信号。检测向量单元,经配置以产生用于检测该***单芯片所需的多个检测向量。控制单元,连接于该芯片控制器、该第一动态切换电路、该第二动态切换电路、该虚拟主控电路、该虚拟输入输出电路及该检测向量单元,且经配置以在一自动检测模式下以:控制该第一动态切换电路以将该主总线的控制权由该处理器切换至该虚拟主控电路;控制该第二动态切换电路以切换使该些存储器接口及该些硅智财电路连接于该虚拟输入输出电路;将该些检测向量传送至该虚拟主控电路,使该虚拟主控电路依据该些检测向量设定并启动该些存储器接口及该些硅智财电路;将该些检测向量传送至该虚拟输入输出电路,以控制该虚拟输入输出电路替代该些外部存储器及该些外部设备传送信号,以及接收该些存储器接口及该些硅智财电路所传送的信号;及将该虚拟主控电路接收的信号或该虚拟输入输出电路接收的信号与一预定信号数据进行比对,以产生检测结果。
为了解决上述的技术问题,本发明所采用的另外一技术方案是提供一种用于集成电路的自动检测方法,是适用于设置在一印刷电路板上的一***单芯片中,该***单芯片包括一处理器、一主总线、连接于该主总线的多个存储器接口及多个硅智财电路,以及一芯片控制器,该用于集成电路的自动检测方法包括:配置一控制单元进入一自动检测模式以:控制连接于该处理器及该主总线之间的一第一动态切换电路将该主总线的控制权由该处理器切换至该虚拟主控电路;控制连接于该些存储器接口及该些硅智财电路的一第二动态切换电路进行切换以使该些存储器接口及该些硅智财电路连接于一虚拟输入输出电路,其中该些存储器接口分别通过该第二动态切换电路连接于多个外部存储器,该些硅智财电路通过该第二动态切换电路连接于多个外部设备,且该虚拟输入输出电路连接于该第二动态切换电路及该控制单元;从一检测向量单元取得用于检测该***单芯片的多个检测向量,并将该些检测向量传送至连接于该第一动态切换电路的一虚拟主控电路,使该虚拟主控电路依据该些检测向量设定并启动该些存储器接口及该些硅智财电路;将该些检测向量传送至该虚拟输入输出电路,以控制该虚拟输入输出电路替代该些外部存储器及该些外部设备传送信号,以及接收该些存储器接口及该些硅智财电路所传送的信号;以及将该虚拟主控电路接收的信号或该虚拟输入输出电路接收的信号与一预定信号数据进行比对,以产生该检测结果。
本发明的其中一有益效果在于,本发明所提供的用于集成电路的自动检测电路及方法,其能通过结合电路设计方式,消除上述现有技术缺点,简化IC开发、验证、量产及检测流程及方法,缩短各阶段所需开发时间并降低所需成本,并可在实际使用阶段进行动态自我检测,实时检测并发现所出现问题。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明实施例的用于集成电路的自动检测电路的功能方框示意图。
图2为本发明实施例的用于集成电路的自动检测方法的流程图。
符号说明
1:自动检测电路
10:第一动态切换电路
11:第二动态切换电路
12:虚拟主控电路
13:虚拟输入输出电路
14:检测向量单元
15:控制单元
16:检测记录单元
17:比对暂存器
CCON:芯片控制器
CPU:处理器
EC:外部电路
EE:外部设备
EM:外部存储器
IP:硅智财电路
MI:存储器接口
PBUS:主总线
PCB:印刷电路板
SBUS:子总线
SOC:***单芯片
Ve:检测向量
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开的有关“用于集成电路的自动检测电路及方法”的实施方式,本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不背离本发明的构思下进行各种修改与变更。另外,本发明的附图仅为简单示意说明,并非依实际尺寸的描绘,事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容,但所公开的内容并非用以限制本发明的保护范围。另外,本文中所使用的术语“或”,应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
图1为本发明实施例的用于集成电路的自动检测电路的功能方框示意图。参阅图1所示,本发明实施例提供一种用于集成电路的自动检测电路1,是适用于设置在印刷电路板PCB上的***单芯片SOC中,***单芯片SOC包括处理器CPU、主总线PBUS、连接于主总线PBUS的多个存储器接口MI及多个硅智财电路IP,以及芯片控制器CCON。
用于集成电路的自动检测电路1包括第一动态切换电路10、第二动态切换电路11、虚拟主控电路12、虚拟输入输出电路13、检测向量单元14及控制单元15。
第一动态切换电路10连接于处理器及该处理器与该主总线之间,第二动态切换电路11连接于该些存储器接口MI及该些硅智财(intellectual property,知识产权,IP)电路IP,其中该些存储器接口MI通过第二动态切换电路11分别连接于多个外部存储器EM,该些硅智财电路IP通过第二动态切换电路11连接于多个外部设备EE或外部电路EC,或者通过外部电路EC连接于外部设备EE。
此外,在部分实施例中,***单芯片SOC还包括子总线SBUS,连接于主总线PBUS及一部分硅智财电路IP之间,但本发明不限于此。第一动态切换电路10及第二动态切换电路11可分别包括由控制单元15所控制的多个开关电路。
主总线PBUS及子总线SBUS可分别为,例如,一般内部总线如相容于开放核心传输协定(open core protocol,OCP)、进阶延伸接口(Advanced eXtensible Interface,AXI)协定等的内部总线。
第一动态切换电路10用于将该些存储器接口MI及该些硅智财电路IP的控制权在处理器CPU及虚拟主控电路12之间切换,而第二动态切换电路11则是将该些硅智财电路IP及该些存储器接口MI与外部传输的信号引导至虚拟输入输出电路13。
需要说明的是,硅智财全称为智慧财产权核(intellectual property core,知识产权核),是在集成电路的可重用设计方法学中,指某一方提供的、形式为逻辑单元、芯片设计的可重用模块。硅智财通常已经通过了设计验证,设计人员以硅智财为基础进行设计,可以缩短设计所需的周期。
虚拟主控电路12连接于第一动态切换电路10,经配置以在运行时替代处理器CPU来设定该些存储器接口及该些硅智财电路。
虚拟输入输出电路13连接于该第二动态切换电路,经配置以在运行时替代该些外部存储器EM及该些外部设备传送信号,以及接收该些存储器接口MI及该些硅智财电路IP所传送的信号。
检测向量单元14经配置以产生用于检测***单芯片SOC所需的多个检测向量Ve。该些检测向量Ve可例如包括多个设定启动检测向量及多个输入输出检测向量,其中,该些设定启动检测向量是供虚拟主控电路12设定并启动该些存储器接口MI及该些硅智财电路IP,该些输入输出检测向量是供虚拟输入输出电路13替代该些外部存储器EM及该些外部设备EE传送信号,以及接收该些存储器接口MI及该些硅智财电路IP所传送的信号。
控制单元15连接于芯片控制器CCON、第一动态切换电路10、第二动态切换电路11、虚拟主控电路12、虚拟输入输出电路13及检测向量单元,而控制单元15可依据一引脚配置以进入自动检测模式。举例而言,在IC验证及量产测试阶段,可通过引脚配置将IC设定成自动检测模式,而芯片控制器CCON可依据引脚配置控制该控制单元15进入自动检测模式,或者,在IC实际使用阶段,可在此IC所在的***处在闲置状态下,经过一预定时间,动态通过芯片控制器CCON将控制单元15切换成自动检测模式,且在检测完成后,或检测受到中断时,让芯片控制器CCON回到正常工作模式。控制单元15可例如为中央处理器、微控制器等硬件。
在描述本发明的自动检测电路1的基本架构后,进一步说明本发明的用于集成电路的自动检测方法。可进一步参考图2,其为本发明实施例的用于集成电路的自动检测方法的流程图。如图所示,用于集成电路的自动检测方法可包括配置控制单元15进入自动检测模式以执行下列步骤:
步骤S100:控制第一动态切换电路10将主总线PBUS的控制权由处理器CPU切换至虚拟主控电路12。
步骤S101:控制第二动态切换电路11进行切换以使存储器接口MI及硅智财电路IP连接于虚拟输入输出电路13。
步骤S102:从检测向量单元14取得用于检测***单芯片SOC的多个检测向量Ve,并将该些检测向量Ve传送至虚拟主控电路12,使虚拟主控电路12依据该些检测向量Ve设定并启动该些存储器接口MI及该些硅智财电路IP。举例而言,检测向量Ve可由检测向量单元14所存储,或者,检测向量单元14可从外部输入信号源(例如由使用者提供)取得该些检测向量Ve。
步骤S103:将该些检测向量Ve传送至虚拟输入输出电路,以控制虚拟输入输出电路13替代该些外部存储器EM及该些外部设备EE传送信号,以及接收该些存储器接口MI及该些硅智财电路IP所传送的信号。
各硅智财电路IP启动并运行完成后,可进入步骤S104:将虚拟主控电路12接收的信号或虚拟输入输出电路13接收的信号与预定信号数据进行比对,以产生检测结果。
其中,如图1所示,自动检测电路1可进一步包括比对暂存器17,用以存储预定信号数据。比对暂存器17可例如图1所示包括于控制单元15中,或者可独立设置于自动检测电路1,而由控制单元15进行存取,本发明不限于此。
如图1所示,在特定实施例中,自动检测电路1还包括检测记录单元16,用于存储检测结果。因此,可选的,在步骤S104之后,自动检测方法可进一步进入步骤S105:配置检测记录单元存储检测结果。
换言之,各硅智财电路IP启动并运行完成后,可通过虚拟输入输出电路13接收各硅智财电路IP原先预定传输至输入输出接口(亦即,与外部存储器EM、外部电路EC或外部设备EE连接的接口)的信号并进行比对以产生检测结果,或者,可通过虚拟主控电路12读取并比对各硅智财电路IP及相关电路的暂存器内容以判断电路检测结果是否正常,并将检测结果(包括错误码)存储至检测记录单元以便后续观察解读,并据以实现所需后续动作。
[实施例的有益效果]
本发明的其中一有益效果在于,本发明所提供的用于集成电路的自动检测电路及方法,其能通过结合电路设计方式,消除上述现有技术缺点,简化IC开发、验证、量产及检测流程及方法,缩短各阶段所需开发时间并降低所需成本,并可在实际使用阶段进行动态自我检测,实时检测并发现所出现问题。
以上所公开的内容仅为本发明的优选可行实施例,并非因此局限本发明的权利要求,所以凡是运用本发明说明书及附图内容所做的等效技术变化,均包含于本发明的权利要求内。
Claims (10)
1.一种用于集成电路的自动检测电路,是适用于设置在一印刷电路板上的一***单芯片中,该***单芯片包括一处理器、一主总线、连接于该主总线的多个存储器接口及多个硅智财电路,以及一芯片控制器,该用于集成电路的自动检测电路包括:
一第一动态切换电路,连接于该处理器及该主总线之间;
一第二动态切换电路,连接于所述多个存储器接口及所述多个硅智财电路,其中所述多个存储器接口分别通过该第二动态切换电路连接于多个外部存储器,所述多个硅智财电路通过该第二动态切换电路连接于多个外部设备;
一虚拟主控电路,连接于该第一动态切换电路,经配置以在运行时替代该处理器以设定所述多个存储器接口及所述多个硅智财电路;
一虚拟输入输出电路,连接于该第二动态切换电路,经配置以在运行时替代所述多个外部存储器及所述多个外部设备传送信号,以及接收所述多个存储器接口及所述多个硅智财电路所传送的信号;
一检测向量单元,经配置以产生用于检测该***单芯片所需的多个检测向量;以及
一控制单元,连接于该芯片控制器、该第一动态切换电路、该第二动态切换电路、该虚拟主控电路、该虚拟输入输出电路及该检测向量单元,且经配置以进入一自动检测模式以:
控制该第一动态切换电路以将该主总线的控制权由该处理器切换至该虚拟主控电路;
控制该第二动态切换电路以切换使所述多个存储器接口及所述多个硅智财电路连接于该虚拟输入输出电路;
将所述多个检测向量传送至该虚拟主控电路,使该虚拟主控电路依据所述多个检测向量设定并启动所述多个存储器接口及所述多个硅智财电路;
将所述多个检测向量传送至该虚拟输入输出电路,以控制该虚拟输入输出电路替代所述多个外部存储器及所述多个外部设备传送信号,以及接收所述多个存储器接口及所述多个硅智财电路所传送的信号;及
将该虚拟主控电路接收的信号或该虚拟输入输出电路接收的信号与一预定信号数据进行比对,以产生检测结果。
2.如权利要求1所述的用于集成电路的自动检测电路,还包括一检测记录单元,用于存储检测结果。
3.如权利要求1所述的用于集成电路的自动检测电路,其中该控制单元依据一引脚配置以进入该自动检测模式。
4.如权利要求1所述的用于集成电路的自动检测电路,其中所述多个检测向量包括多个设定启动检测向量及多个输入输出检测向量,且所述多个设定启动检测向量是供该虚拟主控电路设定并启动所述多个存储器接口及所述多个硅智财电路,所述多个输入输出检测向量是供该虚拟输入输出电路替代所述多个外部存储器及所述多个外部设备传送信号,以及接收所述多个存储器接口及所述多个硅智财电路所传送的信号。
5.如权利要求1所述的用于集成电路的自动检测电路,其中该检测向量单元是存储有所述多个检测向量。
6.如权利要求1所述的用于集成电路的自动检测电路,其中该检测向量单元是从一外部输入信号源取得所述多个检测向量。
7.如权利要求1所述的用于集成电路的自动检测电路,还包括一比对暂存器,用以存储该预定信号数据。
8.一种用于集成电路的自动检测方法,是适用于设置在一印刷电路板上的一***单芯片中,该***单芯片包括一处理器、一主总线、连接于该主总线的多个存储器接口及多个硅智财电路,以及一芯片控制器,该用于集成电路的自动检测方法包括:
配置一控制单元进入一自动检测模式以:
控制连接于该处理器及该主总线之间的一第一动态切换电路将该主总线的控制权由该处理器切换至一虚拟主控电路;
控制连接于所述多个存储器接口及所述多个硅智财电路的一第二动态切换电路进行切换以使所述多个存储器接口及所述多个硅智财电路连接于一虚拟输入输出电路,其中所述多个存储器接口分别通过该第二动态切换电路连接于多个外部存储器,所述多个硅智财电路通过该第二动态切换电路连接于多个外部设备,且该虚拟输入输出电路连接于该第二动态切换电路及该控制单元;
从一检测向量单元取得用于检测该***单芯片的多个检测向量,并将所述多个检测向量传送至连接于该第一动态切换电路的一虚拟主控电路,使该虚拟主控电路依据所述多个检测向量设定并启动所述多个存储器接口及所述多个硅智财电路;
将所述多个检测向量传送至该虚拟输入输出电路,以控制该虚拟输入输出电路替代所述多个外部存储器及所述多个外部设备传送信号,以及接收所述多个存储器接口及所述多个硅智财电路所传送的信号;以及
将该虚拟主控电路接收的信号或该虚拟输入输出电路接收的信号与一预定信号数据进行比对,以产生一检测结果。
9.如权利要求8所述的用于集成电路的自动检测方法,还包括配置一检测记录单元存储该检测结果。
10.如权利要求8所述的用于集成电路的自动检测方法,其中所述多个检测向量包括多个设定启动检测向量及多个输入输出检测向量,且所述多个设定启动检测向量是供该虚拟主控电路设定并启动所述多个存储器接口及所述多个硅智财电路,所述多个输入输出检测向量是供该虚拟输入输出电路替代所述多个外部存储器及所述多个外部设备传送信号,以及接收所述多个存储器接口及所述多个硅智财电路所传送的信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011270923.0A CN114487763A (zh) | 2020-11-13 | 2020-11-13 | 用于集成电路的自动检测电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011270923.0A CN114487763A (zh) | 2020-11-13 | 2020-11-13 | 用于集成电路的自动检测电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114487763A true CN114487763A (zh) | 2022-05-13 |
Family
ID=81490327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011270923.0A Pending CN114487763A (zh) | 2020-11-13 | 2020-11-13 | 用于集成电路的自动检测电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114487763A (zh) |
-
2020
- 2020-11-13 CN CN202011270923.0A patent/CN114487763A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102604010B1 (ko) | 온-칩-시스템 테스트 제어기를 사용하는 자동 테스트 장비 | |
US8170828B2 (en) | Test method using memory programmed with tests and protocol to communicate between device under test and tester | |
KR101545209B1 (ko) | 재설정가능한 테스터에서의 테스트 방법 | |
JP2000148528A (ja) | 複数のjtag準拠集積回路のテスト装置および複数の集積回路をテストするためのテストシステム | |
US7536597B2 (en) | Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores | |
US7340658B2 (en) | Technique for combining scan test and memory built-in self test | |
US6826100B2 (en) | Push button mode automatic pattern switching for interconnect built-in self test | |
GB2338791A (en) | Method and means for testing master logic units within data processing apparatus | |
GB2282244A (en) | Integrated circuit with diagnostic access mode. | |
US8825948B2 (en) | Memory controller with emulative internal memory buffer | |
US6389557B1 (en) | Freezing mechanism for debugging | |
US6578180B2 (en) | Method and system for testing interconnected integrated circuits | |
CN113901754B (zh) | 基于fpga的以太网macip的板级验证结构和方法 | |
US20060212768A1 (en) | Verification circuitry for master-slave system | |
US7702480B2 (en) | Manufacturing test and programming system | |
KR20010112254A (ko) | 플렉서블 선택 스캔 테스트 체인 및 방법, 플렉서블 스캔테스트가능 버스 드라이버 시스템 | |
US5940783A (en) | Microprocessor and method of testing the same | |
Khalifa | Extendable generic base verification architecture for flash memory controllers based on UVM | |
CN114487763A (zh) | 用于集成电路的自动检测电路及方法 | |
CN109425823B (zh) | Jtag接口中的顺序测试访问端口选择 | |
US11474148B2 (en) | Automatic detection circuit for integrated circuit and automatic detection method for the same | |
CN113160875B (zh) | 芯片测试***和测试方法 | |
US20080068036A1 (en) | Semiconductor test system capable of virtual test and semiconductor test method thereof | |
CN117234831B (zh) | 一种基于多核cpu的芯片功能测试方法及*** | |
KR20220091848A (ko) | 이종의 피검사 디바이스를 테스트하는 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |