CN114465601A - 一种滤波器、双工器以及多工器 - Google Patents

Abstract

本发明提供了一种滤波器，包括：串联支路，包括输入端口、输出端口、串联在二者之间的一个或多个第一谐振单元；多条并联支路，设置在串联支路的节点和地之间；匹配单元，包括输入匹配电路和输出匹配电路；第二谐振单元，其第一端和第二端分别连接至第一谐振单元中的一个的输入端和输出端，第三端接地；并联支路至少包括与第二谐振单元第一端连接至同一节点的第一并联支路、以及与第二谐振单元第二端连接至同一节点的第二并联支路；滤波器包括两个及以上的电感，所有电感中至少两个电感之间存在耦合且耦合中至少包括输入匹配电路和输出匹配电路之间的电感耦合。本发明还提供了一种双工器及多工器。本发明所提供的滤波器具有高抑制以及低插损特性。

Description

一种滤波器、双工器以及多工器

技术领域

本发明涉及电子通信器件技术领域，尤其涉及一种滤波器、双工器以及多工器。

背景技术

滤波器是一种选频装置，目前被广泛应用于诸如无线通信等领域。现有滤波器主要由串联支路、多个并联支路以及匹配电感构成。其中，串联支路包括输入端口、输出端口、以及串联在该输入端口和输出端口之间的多个串联谐振器，且该多个串联谐振器具有相同的谐振频率；多个并联支路连接在串联支路和地之间，其中并联支路通常由并联谐振器和接地电感构成，并联支路中的并联谐振器具有相同的谐振频率、且并联谐振器的谐振频率与串联谐振器的谐振频率之间存在差异，从而构成滤波器的通带；匹配电感则设置在输入端口和/或输出端口。

以一个具体实施例对现有常见的滤波器的电路结构进行说明。如图1所示，滤波器包括输入端口10a、输出端口10b、串联谐振器11至13、并联支路A至D、以及匹配电感51至52。其中，串联谐振器11至13依次串联在输入端口10a和输出端口10b之间。并联支路A包括并联谐振器21以及接地电感31，该并联谐振器21的一端连接至输入端口10a和串联谐振器11之间的节点、另一端通过接地电感31与地连接；并联支路B包括并联谐振器22以及接地电感32，该并联谐振器22的一端连接至串联谐振器11和串联谐振器12之间的节点、另一端通过接地电感32与地连接；并联支路C包括并联谐振器23以及接地电感33，该并联谐振器23的一端连接至串联谐振器12和串联谐振器13之间的节点、另一端通过接地电感33与地连接；并联支路D包括并联谐振器24以及接地电感34，该并联谐振器24的一端连接至串联谐振器13和输出端口10b之间的节点、另一端通过接地电感34与地连接。匹配电感51的一端连接至输入端口10a、另一端接地；匹配电感52的一端连接至输出端口10b、另一端接地。

随着技术的发展，现有无线通信设备对滤波器提出了越来越高的要求，其中就包括需要滤波器具有高抑制度。为了增加滤波器的抑制度，传统的解决方法主要包括增加滤波器的阶数、改变滤波器级联方式等。这些方法虽然可以在一定程度上提高滤波器的抑制度，但与此同时会带来滤波器插损（即***损耗）的恶化。目前现有技术更多的是通过在滤波器电路中引入电感耦合的方式来提高滤波器的抑制度，常规的引入电感耦合的方式有两种，一种是利用匹配电路与并联支路的电感耦合，然而这种方式只能改善滤波器通带高频侧的抑制度，而无法改善通带滤波器带通低频侧的抑制度以及通带特性。另一种方式是在并联支路外增加特殊支路，利用特殊支路与并联支路之间的电感耦合，然而，该方法由于引入了特殊支路中的大电感，从而导致了该滤波器插损变差。

发明内容

为了克服现有技术中的上述缺陷，本发明提供了一种滤波器，该滤波器包括：

串联支路，该串联支路包括输入端口、输出端口、以及串联在该输入端口和输出端口之间的一个或多个第一谐振单元，每一所述第一谐振单元至少包括串联谐振器；

多条并联支路，该多条并联支路设置在所述串联支路的节点和地之间，其中，每一所述并联支路至少包括并联谐振器；

匹配单元，该匹配单元包括连接在所述输入端口和地之间的输入匹配电路、以及连接在所述输出端口和地之间的输出匹配电路；

第二谐振单元，该第二谐振单元包括第一端、第二端以及第三端，该第一端和第二端分别连接至所述第一谐振单元中的一个的输入端和输出端，该第三端与地连接；

其中，所述并联支路至少包括第一并联支路和第二并联支路，所述第一并联支路与所述第二谐振单元的第一端连接至所述串联支路的同一节点上，所述第二并联支路与所述第二谐振单元的第二端连接至所述串联支路的同一节点上；所述滤波器包括两个及以上的电感，所有电感中至少两个电感之间存在耦合，且所述耦合中至少包括所述输入匹配电路和所述输出匹配电路之间的电感耦合。

根据本发明的一个方面，该滤波器中，所述第一谐振单元的数量大于等于三个，其中，与所述输入端口连接的所述第一谐振单元是首部第一谐振单元，与所述输出端口连接的所述第一谐振单元是尾部第一谐振单元，位于该首部第一谐振单元和尾部第一谐振单元之间的所述第一谐振单元是中部第一谐振单元；所述第二谐振单元的第一端和第二端分别连接至所述中部第一谐振单元中的一个的输入端和输出端。

根据本发明的另一个方面，该滤波器中，所述第二谐振单元包括第一谐振器、第二谐振器以及单元接地电感，所述第一谐振器的一端和所述第二谐振器的一端分别作为所述第二谐振单元的第一端和第二端，所述第一谐振器的另一端和所述第二谐振器的另一端连接，所述电感的一端连接至所述第一谐振器和所述第二谐振器之间的连接节点上，所述电感的另一端作为所述第二谐振单元的第三端。

根据本发明的又一个方面，该滤波器中，所述第一谐振器和所述第二谐振器的谐振频率与所述串联谐振器的谐振频率相同或相近。

根据本发明的又一个方面，该滤波器中，所述第一谐振单元仅包括单个串联谐振器；或所述第一谐振单元是串联谐振器和电感的组合电路；或所述第一谐振单元是串联谐振器和电容的组合电路；或所述第一谐振单元是串联谐振器、电感以及电容的组合电路。

根据本发明的又一个方面，该滤波器中，至少一条所述并联支路还包括支路接地电感，该支路接地电感设置在其所在并联支路中的并联谐振器和地之间。

根据本发明的又一个方面，该滤波器中，当含有支路接地电感的并联支路的条数是两条或两条以上时，至少存在两条所述并联支路其中的并联谐振器通过同一支路接地电感与地连接。

根据本发明的又一个方面，该滤波器中，所述第一并联支路和第二并联支路均包括支路接地电感。

根据本发明的又一个方面，该滤波器中，所述输入匹配电路和所述输出匹配电路均仅包括单个电感，其中，所述输入匹配电路中的电感是第一匹配电感，所述输出匹配电路中的电感是第二匹配电感。

根据本发明的又一个方面，该滤波器中，所述第一匹配电感和所述第二匹配电感之间存在耦合；所述单元接地电感与所述第一匹配电感之间存在耦合、或所述单元接地电感与第二匹配电感之间存在耦合、或所述单元接地电感与第一匹配电感和所述第二匹配电感之间分别存在耦合。

根据本发明的又一个方面，该滤波器中，所述第一匹配电感、所述第二匹配电感、以及所述单元接地电感之间两两存在耦合，所述第一匹配电感与所述第一并联支路中的支路接地电感之间存在耦合，以及所述第一并联支路和所述第二并联支路中的两个支路接地电感之间存在耦合。

根据本发明的又一个方面，该滤波器中，所述串联谐振器、所述并联谐振器、所述第一谐振器以及所述第二谐振器形成在芯片晶圆的正面上，所述匹配单元中的电感以及所述单元接地电感形成在封装基板内，其中，所述芯片晶圆和封帽晶圆正面相对设置，所述封帽晶圆的背面设置在所述封装基板上。

根据本发明的又一个方面，该滤波器中，所述支路接地电感形成在所述封帽晶圆背面的重布线层中、和/或形成在封装基板中。

本发明还提供了一种双工器，该双工器包括发射滤波器和接收滤波器，其中，所述发射滤波器和/或所述接收滤波器采用前述滤波器实现。

本发明还提供了一种多工器，该多工器包括前述波器。

本发明所提供的滤波器包括串联支路（包括输入端口、输出端口以及串联在该两个端口之间的一个或多个第一谐振单元）、并联支路、匹配单元（包括连接在输入端口和地之间的输入匹配电路和连接在输出端口和地之间的输出匹配电路）、以及第二谐振单元，第二谐振单元包括第一端、第二端以及第三端，该第一端和第二端分别连接至第一谐振单元中的一个的输入端和输出端，该第三端与地连接。其中，并联支路中包括与第二谐振单元第一端连接至同一节点的第一并联支路、以及与第二谐振单元第二端连接至同一节点的第二并联支路。此外，本发明所提供的滤波器包括两个及以上的电感，所有电感中至少两个电感之间存在耦合，而且所述耦合中至少包括所述输入匹配电路和所述输出匹配电路之间的电感耦合。本发明所提供的滤波器可以有效提升带外抑制（包括带外高频侧和低频侧的抑制），与此同时又不会导致插损恶化。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是现有技术中常见滤波器的电路图；

图2是根据本发明的一个具体实施例的滤波器的电路图；

图3是根据本发明的另一个具体实施例的滤波器的电路图；

图4是根据本发明的又一个具体实施例的滤波器的电路图；

图5是根据本发明的又一个具体实施例的滤波器的电路图；

图6是根据本发明的又一个具体实施例的滤波器的电路图；

图7是根据本发明的又一个具体实施例的滤波器的电路图；

图8是根据本发明的一个具体实施例的滤波器的结构示意图；

图9是图3所示滤波器的S参数仿真曲线；

图10是图4所示滤波器的S参数仿真曲线；

图11是图6所示滤波器的S参数仿真曲线。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为了更好地理解和阐释本发明，下面将结合附图对本发明作进一步的详细描述。

本发明提供了一种滤波器，该滤波器包括：

串联支路，该串联支路包括输入端口、输出端口、以及串联在该输入端口和输出端口之间的一个或多个第一谐振单元，每一所述第一谐振单元至少包括串联谐振器；

多条并联支路，该多条并联支路设置在所述串联支路的节点和地之间，其中，每一所述并联支路至少包括并联谐振器；

匹配单元，该匹配单元包括连接在所述输入端口和地之间的输入匹配电路、以及连接在所述输出端口和地之间的输出匹配电路；

第二谐振单元，该第二谐振单元包括第一端、第二端以及第三端，该第一端和第二端分别连接至所述第一谐振单元中的一个的输入端和输出端，该第三端与地连接；

其中，所述并联支路至少包括第一并联支路和第二并联支路，所述第一并联支路与所述第二谐振单元的第一端连接至所述串联支路的同一节点上，所述第二并联支路与所述第二谐振单元的第二端连接至所述串联支路的同一节点上；所述滤波器包括两个及以上的电感，所有电感中至少两个电感之间存在耦合，且所述耦合中至少包括所述输入匹配电路和所述输出匹配电路之间的电感耦合。

下面对上述滤波器的各个组成部分进行详细说明。

具体地，本发明所提供的滤波器包括一条串联支路。在本实施例中，该串联支路包括输入端口、输出端口、以及一个或多个第一谐振单元。其中，输入端口用于输入待滤波的信号；输出端口用于对滤波后得到的特定频率的信号进行输出；一个或多个第一谐振单元串联在输入端口和输出端口之间。在本实施例中，每一第一谐振单元均至少包括串联谐振器。本发明对于第一谐振单元的具体结构不做任何限定。典型地，第一谐振单元可以仅包括单个串联谐振器，可以是串联谐振器和电感的组合电路（如串联谐振器和电感的串联/并联电路等），可以是串联谐振器和电容的组合电路（如串联谐振器和电容的串联/并联电路等），还可以是串联谐振器与电感和电容的组合电路等。需要说明的是，可以是所有第一谐振单元结构均相同（例如所有第一谐振单元均仅由单个串联谐振器构成），还可以是部分第一谐振单元结构相同，甚至是所有第一谐振单元结构均不相同。每一第一谐振单元的具体结构可以根据实际设计需求相应制定。

优选地，第一谐振单元的数量大于等于三个。其中，针对于第一谐振单元数量大于等于三个的情况，下文中将与输入端口连接的第一谐振单元称为首部第一谐振单元，将与输出端口连接的第一谐振单元称为尾部第一谐振单元，以及将位于首部第一谐振单元和尾部第一谐振单元之间的第一谐振单元称为中部第一谐振单元。

本发明所提供的滤波器还包括多条并联支路，每一并联支路均设置在串联支路的节点和地之间，即每一并联支路其一端连接至串联支路的节点上、另一端接地。当串联支路仅包括一个第一谐振单元时，串联支路的节点包括第一谐振单元与输入端口和输出端口之间的节点。当串联支路包括两个及两个以上第一谐振单元时，串联支路的节点包括输入端口与其相邻第一谐振单元之间的节点、相邻两个第一谐振单元之间的节点、以及输出端口与其相邻第一谐振单元之间的节点。在本实施例中，并联支路的数量与串联支路节点的数量相等且二者一一对应，即每一并联支路的一端连接至与其相对应的节点、另一端接地。在其他实施例中，并联支路与串联支路的节点也可以不一一对应，本文对此不作任何限定，可以根据实际设计需求进行制定。

在本实施例中，每一并联支路均至少包括并联谐振器。第一种情况是，每一并联支路均仅包括并联谐振器。第二种情况是，至少一条并联支路除了并联谐振器之外还包括电感（下文以支路接地电感表示）。针对于第二种情况，又进一步分为两种可能，一种可能是每一并联支路均同时包括并联谐振器和支路接地电感，另一种可能是部分并联支路仅包括并联谐振器，其余并联支路则同时包括并联谐振器以及支路接地电感。其中，针对于仅包括并联谐振器的并联支路来说，该并联支路中的并联谐振器其一端连接至串联支路的相应节点、另一端接地；针对于同时包括并联谐振器和支路接地电感的并联支路来说，该并联支路中的并联谐振器其一端连接至串联支路的相应节点、另一端通过支路接地电感与地连接，即支路接地电感设置在并联谐振器和地之间。此处需要说明的是，支路接地电感可以是独立电感，即该支路接地电感的一端仅与一个并联谐振器连接、另一端接地，针对于这种情况来说，由并联谐振器和独立电感所构成的支路结构可以被认为是一条含有支路接地电感的并联支路。支路接地电感也可以是公共电感，即该支路接地电感的一端与连接在串联支路N个（N大于等于2）不同节点上的并联谐振器分别连接、另一端接地，针对于这种情况来说，由N个并联谐振器和一个公共电感所构成的支路结构可以认为是N条带有支路接地电感的并联支路。进一步地，当含有支路接地电感的并联支路的数量大于等于两条时，针对于含有支路接地电感的这部分并联支路来说，可以是所有并联支路中的支路接地电感均为独立电感，还可以是部分并联支路中的支路接地电感为公共电感、而其他并联支路中的支路接地电感为独立电感。本发明对此不作任何限定，可以根据实际设计需求相应进行制定。

本发明所提供的滤波器还包括匹配单元，该匹配单元同时包括输入匹配电路和输出匹配电路，或仅包括输入匹配电路，又或者仅包括输出匹配电路。针对于输入匹配电路来说其一端连接至输入端口、另一端接地。针对于输出匹配电路来说其一端连接至输出端口、另一端接地。此外本发明中的匹配单元至少需要设置有电感。具体来说，针对于匹配单元同时包括输入匹配电路和输出匹配电路的情况，可以是仅输入匹配电路中设置有电感或仅输出匹配电路中设置有电感，还可以是输入匹配电路和输出匹配电路中均设置有电感。针对于匹配单元仅包括输入匹配电路的情况，输入匹配电路中设置有电感。针对于匹配单元仅包括输出匹配电路的情况，输出匹配电路中设置有电感。在一个优选实施例中，匹配单元同时包括输入匹配电路和输出匹配电路，其中，输入匹配电路和输出匹配电路均由单个电感构成。需要说明的是，（1）输入匹配电路和输出匹配电路的结构可以相同，也可以不同。（2）上述输入匹配电路和输出匹配电路均由单个电感构成仅为优选实施方式，在其他实施例中，输入匹配电路和输出匹配电路还可以根据实际设计需求相应制定。

为了便于描述，针对于输入匹配电路中设置有电感的情况将该电感称为第一匹配电感，针对于输出匹配电路中设置有电感的情况该将该电感称为第二匹配电感。

本发明所提供的滤波器还包括第二谐振单元，该第二谐振单元设置在串联支路中一个第一谐振单元的两端。具体来说，第二谐振单元包括第一端、第二端以及第三端，其中，第一端连接至其中一个第一谐振单元的输入端，第二端连接至同一第一谐振单元的输出端，第三端与地连接。在一个优选实施例中，第二谐振单元包括第一谐振器、第二谐振器以及接地电感（下文中以单元接地电感表示），其中，第一谐振器的一端和第二谐振器的一端分别作为第二谐振单元的第一端和第二端，第一谐振器的另一端和第二谐振器的另一端连接，单元接地电感的一端连接至第一谐振器和第二谐振器之间的连接节点上、另一端接地。也就是说，第一谐振器的一端连接至串联支路中一个第一谐振单元的输入端，第二谐振器的一端连接至同一第一谐振单元的输出端，第一谐振器的另一端和第二谐振器的另一端通过单元接地电感与地连接。需要说明的是，（1）上述第二谐振单元包括第一谐振器、第二谐振器以及单元接地电感仅为优选实施方式，在其他实施例中，第二谐振单元还可以根据实际设计需求相应制定。（2）第二谐振单元可以设置在串联支路中任一第一谐振单元的两端。当第一谐振单元的数量大于等于三个时，优选地，第二谐振单元设置在中部第一谐振单元的两端。例如第一谐振单元的数量等于三个时，从输入端口至输出端口依次是第一谐振单元A、第一谐振单元B以及第一谐振单元C，谐振单元优选设置在第一谐振单元B的两端。又例如第一谐振单元的数量等于四个时，从输入端口至输出端口依次是第一谐振单元A、第一谐振单元B、第一谐振单元C、以及第一谐振单元D，谐振单元优选设置在第一谐振单元B或第一谐振单元C的两端。（3）在本实施例中，第二谐振单元中的第一谐振器和第二谐振器的谐振频率与串联谐振器的谐振频率相同或相近。针对于第一谐振器（或第二谐振器）来说，当第一谐振器（或第二谐振器）与串联谐振器之间谐振频率的差值落入工艺误差允许范围内则认为其二者谐振频率相同；当第一谐振器（或第二谐振器）与串联谐振器之间谐振频率的差值超出工艺误差允许范围且差值绝对值小于预设阈值（例如10MHz）时则认为其二者谐振频率相近。

本发明中滤波器至少包括两个及两个以上的电感，其中，在所有电感中至少两个电感之间存在耦合，且存在耦合的电感中至少包括一个电感设置在匹配单元中。也就是说，存在耦合的电感中包括第一匹配电感和第二匹配电感中的一个或全部。

针对于滤波器仅包括第一匹配电感和第二匹配电感的情况，第一匹配电感和第二匹配电感之间存在耦合。

针对于滤波器仅包括第一匹配电感和单元接地电感的情况，第一匹配电感和单元接地电感之间存在耦合。针对于滤波器仅包括第二匹配电感和单元接地电感的情况，与滤波器仅包括第一匹配电感和单元接地电感的情况类似，为了简明起见，在此不再赘述。

针对于滤波器仅包括第一匹配电感和一个支路接地电感的情况，第一匹配电感和支路接地电感之间存在耦合。针对于滤波器仅包括第二匹配电感和一个支路接地电感的情况，与滤波器仅包括第一匹配电感和一个支路接地电感的情况类似，为了简明起见，在此不再赘述。

针对于滤波器仅包括第一匹配电感和多个支路接地电感的情况，可以是第一匹配电感和一个或多个支路接地电感之间分别存在耦合，也可以是第一匹配电感和一个或多个支路接地电感之间分别存在耦合、以及至少两个支路接地电感之间也存在耦合。针对于滤波器仅包括第二匹配电感和多个支路接地电感的情况，与滤波器仅包括第一匹配电感和多个支路接地电感的情况类似，为了简明起见，在此不再赘述。

针对于滤波器仅包括第一匹配电感、第二匹配电感以及单元接地电感的情况，可以是第一匹配电感与第二匹配电感之间存在耦合，可以是第一匹配电感与第二匹配电感和单元接地电感之间分别存在耦合，可以是第二匹配电感与第一匹配电感和单元接地电感之间分别存在耦合，还可以是第一匹配电感、第二匹配电感以及单元接地电感之间两两存在耦合。

针对于滤波器包括第一匹配电感、第二匹配电感、单元接地电感、以及一个或多个支路接地电感的情况，由于存在众多可能性，所以在此无法对所有可能性进行一一列举，只要是存在耦合的电感中包括第一匹配电感和第二匹配电感中的一个或全部即可。在一个优选实施例中，匹配单元同时包括第一匹配电感和第二匹配电感。第二谐振单元包括第一谐振器、第二谐振器以及单元接地电感，其中第一并联支路与第一谐振器连接至串联支路的同一节点上，第二并联支路与第二谐振器连接至串联支路的同一节点上。此外，输入端和输出端分别与第二谐振单元所连接的第一谐振单元，其输入端和地之间、以及输出端和地之间分别设置有并联支路且该并联支路中除了并联谐振器之外还包括支路接地电感，下文将设置在该第一谐振单元输入端的并联支路称为第一并联支路、以及将设置在该第一谐振单元输出端的并联支路称为第二并联支路。也就是说，第一并联支路和第二谐振单元的第一端连接在串联支路的同一节点上，第二并联支路和第二谐振单元中的第二端连接在串联支路的同一节点上。其中，第一匹配电感和第二匹配电感之间存在耦合，单元接地电感与第一匹配电感之间存在耦合。又或者，第一匹配电感和第二匹配电感之间存在耦合，单元接地电感与第二匹配电感之间存在耦合。又或者，第一匹配电感和第二匹配电感之间存在耦合，单元接地电感与第一匹配单元和第二匹配电感之间分别存在耦合。又或者，第一匹配电感、第二匹配电感以及单元接地电感之间两两存在耦合，第一匹配电感与第一并联支路中的支路接地电感之间存在耦合，以及第一并联支路和第二并联支路中的两个支路接地电感之间存在耦合。又或者是，第一匹配电感与第一并联支路中的支路接地电感之间存在耦合，以及第一并联支路和第二并联支路中的两个支路接地电感之间存在耦合。需要说明的是，上述实施例仅为优选实施方式，其不应成为对本发明的限制，在其他实施例中，存在耦合的支路接地电感也可以位于第一并联支路和第二并联支路之外的其他并联支路中。

本发明所提供的滤波器包括串联支路、并联支路、设置有电感的匹配单元、以及设置在串联支路中一个第一谐振单元两端的第二谐振单元，并通过合理设计使滤波器中匹配单元中的至少一个电感与其他电感之间产生耦合。其中，第一谐振单元的设置以及电感之间的耦合可以有效提升滤波器的带外抑制，且不会导致滤波器插损的恶化。

下面以具体实施例对本发明所提供的滤波器进行说明。其中，在以下具体实施例中，第一谐振单元仅由单个串联谐振器构成，匹配单元同时包括输入匹配电路和输出匹配电路、且输入匹配电路和输出匹配电路均由单个电感构成，第二谐振单元由第一谐振器、第二谐振器以及单元接地电感构成。

请参考图2，图2是根据本发明的一个具体实施例的滤波器的电路图。如图所示，滤波器包括输入端口100a、输出端口100b以及串联在输入端口100a和输出端口100b之间的三个串联谐振器，该三个串联谐振器从输入端口100a至输出端口100b依次是串联谐振器101、串联谐振器102以及串联谐振器103。滤波器还包括四条并联支路（下文以并联支路A至D表示）。其中，并联支路A由并联谐振器201构成，并联谐振器201的一端连接至串联支路上位于输入端口100a和串联谐振器101之间的节点、另一端接地；并联支路B由并联谐振器202构成，并联谐振器202的一端连接至串联支路上位于串联谐振器101和串联谐振器102之间的节点、另一端接地；并联支路C由并联谐振器203构成，并联谐振器203的一端连接至串联支路上位于串联谐振器102和串联谐振器103之间的节点、另一端接地；并联支路D由并联谐振器204构成，并联谐振器204的一端连接至串联支路上位于串联谐振器103和输出端口100b之间的节点、另一端接地。滤波器还包括第一匹配电感301和第二匹配电感302，其中，第一匹配电感301的一端连接至串联支路上位于输入端口100a和串联谐振器101之间的节点、另一端接地；第二匹配电感302的一端连接至串联支路上位于输出端口100b和串联谐振器103之间的节点、另一端接地。滤波器还包括第二谐振单元40，该第二谐振单元40包括第一谐振器401、第二谐振器402以及单元接地电感403，其中，第一谐振器401的一端连接至串联谐振器102的输入端（即串联支路上位于串联谐振器101和串联谐振器102之间的节点），第二谐振器402的一端连接至串联谐振器102的输出端（即串联支路上位于串联谐振器102和串联谐振器103之间的节点），第一谐振器401和第二谐振器402通过单元接地电感403与地连接。其中，第一匹配电感301和第二匹配电感302之间存在耦合，第一匹配电感301和单元接地电感403之间存在耦合。

请参考图3，图3是根据本发明的另一个具体实施例的滤波器的电路图。图3与图2的不同之处在于，并联支路A至D除了并联谐振器之外还包括支路接地电感其中，并联支路A中的并联谐振器201和并联支路B中的并联谐振器202通过公共支路接地电感501与地连接；并联支路C中的并联谐振器203通过独立支路接地电感502与地连接；并联支路D中的并联谐振器204通过独立支路接地电感503与地连接。电感耦合方面图3与图2相同，即第一匹配电感301和第二匹配电感302之间存在耦合，第一匹配电感301和单元接地电感403之间存在耦合。

请参考图4，图4是根据本发明的又一个具体实施例的滤波器的电路图。图4与图3在电路结构方面的不同之处在于电感的耦合方式，其中，在图4所示滤波器中，第一匹配电感301和第二匹配电感302之间存在耦合，以及第二匹配电感302和单元接地电感403之间存在耦合。

请参考图5，图5是根据本发明的又一个具体实施例的滤波器的电路图。图5与图3在电路结构方面的不同之处在于电感的耦合方式，其中，在图5所示滤波器中，第一匹配电感301和第二匹配电感302之间存在耦合，第一匹配电感301和单元接地电感403之间存在耦合，以及第二匹配电感302和单元接地电感403之间存在耦合。

请参考图6，图6是根据本发明的又一个具体实施例的滤波器的电路图。图6与图3在电路结构方面的不同之处在于电感的耦合方式，其中，在图6所示滤波器中，第一匹配电感301和支路接地电感501之间存在耦合，以及支路接地电感501和支路接地电感502之间存在耦合。

请参考图7，图7是根据本发明的又一个具体实施例的滤波器的电路图。图7与图3在电路结构方面的不同之处在于电感的耦合方式，其中，在图7所示滤波器中，第一匹配电感301和第二匹配电感302之间存在耦合，第一匹配电感301和单元接地电感403之间存在耦合，第二匹配电感302和单元接地电感403之间存在耦合，第一匹配电感301和支路接地电感501之间存在耦合，以及支路接地电感501和支路接地电感502之间存在耦合。

下面将结合图8对滤波器的产品结构以及电感耦合的实现方式进行说明。

具体地，在本实施例中，如图所示，滤波器的产品结构包括芯片晶圆1、封帽晶圆2、封装基板3、密封墙4以及凸块5。其中，芯片晶圆1包括正面1a和背面1b，封帽晶圆2包括正面2a和背面2b，芯片晶圆1和封帽晶圆2二者正面相对设置，密封环4设置在芯片晶圆1和封帽晶圆2之间，芯片晶圆1、封帽晶圆2以及密封墙4三者构成一内部形成有密封腔的密封结构。凸块5形成在封帽晶圆2的背面2b，密封结构通过凸块5连接至封装基板3。

在本实施例中，所有谐振器均形成在芯片晶圆1的正面1a，即所有谐振器被密封在密封结构的密封腔内。其中所有谐振器是指第一谐振单元中的串联谐振器、并联支路中的并联谐振器、以及滤波器中的其他谐振器（以第二谐振单元包括第一谐振器、第二谐振器以及单元接地电感为例说明，其他谐振器即为第一谐振器和第二谐振器）。此外需要说明的是，（1）本发明对上述谐振器的具体类型不做任何限定，例如可以是薄膜体声波谐振器等；（2）为了简明起见，图中省略了谐振器的绘制。

考虑到滤波器中匹配单元中的电感其电感值通常较大，所以在本实施例中，匹配单元中的电感形成在封装基板3内，可以通过例如绕线电感等形式实现。

针对于第二谐振单元中包括单元接地电感的情况，考虑到单元接地电感的电感值通常较大，所以在本实施例中，第二谐振单元中的单元接地电感形成在封装基板3内，可以通过例如绕线电感等形式实现。

在本实施例中，封帽晶圆2的背面2b形成有重布线层（RDL，图中未示出）。重布线层是形成在封帽晶圆2背面2b的金属布线图形，用于对滤波器各端口（例如输入端口和输出端口等）的重新布局。本领域技术人员可以理解的是，不只是在封装基板中利用绕线设计可以形成电感，利用金属布线同样可以实现，只不过相较于基板绕线电感来说金属布线的电感值较小。考虑到滤波器并联支路中的支路接地电感其电感值通常也较小，所以基于此，在本发明中利用重布线层中的金属布线来实现并联支路中的支路接地电感。其中，通过合理设计重布线层中金属布线的图形形状、尺寸以及位置，一方面使重布线层可以实现其基本功能，即对滤波器各端口的重新布局，另一方面利用金属布线在重布线层内实现支路接地电感。此处需要说明的是，（1）当滤波器的并联支路不包括支路接地电感时，重布线层只需要实现其对滤波器各端口的重新布局功能即可。（2）在其他实施例中，支路接地电感也可以通过例如绕线电感等方式形成在封装基板3内，又或者根据实际设计需求部分支路接地电感形成在重布线层、其他支路接地电感形成在封装基板内，本发明对此不做任何限定。

针对于封装基板3内的电感来说，可以通过合理设计绕线电感之间的距离、绕线方式等使电感之间产生耦合。针对于形成在重布线层中的支路接地电感来说，可以通过对芯片晶圆1上谐振器的布局、以及重布线层中金属布线的图形形状、尺寸以及位置的合理设计，使支路接地电感之间产生耦合、以及使支路接地电感和封装基板3内的电感之间产生耦合。需要说明的是，封装基板内绕线电感的具体尺寸/位置/绕线方式、重布线层中金属布线的具体图形/尺寸/位置、芯片晶圆上谐振器的具体分布等均需要根据滤波器的实际设计需求相应确定。

现有技术中滤波器位于输入端口和输出端口的匹配电感主要通过外置贴片电感实现（例如将贴片电感设置在封装基板的表面等），由于目前市场通用的贴片电感其品质因数（Q值）通常比较低，所以会导致滤波器插损的恶化。而本发明所提供的滤波器其匹配单元中的电感形成在封装基板内，可以有效改善滤波器的插损。此外，本发明所提供的滤波器利用重布线层中的金属布线来实现支路接地电感，一方面充分利用了重布线层中的金属布线而无需额外形成电感，另一方面利用金属布线实现支路接地电感可以使各电感的位置更灵活，有利于增加设计的灵活度。

下面以图3、图4以及图6所示滤波器为例对本发明所提供的滤波器的性能进行说明。

图3所示滤波器中各元件的参数如下：串联谐振器101~103、并联谐振器201~204、以及第二谐振单元40中第一谐振器401和第二谐振器402的有效工作区其面积范围是4000μm²~18000μm²；第一匹配电感301、第二匹配电感302以及第二谐振单元40中单元接地电感403的电感值范围是1nH~4nH；支路接地电感501~503的电感值范围是0.05nH~0.6nH。第一匹配电感301、第二匹配电感302以及单元接地电感403形成在封装基板内，支路接地电感501~503形成在封帽晶圆背面的重布线层中。其中，通过合理设计使第一匹配电感301和第二匹配电感302之间形成耦合、以及使第一匹配电感301和单元接地电感403之间形成耦合。图9是图3所示滤波器的S参数仿真曲线，图标频率范围是2.3GHz~3.0GHz。从图9中可以看出，滤波器带外（包括高频侧和低频侧）抑制度高且插损低。

图4所示滤波器其中各元件的参数如下：串联谐振器101~103、并联谐振器201~204、以及第二谐振单元40中第一谐振器401和第二谐振器402的有效工作区其面积范围是4000μm²~18000μm²；第一匹配电感301、第二匹配电感302以及第二谐振单元40中单元接地电感403的电感值范围是1nH~4nH；支路接地电感501~503的电感值范围是0.05nH~0.6nH。第一匹配电感301、第二匹配电感302以及单元接地电感403形成在封装基板内，支路接地电感501~503形成在封帽晶圆背面的重布线层中。其中，通过合理设计使第一匹配电感301和第二匹配电感302之间形成耦合、以及使第二匹配电感302和单元接地电感403之间形成耦合。图10是图4所示滤波器的S参数仿真曲线，图标频率范围是2.3GHz~3.0GHz。从图10中可以看出，滤波器带外（包括高频侧和低频侧）抑制度高且插损低。

图6所示滤波器其中各元件的参数如下：串联谐振器101~103、并联谐振器201~204、以及第二谐振单元40中第一谐振器401和第二谐振器402的有效工作区其面积范围是4000μm²~18000μm²；第一匹配电感301、第二匹配电感302以及第二谐振单元40中单元接地电感403的电感值范围是1nH~4nH；支路接地电感501~503的电感值范围是0.05nH~0.6nH。第一匹配电感301、第二匹配电感302以及单元接地电感403形成在封装基板内，支路接地电感501~503形成在封帽晶圆背面的重布线层中。其中，通过合理设计使第一匹配电感301和支路接地电感501之间形成耦合、以及使支路接地电感501和支路接地电感502之间形成耦合。图11是图6所示滤波器的S参数仿真曲线，图标频率范围是2.3GHz~3.0GHz。从图11中可以看出，滤波器带外（包括高频侧和低频侧）抑制度高且插损低。

相应地，本发明还提供了一种双工器，该双工器包括发射滤波器和接收滤波器，其中，该发射滤波器和/或接收滤波器采用前述滤波器实现。

具体地，双工器包括发射滤波器和接收滤波器。发射滤波器连接在公共端口和发射端口之间，接收滤波器连接在公共端口和接收端口之间。在一个具体实施例中，发射滤波器和接收滤波器均采用本发明前述滤波器实现。在另一个具体实施例中，发射滤波器采用本发明前述滤波器实现，接收滤波器法采用现有常规滤波器实现。在又一个具体实施例中，接收滤波器采用本发明前述滤波器实现，发射滤波器采用现有常规滤波器实现。针对于发射滤波器和/或接收滤波器采用本发明前述滤波器实现的情况，滤波器的结构可以参考前文中相应部分的内容，为了简明起见，在此不再赘述。

本发明所提供的双工器由于采用了前述滤波器实现，所以也相应具有高抑制以及低插损的特性。

相应地，本发明还提供了一种多工器，该多工器包括前述滤波器。典型地，多工器包括三个以上的滤波器，例如三工器（包括三个滤波器）、四工器（包括四个滤波器）、五工器（包括五个滤波器）等。其中，多工器中至少一个滤波器采用本发明前述滤波器实现。针对于滤波器采用本发明前述滤波器实现的情况，滤波器的结构可以参考前文中相应部分的内容，为了简明起见，在此不再赘述。

本发明所提供的多工器由于采用了前述滤波器实现，所以也相应具有高抑制以及低插损的特性。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他部件、单元或步骤，单数不排除复数。***权利要求中陈述的多个部件、单元或装置也可以由一个部件、单元或装置通过软件或者硬件来实现。

本发明所提供的滤波器包括串联支路（包括输入端口、输出端口以及串联在该两个端口之间的一个或多个第一谐振单元）、并联支路、匹配单元（包括连接在输入端口和地之间的输入匹配电路和连接在输出端口和地之间的输出匹配电路）、以及第二谐振单元，第二谐振单元包括第一端、第二端以及第三端，该第一端和第二端分别连接至第一谐振单元中的一个的输入端和输出端，该第三端与地连接。其中，并联支路中包括与第二谐振单元第一端连接至同一节点的第一并联支路、以及与第二谐振单元第二端连接至同一节点的第二并联支路。此外，本发明所提供的滤波器包括两个及以上的电感，所有电感中至少两个电感之间存在耦合，而且所述耦合中至少包括所述输入匹配电路和所述输出匹配电路之间的电感耦合。本发明所提供的滤波器可以有效提升带外抑制（包括带外高频侧和低频侧的抑制），与此同时又不会导致插损恶化。

以上所揭露的仅为本发明的一些较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (15)

1.一种滤波器，该滤波器包括：

串联支路，该串联支路包括输入端口、输出端口、以及串联在该输入端口和输出端口之间的一个或多个第一谐振单元，每一所述第一谐振单元至少包括串联谐振器；

多条并联支路，该多条并联支路设置在所述串联支路的节点和地之间，其中，每一所述并联支路至少包括并联谐振器；

匹配单元，该匹配单元包括连接在所述输入端口和地之间的输入匹配电路、以及连接在所述输出端口和地之间的输出匹配电路；

第二谐振单元，该第二谐振单元包括第一端、第二端以及第三端，该第一端和第二端分别连接至所述第一谐振单元中的一个的输入端和输出端，该第三端与地连接；

其中，所述并联支路至少包括第一并联支路和第二并联支路，所述第一并联支路与所述第二谐振单元的第一端连接至所述串联支路的同一节点上，所述第二并联支路与所述第二谐振单元的第二端连接至所述串联支路的同一节点上；所述滤波器包括两个及以上的电感，所有电感中至少两个电感之间存在耦合，且所述耦合中至少包括所述输入匹配电路和所述输出匹配电路之间的电感耦合。

2.根据权利要求1所述的滤波器，其中：

所述第一谐振单元的数量大于等于三个，其中，与所述输入端口连接的所述第一谐振单元是首部第一谐振单元，与所述输出端口连接的所述第一谐振单元是尾部第一谐振单元，位于该首部第一谐振单元和尾部第一谐振单元之间的所述第一谐振单元是中部第一谐振单元；

所述第二谐振单元的第一端和第二端分别连接至所述中部第一谐振单元中的一个的输入端和输出端。

3.根据权利要求1或2所述的滤波器，其中

所述第二谐振单元包括第一谐振器、第二谐振器以及单元接地电感，所述第一谐振器的一端和所述第二谐振器的一端分别作为所述第二谐振单元的第一端和第二端，所述第一谐振器的另一端和所述第二谐振器的另一端连接，所述电感的一端连接至所述第一谐振器和所述第二谐振器之间的连接节点上，所述电感的另一端作为所述第二谐振单元的第三端。

4.根据权利要求3所述的滤波器，其中：

所述第一谐振器和所述第二谐振器的谐振频率与所述串联谐振器的谐振频率相同或相近。

5.根据权利要求3所述的滤波器，其中：

所述第一谐振单元仅包括单个串联谐振器；或

所述第一谐振单元是串联谐振器和电感的组合电路；或

所述第一谐振单元是串联谐振器和电容的组合电路；或

所述第一谐振单元是串联谐振器、电感以及电容的组合电路。

6.根据权利要求5所述的滤波器，其中：

至少一条所述并联支路还包括支路接地电感，该支路接地电感设置在其所在并联支路中的并联谐振器和地之间。

7.根据权利要求6所述的滤波器，其中：

当含有支路接地电感的并联支路的条数是两条或两条以上时，至少存在两条所述并联支路其中的并联谐振器通过同一支路接地电感与地连接。

8.根据权利要求6或7所述的滤波器，其中：

所述第一并联支路和第二并联支路均包括支路接地电感。

9.根据权利要求8所述的滤波器，其中：

所述输入匹配电路和所述输出匹配电路均仅包括单个电感，其中，所述输入匹配电路中的电感是第一匹配电感，所述输出匹配电路中的电感是第二匹配电感。

10.根据权利要求9所述的滤波器，其中：

所述第一匹配电感和所述第二匹配电感之间存在耦合；

所述单元接地电感与所述第一匹配电感之间存在耦合、或所述单元接地电感与第二匹配电感之间存在耦合、或所述单元接地电感与第一匹配电感和所述第二匹配电感之间分别存在耦合。

11.根据权利要求9所述的滤波器，其中：

所述第一匹配电感、所述第二匹配电感、以及所述单元接地电感之间两两存在耦合，所述第一匹配电感与所述第一并联支路中的支路接地电感之间存在耦合，以及所述第一并联支路和所述第二并联支路中的两个支路接地电感之间存在耦合。

12.根据权利要求7所述的滤波器，其中：

所述串联谐振器、所述并联谐振器、所述第一谐振器以及所述第二谐振器形成在芯片晶圆的正面上，所述匹配单元中的电感以及所述单元接地电感形成在封装基板内，其中，所述芯片晶圆和封帽晶圆正面相对设置，所述封帽晶圆的背面设置在所述封装基板上。

13.根据权利要求12所述的滤波器，其中：

所述支路接地电感形成在所述封帽晶圆背面的重布线层中、和/或形成在封装基板中。

14.一种双工器，该双工器包括：

发射滤波器和接收滤波器，其中，所述发射滤波器和/或所述接收滤波器采用如权利要求1至13中任一所述的滤波器实现。

15.一种多工器，该多工器包括如权利要求1至13中任一项所述的滤波器。

Images